JPH05506549A - 多重バッファ時分割多重化リング - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 多重バッファ時分割多重化リング 〔産業上の利用分野〕 本発明は時分割多重方式（ＴＤＭ）に、そしてもっと特定的には、例えばコンピ ューター、コンピュータープログラム、コンピューター周辺機器、構内通信網（ ＬＡＮ）設備、そして広域通信網（ＷＡＮ）設備などの複数のユーザーを結ぶ時 分割多重化（ＴＤＭ）リング又はループを利用する通信システムに関する。

〔従来技術〕

複数のユーザーか通信ループ、又はリング上で互いに通信する多数の通信システ ムが在る。この議論を進めるために、用語“ユーザー”は、コンピューター環境 において見られるコンピューター、周辺人力／出力機器、コンピュータ一端末、 そして種々のインターフェース機器を包含する。従来技術における主要な問題は 、異なる遅延条件を有する多数のユーザーがデータを送受信するためにネットワ ークに供に連係される時に起こる。例えば、ネットワーク上でコンピューター間 の高速デジタルデータ通信と比較的低速のデジタル化音声回線とを組み合わせる と問題か発生する。異なる伝送遅延条件を有するユーザーがループ構造内で連係 される時、高速データを低速データに組み合わせることは困難である。

即ち、ＴＤＭリングのユーザーはグループに分割さ托各々がリング上のノードで 代表される。一般的に、互い近接したユーザーは供にグループ化される。リング のノートは、情報かあるノードから次のノードへ、そしてループ回りで一方向に 流れるようにループ状に配列される。伝送媒体はノードを物理的に連係するため に使用され、そして各ノートはリングに対して各々一つの入力ボートと出力ボー トを有する。グループ内で、グループの各ユーザーは、情報かユーザー間、そし てノートへと伝送媒体を通じて流れるようにノードに物理的に連係される。

ＴＤＭリングフレームワーク内では、ユーザー間の直接の物理的連係は存在しな い。ユーザー間の情報の流れはユーザー間にある適切なノードを通じて進められ る。その経路はユーザー間の間接的連係から構成され、そしてこの議論のために “接続“と呼ばれる。種々の技術、又はプロトコルか、ユーザー間のそのような 接続を開始し、接続内のｆＩ２の流れを管理し、そして接続を終了するために組 み立てられている。一般的に、これらのプロトコルは各接続内でパケット内に流 れ込む情報を管理し、そして例えばパケットか正しい行き先に進められるように 各パケットにアドレスラベルを与えるなどして、各パケットを識別するための手 段を提供する。

接続の重要な属性は連結性タイプ、情報帯域中、そしてパケット引き渡し時間で ある。連結性タイプに関しては、ポイントッーポイントと分岐接続か二つの例で ある。最初のものは、情報か各ユーザー間で流れるニユーザー間の接続であり、 そして二番目は、情報かユーザーから幾つかの他のユーザーに一方向に流れる接 続である。接続の帯域中は所要時間中に接続を通じて流れる情報量を表す。パケ ット引き渡し時間はパケットがその行き先に到着するのに要する時間を表す。こ の時間は、ＴＤＭリングへのアクセスを探しているユーザー数により、値を変更 することか出来る。一般的に、通信システム内の情報は、各接続が一定数のパケ ットを所要の時間内に進めることが出来るようにすることにより管理される。一 般的ＴＤＭシステムにおいては、多数のタイムスロットが供にグループ化され、 フレームを形成する。各タイムスロットはフレーム内に特定のロケーションを有 し、そして特定接続に対して一つのパケットの情報を運ぶ。フレームはリング回 りで連続的に反復され、それにより新データが各フレームの反復中に各タイムス ロット内に供給される。２ユ一ザー間のポイントッーポイント接続に対しては、 第一ユーザーから第二ユーザーへのパケットと第二ユーザーから第一ユーザーへ の応答パケットとの両方が一つのフレーム範囲内で送ることが出来る。

一つのノードにリング上のタイムスロット順序とフレームの完全性を維持する責 任を一時的、又は永久的に割り当てられる。そのノードは通常マスターノードと 呼ばれ、依って他の全てのノードはスレーブノードと呼ばれる。各ノードは、一 時的、又は永久的に、各タイムスロットを特定ユーザーに送信、或はそれから受 信されるデータと関連付けるマツピング情報を包含する。全ソード内の組み合わ されたマツピング情報は、リングを通じて確立された論理的接続を決定する。

そのような接続はポイントッーポイント、或は分岐接続のいずれかである。

従来通り、マスターノードは先入れ先出しくＦＩＦＯ）バッファメモリを包含し 、その入力はマスターノートの受信ボートに接続され、そしてその出力は送信ボ ートに接続されている。多数の連続タイムスロットかバッファ内に記憶される。

マスターノートは、受信フレーム内の特定タイムスロットロケーションで受信さ れたデータか送信フレーム内の同タイムスロットロケーソヨンに送信されるよう にタイムスロット数を選択する。あるシステムにおいては、マスターノートは、 マスターノートからリング上に送信されている所与フレームの完全性を維持する ことか出来るようにタイムスロットの送信を保留する。その結果、バッファー内 に記憶されたタイムスロット数は時間とシステム構成とにより変化する。

ノートか特定タイムスロットを送信する時から、同ノートか再び同タイムスロッ トを送信することが出来るまでの遅延時間は、しばしばリングの待ち時間、或は 単にリング待ち時間として定義される。その定義はマスターノードとスレーブノ ートの両方に当てはまる。上記定義は遅延時間の観点から述へられているか、リ ング待ち時間はタイムスロットでも、フレームでも又測定可能である（即ち、送 信と受信との間に遭遇したタイムスロット数、或はフレーム数）。リングの待ち 時間は二つの異なる構成要素に分割できる。最初の構成要素は、送信待ち時間で あり、そしてそれは特定タイムスロットがノードと連係する伝送媒体で費やする 時間と、そしてそれかスレーブノードの全てて費やする時間として定義される。

第二構成要素はバッファ待ち時間であり、そしてマスターノードのＦＩＦＯバッ ファ内で費やされた時間として定義される。

輿望的なＴＤＭリングにおいては、マスターノートは、リング待ち時間をフレー ムの整数に等しく出来るようにそのＦＩＦ○バッファ内に記憶されたタイムスロ ット数を調整する。マスターノードはＦｒＦＯバッファを利用して、ＦＩＦＯバ ッファからの次タイムスロットの伝送を遅延させることにより上記の定義された 待ち時間の第−慣成要素内のいかなる少数量も補う。待ち時間補償をリング内に 編入すると、リングの利用度を増加させ、そしてリング待ち時間をフレームの整 数に調整すると、タイムスロットかリング上で全く失われないことが保証される 。

リング回りのフレームの繰り返し速度は、タイムスロットのタイムスロットの総 数倍を考慮したタイムスロット伝送時間で決定される。ＴＤＭリング上の接続の 結果として生じる帯域中はｌパケット／フレーム期間である（例えば、図３参照 ）。与えられた接続に対してパケットを分配するのに被った遅延は、情報かフレ ームの位置に関して何時ノードに送られたかにより、あるタイムスロット伝送遅 延から、リングの待ち時間までの範囲に及ぶ（大抵一つか二つのフレーム期間） 、そしてそこでは特定の発信元及び行き先ノートかリング上に位置付けられる。

情報をうまく転送させるために、接続は、少なくとも所定最小量の帯域中か提供 されること、又は与えられた接続に対して近接パケット間で一定量以上の遅延か 発生しないこと、又はこれらの指定された量の両方かしばしば必要とされる。

ＴＤＭリングの有用性と成功は、リングユーザーの遅延許容差を与えられた成功 した接続を提供するだけでなく、システムの適応性のための大量の接続をサポー トするためのシステムの能力による。主な問題か、従来技術においては、これら の二つの矛盾するゴールを一致させるときに生じる。従来技術においては、高い 帯域中と短いパケット遅延を提供すると、短いフレームが必要となる。しかしな から、短いフレームはタイムスロットの総数を、故に接続を制限する。故に、Ｔ ＤＭＩ、’ング内において各々が異なる伝送遅延要件を要する多数の高速及び低 速接続を組み合わせることは困難となる。

例えば、フレームは、データを運ぶための複数の連続タイムスロット、ｌ−Ｎ、 そして各フレームの始めをマークするためのヘッダーＨとを包含するかも知れな い。ヘッダーは事前記列されたデータパターンを運び、そして各ノートで使用さ れ、ヘッダーを受け取った後に受信タイムスロット数を計数することにより個々 のタイムスロットを識別する。各接続のサポートは二つ以上のタイムスロットを 必要とするので、多数のタイムスロットを包含するフレームはサポートされるべ き多数の接続を許容する。但し、多数のスロットを包含する長いフレームはより 高いリンク待ち時間、或は遅延時間となる。反対に、より小数のタイムスロット を包含する短いフレームはより小数の装置しかリングに接続できない。但し、短 いフレームはリング待ち時間を低減する利点を有する。

特定接続用帯域中を増加するために、従来技術のある方法では二つ以上の所与接 続に対してフレーム当り一つ以上のタイムスロットを割り当てる。追加的割り当 ては、情報の流れに対するプロトコルか一つのリング待ち時間の遅延以内に行き 先ユーザーからの肯定応答を必要としない時には（例えば、バッチファイル転送 操作）、接続に対してより大きな帯域中となる。ｌフレーム遅延以下で肯定応答 を必要とするプロトコルは、これらのプロトコルが行き先ユーザーからの肯定応 答のための１フレームの遅延に待たなければならない時、接続当たりの追加的タ イムスロットからの利益を得ない。

ある場合には、特定接続に専用のタイムスロットの追加分は又バケツトの引き渡 し時間を低減するように働く。第一ユーザーか第二ユーザーよりもマスターノー ドの送信ボートにより接近しているポイントッーポイント接続においては、第一 ユーザーは第二ユーザーに対するパケットの引き渡し時間を低減するためにフレ ーム毎に追加的タイムスロットを使用できる。しかしなから、第二ユーザーから の対応する応答パケットはマスターノートのＦＩＦＯバッファを通過して、リン グ待ち時間に等しい量にまで及ぶかなりの時間が遅延される。追加的タイムスロ ットは池の方向では無く、一方向でパケット引き渡し時間を低減する。故に、Ｔ ＤＭリングにおいて、各々か異なる伝達遅延要件を有する多数の高速及び低速接 続を組み合わせることは困難な仕事として尚も残る。

概略すると、本発明は時分割多重化１ル・グ上の情報の流れを制御するためのマ スターノードに関する。リングはそれに接続された複数のスレーブノードを有し 、各々のスレーブノードは、情報が全てのリングユーザー間で伝達出来るように リングと一つ以上のリングユーザー間でのデータ転送を可能にする。リングは複 数のタイムスロットを有する、ここで各タイムスロットがデータのノくケｙトを 包含し、そして前記タイムスロットか遅延感知可能リングユーザーのための情報 を伝達する時に遅延感知可能の遅延状態指定を有し、そして前記タイムスロット か非遅延感知可能リングユーザーのための情報を伝達する時には非置換感知可能 の遅延状態指定を有するように出来る。一つ以上のタイムスロ・ノドか前記デー タ転送のための各リングユーザーに割り当てられる。

マスターノードは一つ以上の第一バッファと第二バッファ手段とから構成される 。各々のバッファ手段は先入れ先出しくＦＩＦＯ）配列でタイムスロットを記憶 するための記憶手段、タイムスロットを前記記憶手段内に凍結するための入力ポ ート、そしてタイムスロット前記記憶手段から連結するための出力ポートを有す る。タイムスロットがその入力ポートで受信される時に、各々のノく・ソファ手 段はその中に包含されたタイムスロットをその記憶手段を介してシフトする。各 々の第一バッファ手段は少なくとも一つ以上のタイムスロットを記憶する容量を 有し、そして第二バッファ手段は第一バッファ手段の容量よりも大きい多数のタ イムスロットを記憶する容量を存する。

マスターノードは更にリングからのタイムスロットを第一バッファ手段と第二バ ッファ手段の入力ポート内に連結させる入力手段から構成される。更に、出力ス イッチ手段か第−及び第二バッファ手段からのタイムスロットをリングに連結さ せるために包含される。出力スイッチ手段は、第一バッファ手段からのタイムス ロットがリング上に伝達される時に第一バッファ手段の出力をリングに連結し、 そして第二バッファ手段からのタイムスロットがリング上に伝達される時に第二 バッファ手段の出力をリングに連結させる。リング上に遅延感知可能タイムスロ ットを割り当てるための手段が包含されているのて、遅延感知可能タイムスロッ トが第一バッファ手段の出力ポートに表れると、それは第二バッファ手段に記憶 された非遅延感知可能タイムスロット情報を失うことなく出力スイッチ手段によ りリングに連結される。それによりリング上で各遅延感知可能タイムスロットは 、第二バッファ手段に記憶されている複数のタイムスロットを過ぎた所定の次遅 延感知可能タイムスロットに進められる。

このような方法で、本発明は、遅延感知可能通信ユーザーをサポートすることが 出来るように、各タイムスロットがマスターノードを通過する間に一定の接続に 割り当てられたタイムスロットか他のタイムスロットの前方に進められるように する。

依って、本発明の目的は、遅延感知可能プロトコルを非遅延感知可能プロトコル と同時に通信システムに使用できるようにする改善されたデータ通信システムを 提供することである。

本発明の他の目的は、異なる遅延条件を有する種々の通信プロトコルを使用する 異なるユーザータイプか時分割多重化リングを同時に使用出来るようにし、しか もそれと同時にリングによりサポートされるかも知れない接続数を最大化するこ とである。

本発明のこれら、及び他の目的は以下の本発明の詳細な説明と添付の図により当 業者には明白となろう。

〔図面の簡単な説明〕

〔図１〕 本発明による時分割多重化リングの典壓的適用を示すプロ・ツク図。

〔図２〕 本発明による時分割多重化リングの一形態を示すプロ・ツク図。

〔図３〕 順次タイムスロットのフレームの概要図。

〔図４〕 本発明によるスレーブノードのブロック図。

〔図５〕 本発明によるマスターノードの他の形態を示すプロ・ツク図。

〔実施例〕

時分割多重化「ルグ構造におけるマスターノードの典型的適用か図１に示されて いる。本発明によれば、マスターノードＩＯはデジタルデータを処理するための 種々の装置とインターフェースする。例えば、コンピューターＡ、　Ｂ、そして ミニコンピユータがデータを運ぶための複数の入力／出力ポート１１を通じて既 知技術に従ってマスターノードＩＯに接続される。マスターノードｌＯは、通信 媒体１６を通じてマスターノード１０とリング構造で接続された複数のスレーブ ノードｌからｍにデータをシリアルで受信と送信を各々行うためのデータ受信ボ ート１２とデータ送信ボート１４を有する。通信媒体１６は光ファイノく一技術 を利用するか、又は同軸ケーブル、或はツイストベアー等であっても良シ゛・。

マスターノート１０はリング上のピットレートに対してクロ・ツクを設定する。

全スレーブノード１−ｍはマスターノードｌＯにより設定されたクロ・ツクに同 期させる。

図２において、好適形態による時分割多重化データ通信システム力（示され、こ こでマスターノード１０は通信媒体１６を通じて一つ以上連続的（こ接続された スレーブノードｌからｍと接続される。各々のスレーブノードはシリアルデータ 受信ボートＲとシリアルデータ送信ボートＴを有する。スレーブノードはリング を形成ように接続され、ここでマスターノード１０のデータ送信ボートｔ４ｔ′ ｉ第一スレープノードｌのシリアルデータ受信ボートＲに接続し、そして第一ス レーブノード１のシリアルデータ送信ボートＴは後続のスレーブノード２のシリ アルデータ受信ボートＲに接続される。それて、各スレーブノードは、マスター ノード１０のデータ受信ボート１２に接続された最後のスレーブノードｍのシリ アルデータ送信ボートＴによりリングか閉じられるまで、そのシリアルデータ送 信ボートＴか後続のスレーブノードのシリアルデータ受信ボートＲに接続される 。上記のように、マスターノードｌＯは又、既知技術で一つ以上のコンピュータ ー、或はデジタル装置に接続されるかも知れない複数の入力／出力ポート１１を 育する。

入力／出力ポート１１に入力されるデータはリング上での送信のためのシリアル データにマスターノードｌＯ内で変換される。逆に言えば、リングからのシリア ルデータはマスターノード１０の入力／出力ポート１１に接続されたコンピュー ター、或は他のデジタル装置への送信のためのデータに変換される。同様に、ス レーブノードは各スレーブノードに関する一つ以上のデジタル装置から（図示さ れない）データを受信、或はそれらに送信するためのデータボート１７を育する 。

図３において、デジタルデータはタイムスロットＴ１、Ｔ２、Ｔ３１１０．ＴＮ に割り当てられる。タイムスロットは望ましくは何度も繰り返すフレームと呼ば れるグループでリング回りを巡る。一つ以上のフレーム２３はシステムにより、 いかなる所与時間ででもリングを巡回しても良い。フレームは多数のタイムスロ ットＴ１、Ｔ２１．、、ＴＮを包含しても良い。本発明による１ルグの多重化局 面は、各接続のための特定タイムスロットをリング上の遠隔ターミナル、又はデ ジタル装置に割り当てることにより働く。あるタイムスロットを他と区別するた めに、固有ビットパターンがフレームのタイムスロツトの一つに挿入される。こ の固有タイムスロットは図３に示されるようにフレームへ・ンダーＨＦと呼１ず れる。

このフレームヘッダーＨＦはどのフレームにおいても常に同一位置に在る。一度 フレームヘッダーＨＦがスレーブノード１からｍにより識別されると、各タイム スロットＴ１、Ｔ２１．、、ＴＮ内のデータのパケットのスレーブノードに接続 されたデジタル装置におけるその対応行き先に対する正しいマツピングとなる。

フレーム２３内の各タイムスロットは特有の状態を有する。もしタイムスロツト がリングの遅延感知可能ユーザーのための情報を運ぶとすると、それは遅延感知 可能の遅延状態指定を有することになる。逆に言えば、タイムスロットか非遅延 感知可能ユーザーのための情報を運ぶと、そのタイムスロットの遅延状態指定が 非遅延感知可能となる。以下に詳細に説明されるように、本発明はユーザーか遠 隔地における非遅延感知可能装置と遅延感知可能装置との組み合せを連結させ、 そしてそれを時分割多重化リング上で稼働させることが出来る。

多重化リング１の動作の詳細が図２．４、そして５に関連して説明されている。

多重化リングに任意の接続をサポートする能力を与えるために、リングはフレー ムの正確な整数を包含していなければならない。スレーブノード１からｍ間の距 離はとの位置においても異なるので、図２に示されたバッファコントロール手段 １８か往来するフレームの同期化を提供するためにマスターノート内Ｏ内に使用 される。バッファコントロール手段１８は入力ボート５８を介してリング上のタ イムスロットの流れをモニターし、そして以下で説明されるように、コントロー ルボート５０．５１．５４、そして５６を介してコントロール信号のセットを発 生させる。マスターノード１０は更に複数のスレーブノード１からｍからのデジ タルデータを受信するための一つ以上のパラレルバッファ手段２０ａ、２０ｂか ら構成される。好適形態において、パラレルバッファ手段２０ａ、２０ｂは異な る遅延条件を育するデータを蓄積するための先入れ先出しバ・ソファから構成さ れる。望ましくは、パラレルバッファは、非遅延感知可能データのための複数の タイムスロットを包含するための長バッファ手段２０ａと長バッファ手段２０ａ 内に記憶されたデータの前方に進めることか出来る遅延感知可能データを受信す るための複数のタイムスロットを包含するための類バッファ手段２０ｂとを備え ている。

動作時、マスターノード１０のデータ受信ポー１−１２において入って来るタイ ムスロットは、パラレルバッファ手段２０ａ、２０ｂの各々の対応入力ボートに おいて長バッファ手段２０ａと短バッファ手段２Ｏｂ内に同時に挿入される。各 パラレルバッファ手段２０ａ、２０ｂは対応出力ボート２２ａ、２２ｂを有する 。

パラレルバッファ手段２０ａ、２０ｂの出力ポート２２ａ、２２ｂは出力スイ・ ソチ手段１９に接続されている。長バッファ手段２０ａ又は類バッファ手段２０ ｂはリング上に出力されるデータに従って出力スイッチ手段１９により選択され る。

出力スイッチ手段１９は望ましくは長バッファ手段２０ａと類バッファ手段２０ ｂの対応出力ボートに各々接続された極２８ａと極２８ｂを有する二極単投スイ ッチである。出力スイッチ手段１９はマスターノードｌＯのデータ送信ボート１ ４においてシリアルでパラレルバッファ手段２０ａ１又は２０ｂの内容を選択的 に出力するだめのコントロールボート５４を介してバッファコントロール手段１ ８により制祁される。

例えば、出力スイッチ手段１９は、非遅延感知可能データに関するタイムスロッ トが送信される時に、長バッファ手段２０ａの内容を出力させるための長バッフ ァ手段２０ａの出力ポートに選択的に接続されても良い。出力スイッチ手段１９ は、遅延感知可能データに関するタイムスロットが送信される時に、類バッファ 手段２０ｂの内容を出力させるための類バッファ手段２０ｂの出力ポートに選択 的に接続されても良い。いずれの場合においても、出力スイッチ手段１９からの 出力はリングに連結さ娠そこで通信媒体１６がマスターノード１０の送信ボート に接続される。長バッファ手段２０ａと短バッファ手段２０ｂ間の記憶容量の差 に基づいて、短バッファ手段２Ｏｂ内の遅延感知可能データが長バッファ手段２ Ｏａ内のデータの前方に進められる。

本発明の好適形態において、バッファ手段の各々は、タイムスロットのマスター ノード１０からの受信とそれへの送信の速度間の短期的差を扱うための記憶容量 を調整する。その調整は、長バッファ手段２０ａの送信可能ボート２５ａに、そ して類バッファ手段２０ｂの送信可能ポート２５ｂとに各々連結されるコントロ ールポー）５０と５１においてバッファコントロール手段１８により発生された 二つのバッファコントロール信号により容易になる。もし送信可能ポート２５ａ と２５ｂにおけるバッファコントロール信号が低であるならば、各バッファは、 出て行くタイムスロット分が補償されないその入力ボートにおいて受信された各 タイムスロットに対して一つのタイムスロット分だけその記憶容量を増加させる 。

もしも送信可能ポート２５ａと２５ｂにおけるバッファ信号が高であるならば、 各バッファは入って来るタイムスロット分が補償されない送信された全てのタイ ムスロットに対して一つのタイムスロット分だけその記憶容量を減少させる。各 バッファ内の記憶容量の調整は、個々のタイムスロットの完全性を保証すると同 時に、マスターノードかリング待ち時間をリングの利用度を最大化するフレーム の整数に設定するのを可能にする。

マスターノート内のいかなるデータも失わないようにするために、受信フレーム 内の各タイムスロットか何れかのバッファから、スイッチ手段により一度、そし て一度だけ選択されることか必要である。これは、例えば、以下のごとくである ならば、達成可能である。

■、特定使用のための置換感知可能タイムスロットの割り当ては、Ｎ２のタイム スロットの期間で周期的てあり、ここでＮ２は−よりも大きな整数である、フレ ームを構成する一つ以上のそのようなサブフレームを育するサブフレームとして この期間を特徴付けることが出来る。

２、そのフレームはＮ２の整数倍である長さＮ１を有する。

３、マスターノード内の類バッファ手段は、遅延感知可能タイムスロットのリン グ待ち時間かＮ２のタイムスロットの整数倍となるようにその記憶容量を調整す る、但しその整数倍はゼロよりも大きい。

４　マスターノード内の長バッファ手段は、非遅延感知可能タイムスロットのリ ング待ち時間がＮ１の整数倍となるようにその記憶容量を調整する、但しその整 数倍はゼロよりも大きい。

一例として、一つのフレームのリング待ち時間とｌＯのタイムスロット以下の伝 達待ち時間とを有する時分割多重化リングを考えてみる。フレームはＮ２＝１０ タイムスロツトのサブフレーム期間を備えたＮ１＝１０００タイムスロツトを育 する。もしも遅延感知可能接続のサポートか必要とされないならば、１タイムス ロツト／フレームの送信容量と１０００タイムスロツトの遅延を有する合計１０ ００の接続かサポート可能となる。もしも単（延感知可能接続が必要とされるな らば、この接続に１００タイムスロツト／フレームの容量と１０タイムスロツト の遅延を与えて、各サブフレーム期間内の１タイムスロツトがこの接続に割り当 てられても良い。残りのタイムスロットは１タイムスロツト／フレームの容量と １０００タイムスロツトの最大遅延で９００の接続をサポートするために使用す ることか出来る。同様に、２遅延感知可能接続で、合計８００の非遅延感知可能 接続をサポートすることが出来る。

実際には、フレーム内に非周期的配置を存する多数のコントロールタイムスロッ トか時分割多重化リング内で一定のリング保守タスク（例えば、新メツセージ接 続、又はチャネルの開始、或は現存メソセージ接続の終了）を実行するために使 用される。実際には又、タイムスロットの総数はリングのロード要件と供に変る かも知れない。コントロールタイムスロットの追加とタイムスロットの変動数を 補償するための幾つかの技術か通常技術の範囲内において知られている。例えば 、コントロールタイムスロットはヘッダーに関するタイムスロット数を計数、コ ントロールタイムスロットのロケーションを追跡、そしてそれに応じて第−及び 第二バッファ手段の記憶サイズを調整することにより適応される。交代的に、コ ントロールタイムスロットは、フレームかサブフレームの整数を包含するように 非遅延感知可能タイムスロットとして扱われて、フレーム範囲内に割り当てられ ても良い。タイムスロットの変動数は第−及び第二バッファ手段の記憶サイズを 調整することにより、又はフレームかタイムスロットの整数を包含するように多 数の空白、或はコントロールタイムスロットでフレームを埋め込むことにより適 応されても良い。これらの例のために、バッファコントロール手段１８は更に従 来の方法で接続されたマイクロブセッサやメモリ手段から構成されるかも知れな い。

本発明の他の形態においては、長バッファ手段２０ａと類バッファ手段２０ｂの 記憶容量はマスターノード１０へのタイムスロットの受信及びそれからの送信の 速度間の短期差に対して調整されない。従って、各バッファ手段は、その入力ボ ートでタイムスロットを受信する時のみその出力ポートでタイムスロットを送信 する。本発明のこの形態へのある適用においては、遅延感知可能タイムスロット と非遅延感知可能タイムスロットの数と分配は固定される、そしてその結果、長 バッファ手段２０ａと類バッファ手段２０ｂの記憶容量は以下の条件に従って一 定値に固定できる。

１、特定使用のための遅延感知可能タイムスロットの割り当てはＮ４の期間の周 期である、ここてＮ４はｌより大きな整数である。サブフレームとしてこの期間 を特徴付けることか出来、一つ以上のそのようなサブフレームでフレームを構成 する。

２、フレームはＮ４の整数倍である長さＮ３を有する。

３　マスターノード内の短バッファ手段の記憶容量はＮ４のタイムスロットの整 数倍で固定さねへその整数倍はゼロよりも大きい。

４４　マスターノード内の長バッファ手段の記憶容量はＮ３の整数倍で固定され 、その整数倍はゼロよりも大きい。

調整可能バッファ形態の上記例は又、Ｎ５＝Ｎ１＝１０００とＮ４＝Ｎ２＝１０ の典壓的値で本発明のこの形態にも適用出来る。。

マスターノード１０においては、ヘッダージェネレータ一手段２４かフレームヘ ッダーを発生するために提供される。ヘッダージェネレータ一手段２４は、フレ ーム内の第一タイムスロット内に挿入され、そしてバッファコントロール手段１ ８のコントロールボート５６に応答する固有ビットパターンを発生する。ヘッダ ージェネレータ一手段２４は、出力スイッチ手段１９により選択された時に、パ ラレルバッファ手段２０ａ１又は２０ｂにより提供されたタイムスロット内にビ ットパターンを選択的に発生するためのヘッダースイッチ手段２６と連結された 二つの出力リードを有する。ヘッダージェネレータ一手段２４からの一方の出力 リードはヘッダーを発生し、そして他の出力リードはヘッダースイッチ手段２６ を作動させる。

本発明は二つ以上のパラレルバッファ手段を利用するように拡張出来る。例えば 、図５に示されたマスターノード１１０は、長バッファ手段１２０ａ、短バッフ ァ手段１２０ｂ、そして中間バッファ手段１２０ｃとの三つのバッファ手段を使 用する。遅延感知可能の特性は、低遅延感知可能、中間遅延感知可能、そして高 遅延感知可能との三つの遅延状態レベルに対応して拡張される。低遅延感知可能 レベルは非遅延感知可能レベルに対応、高遅延感知可能レベルは遅延感知可能レ ベルに対応、そして中間遅延可能レベルは非遅延感知可能と遅延感知可能レベル との間の遅延状態を有する追加的レベルである。

構成要素＋１８．１１９．１２０ｃ、１２１ｃ、１２２ｃ、＋２５ｃ、１２８Ｃ １そして１５２を例外として、マスターノード１１０の各構成要素はマスターノ ード１０の対応構成要素と同じである、ここでマスターノード１１０の各構成要 素の指定番号はマスターノード１０内の対応構成要素の指定番号に１００の値を 加えた数に等しい。マスターノード１１０は、入力／出力ボートｌｌと全く同一 の複数の入力／出力ボート１１１、データ受信ボート１２と全く同一のデータ受 信ボー［１２、データ送信ボート１４と全く同一のデータ送信ボート１１４、ヘ ッダージェネレータ一手段２４と全く同一のヘッダージェネレータ一手段１２４ 、ヘッダースイッチ手段２６と全く同一のヘッダースイッチ手段１２６、構成要 素２０ａ、２１ａ、２２ａ、そして２５ａの各々と全く同一の関連バッファ構成 要素１２０ａＳ　１２１ａ、！２２ａ、モして１２５ａ、構成要素２０ｂ、２１ ｂ。

２２ｂ、そして２５ｂの各々と全く同一の関連バッファ構成要素１２０　ｂ、　 １２１ｂ、１２２ｂ、そして１２５ｂとを備えている。

マスターノード１１０はバッファコントロール手段１８に対応するバッファコン トロール手段１１８、そしてバッファコントロール手段１８の機能性に加えて追 加的パラレルバッファ手段１２０ｃからのタイムスロットを制御する能力とを備 えている。マスターノード１１０は出力スイッチ手段１９に対応する出力スイッ チ手段１１９、そして出力スイッチ手段１９の機能性に加えて追加的パラレルバ ッファ手段１２０ｃからのタイムスロットを極１２３Ｃを通じてタイムスロット を選択する能力とを備えている。バッファコントロール手段１１８、出力スイッ チ手段１１９、そして上記の同一構成要素は、それらの対応構成要素がマスター ノードＩＯ内で連結される時、マスターノード１１０内で互いに連結される。

更に、マスターノード１１０は、データ受信ボートを通じてリングから入って来 るタイムスロットを連結する入カポーＨ２１ｃ、出力スイッチ手段１１９の極１ ２３ｃを通じてリングにタイムスロットを連結する出力ポート１２２Ｃ、バッフ ァコントロール手段１１８のコントロールボート１５２に連結された送信可能ボ ート１２５Ｃとを有する中間バッファ手段１２０Ｃを備えている。

マスターノード１１０において、中間遅延感知可能タイムスロットは低遅延感知 可能タイムスロットを過ぎたリング上に進められ、そして高遅延感知可能タイム スロットは中間遅延感知可能と低遅延感知可能タイムスロットの両方を過ぎたリ ング上に進められる。タイムスロットを進める追加モードを容易にするために、 二つのバッファの場合のサブフレーム編成は２セツトのオーバーレイから構成さ れるオーバーレイ編成に一般化される。サブフレームのように、各オーバーレイ セットはフレームをオーバーレイ、又はタイムスロットグループと呼ばれる連続 タイムスロットの多数の小グループに分割する。オーバーレイ内のタイムスロッ ト数は同セントの全オーバーレイ数と同じである。但し、各セントは異なる数の オーバーレイてフレームを分割し、そして異なるセットのオーバーレイは異なる 数のタイムスロットを有する。各セットで重ね合わされたタイムスロットの総計 は、同して、且つ各フレーム内のタイムスロットの総数に等しい。サブフレーム 編成と異なり、各タイムスロットは二つのオーバーレイで覆われる、各セットか ら一つ。例えば、第一セットはフレームを二つのオーバーレイに分割するかも知 れない、各オーバーレイはフレーム内で総計１２のタイムスロットとなる六つの 連続タイムスロットを覆う。第二セットはフレームを三つのオーバーレイに分割 するかも知れない、各オーバーレイは総計１２となる四つの連続タイムスロット を覆う。

マスターノード１１０において、１セツトのオーバーレイは中間遅延感知可能タ イムスロットを扱うために設計さね、そして第二セットのオーバーレイは高遅延 感知可能タイムスロットを扱うために設計されている。議論のために、前者のセ ットは中間セットとして言及さ托そして後者は高セットとして言及される。

高セットはフレームを中間セットよりも大きい数のオーバーレイに分割する。そ れで、中間バッファ手段＋２０ｃは、マスターノードｌＯ内で遅延感知可能タイ ムスロットを進めるのと同様の方法で中間セットの選択された数のオーバーレイ によりリング上の中間遅延感知タイムスロットを進めるために使用される。短バ ッファ手段１２０ｂは、マスターノードｌＯ内で遅延感知可能タイムスロットを 進めるのと同様の方法で高セットの選択された数のオーバーレイによりリング上 の高遅延感知タイムスロットを進めるために使用される。低遅延感知可能タイム スロットはフレーム範囲内で進められない。高セットの各オーバーレイ内のタイ ムスロット数は中間セットの各オーバーレイ内のタイムスロット数よりも少ない ので、類バッファ手段１２Ｏｂ内の高遅延感知可能データは中間バッファ手段１ ２０ｃ内の中間遅延感知可能データよりも速く進めることが出来る。

パラレルバッファ手段、遅延感知可能指定、そしてオーバーレイのセットとを更 に加えることにより、マスターノード１１０の柔軟性が増加さむう　リング上の タイムスロットの最大利用度を維持すると同時に、より大きな範囲の遅延感知可 能要件を扱うことか出来る。マスターノード１０により実施された２バツフアシ ステムでのように、パラレルバッファ手段１２０ａ、１２０ｂ、そして１２０Ｃ は、固定、又は調整可能タイプのものであっても良い。

マスターノードの他の形態か図６の２１０で示されている。図６におけるように 、マスターノート２１０は三つの追加スイッチ２７０ａ、２７０ｂ、そして２７ ０Ｃを包含する。これらの追加スイッチは、データ受信ボート１１２を多重バッ ファ１２０ａ、１２０ｂ、１２０ｃの入力に選択的に連結させるために使用され る。マスターノード２１０は、図５に示されたバッファコントロール手段＋１８ の機能性に加えて、コントロール出力２６０．２６２、そして２６４の各々を通 して三つのスイッチ２７０ａ、２７０ｂ、そして２７０Ｃを制御する能力を有す るバッファコントロール手段２１８を包含する。インプットスイッチ手段２７０ ａはデータ受信ボート１１２からのタイムスロットを長バッファ手段１２０ａに 選択的に連結させる、インプットスイッチ手段２７０ａｂはデータ受信ボート１ １２からのタイムスロットを短バッファ手段１２０ｂに選択的に連結させる、そ してインプットスイッチ手段２７０Ｃはデータ受信ボート１１２からのタイムス ロットを中間バッファ手段１２０ｃに選択的に連結させる。

構成要素２１８．２６０．２６２．２６４．２７０ａ、２７０ｂ、そして２７０ ｃは例外として、マスターノード２１０の各構成要素はマスターノード１０の対 応構成要素と同じである、ここでマスターノード２１０の各構成要素に対する指 定番号はマスターノード１１０内の対応構成要素の指定番号に等しい。

マスターノード２１０において、マスターノード１１０の動作に関して前記のご とく定義されたように遅延状態指定には何の変更もない。マスターノード１１０ の場合におけるように、図６に示された典型的形態においては、中間遅延感知可 能タイムスロットは低遅延感知可能タイムスロットを過ぎたリング上に進めら札 そして高遅延感知可能タイムスロットはマスターノード２１０内の中間遅延感知 可能と低遅延感知可能タイムスロットとの両方を過ぎたリング上に進められる。

追加の入力スイッチ手段２７０ａ、２７０ｂ、そして２７０Ｃは、一つ以上のバ ッファ内にタイムスロットを記憶しないことによるなどして、マスターノード２ １０が多重バッファ手段の記憶を効率的に使用できるようにする。従って、マス ターノード２１０は、タイムスロットが各フレーム内に構成され、そして順位付 けされる限りにおいてリング機能性に関する一定レベルの柔軟性を当業者に提供 する。

マスターノードの他の形態が図７の３１０で示されている。図７に示されるよう に、マスターノード３１０において、長バッファ手段１２０ａ、短バッファ手段 ＋２０ｂ、そして中間バッファ手段１２０ｃとの相互接続はパラレル接続形態か らシリアル接続形態に変更されている。短バッファ手段１２０ｂの入力ボート１ ２１ｂはデータ受信ボート１１２に連結さね、そして短バッファ手段１２０ｂの 出力ポート１２２ｂは中間バッファ手段１２０ｃの入力ボート１２１ｃと出力ス イッチ手段＋１９の極１２８ｂとに連結されている。中間バッファ手段１２０Ｃ の出カポ−Ｈ２２ｃは短バッファ手段１２０ａの入力ボート１２１ａと出力スイ ッチ手段＋１９の極１２８ｃとに連結されている。マスターノード１１０におけ るように、出力ポート１２２ａは出力スイッチ手段１１９の極１２８ａに連結さ れ、そしてコントロールボート１５０．１５１、そして１５２は送信可能ボーＨ ２５ａ、１２５ｂ、そして１２５Ｃの各々に連結されている。バッファ手段１２ ０ａ、＋２０ｂ、そして１２０Ｃのシリアル接続形態は、タイムスロットかそこ から連結される二つの内部タップポイントを有する長バッファ手段として技術的 に等しいものと見なされるかも知れない。更に、種々の異なる長さの等価バッフ ァを構成できるようにするために多数のタップポイントを有する他のバッファ手 段を代用することは普通の技術範囲にある。

マスターノード３１０においては、マスターノード＋１０の動作に関して上記で 定義されたように遅延状態指定に何の変更もない。マスターノード１１０の場合 におけるように、図７に示された例においては、中間遅延感知可能タイムスロッ トは低遅延感知可能タイムスロットを過ぎたリング上に進められ、そして高遅延 感知可能タイムスロットはマスターノード３１０内の中間遅延感知可能と低遅延 感知可能タイムスロットとの両方を過ぎたリング上に進められる。マスターノー ト２１０ての場合のように、入力スイッチ２７０ａと２７００と同様の追加入力 スイッチ手段が、バッファ手段１２０ａと１２０ｃ内の記憶構成要素の利用度の 柔軟性と効率性を更に増加させるためにマスターノード３１０の長バッファ手段 １２０ａと中間バッファ手段１２０ｃの各々の入力ボートに追加されても良い。

従って、マスターノード３１０は普通の技術になおいっそうの柔軟性を与える。

データ送信ボーＨ４によりマスターノード１Ｏ１１１０，２１０、又は３１０か ら多重化リング上に伝達された連続データのフレームは、逐次連係スレーブノー ドのスレーブノード１のデータ受信ノードＲに適用される。本発明による典型的 スレーブノード３０の構成要素か図４に示されている。依って、スレーブノード ｌにおいて、例えば、データ送信ボート１４からの出力タイムスロットは各フレ ーム内のヘッダーを検出するヘッダー検出器手段３６により受信される。ヘッダ ー検出器手段３６は、スレーブノード１に関連する連続に使用されていないタイ ムスロットが影響されずにそのノードを通過し、しかもスレーブノードｌに関連 する接続に使用されたタイムスロットかＩ１０コンバーダー３７て交換されるよ うにスイッチ３５とＩ１０コンバーコー３７を制御するドロップ／挿入コントロ ール手段３８との接続を有する。Ｉ１０コンバーター３７は既知技術に従ってタ イムスロットデータをユーザーデータに変換する。Ｉ１０コンバーター３７は、 スレーブユニットｌに接続された周辺デジタル装置４０、又は同等物への一連の 入力／出力接続を育する。

図２のマスターノードの入力／出力ポート１１は、スレーブノード（図示されな い）で使用された同等手段を利用して、データをリング上のタイムスロットと交 換する。

本発明による多重バッファ時分割多重化リングは異なる遅延条件を有する種々の 通信体系を利用する異なるコンピューターが通信リングを同時に使用し、しかも 同時にリングによりサポートされるしも知れない接続数を最大化することを可能 にすることが理解されよう。従って、例えば、イーサネット、又はＩ　Ｂ　Ｍ３ ２７０などの遅延感知可能インターフェースは多数のタイムスロットを使用する ことにより適応される一方、非遅延感知可能インターフェースは単一フレーム内 で単一、或は最小数のタイムスロットを使用するかも知れない。

本発明は現在最も実際的で好適な形態と考えられるものに関して説明されている か、本発明は開示された形態に限定されないばかりか、逆に添付の特許請求の範 囲内に包含される種々の変形や同等の構成をもカバーするはずであることは理解 されよう。

浄書（内容に変更なし） 浄書（内容に変更なし） 要約書 多重バッファ時分割多重化リング多重バッファ時分割多重化リングは異なる遅延 条件を有する種々の通信プロトコルを利用する異なるコンピューターが複数の周 辺装置との通信のためのリングを同時に使用し、しかも同時に多重化リングによ りサポートされるかも知れない周辺装置への接続数を最大化することを可能にす る。多重バッファ時分割多重化リングは一時的、又は永久的に割り当てられたマ スターノード内に配置されるかも知れないリング内の二つ以上のパラレル、又は シリアルバッファを利用する。デジタルデータは複数のタイムスロットでリング 回りを運ばれ、一つ以上のタイムスロットがリングの各ユーザーに割り当てられ る。時分割多重化リングは遅延感知可能プロトコルのためのタイムスロットを非 遅延感知可能プロトコルのためのタイムスロットの前方に進めるために多重バッ ファを利用する。

ｉｎ（内容に変更なし） 平成　年　月　日 清水のｖＬＨ３ １、（１度補正）接続された複数のスレーブノードを有する時分割多重化リング 上の情報の流れを制御するためのマスターノード、データを前記リングと一つ以 上のユーザーとの間での転送を可能にするための各々の前記スレーブノード、前 記リングからの前記タイムスロットを前記第一バッファ手段と前記第二バッファ 手段の前記入力ボート内に連結するための入力手段。

そして前記第一バッファ手段からのタイムスロットが前記リング上に送信される 時に前記第一バッファ手段の前記出力ポートから出力されたタイムスロットを前 記リングに連結し、そして前記第二バッファ手段からのタイムスロットか前記リ ング上に送信される時に前記第二バッファ手段の前記出力ポートから出力された タイムスロットを前記リングに連結するための出力スイッチ手段、遅延感知可能 タイムスロットが前記第一バッファ手段の前記出力ポートに表れる時に前記第２ バッファ手段に記憶された非遅延感知可能タイムスロット情報を失うことなく前 記出力スイッチ手段により連結されるように前記リング上で遅延感知可能タイム スロットを割り当てるための手段を包含する、それによりリング上で各々の前記 遅延感知可能タイムスロットは前記第二バッファ手段内に記憶されている複数の タイムスロットを過ぎた所定の次遅延感知可能タイムスロットに進められること を特徴とするマスターノード。

２、　前記入力手段は前記リングからの前記タイムスロットを前記第一バッファ 手段と前記第二バッファ手段との前記入力ボートに同時に連結させることを特徴 とする請求項ｌに記載のマスターノード。

３　前記入力手段は前記リングからのタイムスロットを前記第−及び第二バッフ ァ手段の何れか一つの入力ボートに選択的に連結するためのスイッチ手段を包含 することを特徴とする請求項１に記載のマスターノード。

４　前記第一バッファ手段と前記第二バッファ手段は複数のタップポイントを育 する単一シリアルバッファ手段から構成され、前記第−及び第二バッファ手段の 各々の出力ポートは前記タップポイントの選択されたものからなることを特徴と する請求項ｌに記載のマスターノード。

５、　前記第一バッファ手段に包含された前記遅延感知可能タイムスロットの各 々は前記リング上で前記第二バッファ手段内に記憶されている複数のタイムスロ ットを過ぎた前記第一と第二のバッファ手段の各々に記憶されたタイムスロット 数の差に等しい量の所定の次遅延感知可能タイムスロットに進められることを特 徴とする請求項ｌに記載のマスターノード。

６、　各ノードがデータの各々の前記パケットの前記リング上の相対的位置のト ラックを保つことが出来るようにするための手段を包含することを特徴とする請 求項ｌに記載のマスターノード。

７、　一つ以上のフレームとして前記リング上に前記タイムスロットを構成する ための手段を包含し、各フレームは指定数のタイムスロットと各フレームの開始 を定義するためのヘッダ一手段とを包含することを特徴とする請求項６に記載の マスターノード。

８、　前記ヘッダ一手段は前記タイムスロットの所定のものから構成されること を特徴とする請求項７に記載のマスターノード。

９、　前記第一バッファ手段は前記第一バッファ手段の前記記憶手段に前記第一 バッファ手段の前記記憶手段容量の最大までの種々の数の前記タイムスロットを 記憶させるための手段を包含し、そして第二バッファ手段は前記第二バッファ手 段の前記記憶手段に前記第二バッファ手段の前記記憶手段容量の最大まての種々 の数の前記タイムスロットを記憶させるための手段を包含することを特徴とする 請求項ｌに記載のマスターノード。

１０、（一度補正）接続された複数のスレーブノードを有する時分割多重化リン グ上の情報の流れを制御するためのマスターノード、データを前記リングと一つ 以上のユーザーとの間での転送を可能にするための各々の前記スレーブノード、 前記リングは複数のタイムスロットを有する、ここで各々の前記タイムスロット はデータのパケットを包含し、そして前記タイムスロットが一つ以上の遅延感知 可能リングユーザーのための情報を伝送する時に遅延感知可能の遅延状態指定を 存し、そして、前記タイムスロットが一つ以上の非遅延感知可能リングユーザー のための情報を伝送する時に非遅延感知可能の遅延状態指定を有することが出来 る、そして一つ以上の前記タイムスロットは前記データ転送のための各々の前記 リングユーザーに割り当てられる、前記マスターノードにおいて：入力ボート、 出力ポート、そして先入れ先出し配列で前記タイムスロットを記憶するための記 憶手段とを有する第一バッフ７手段であり、前記入力ボートは前記タイムスロッ トを前記記憶手段内に連結し、そして前記出力ポートは前記タイムスロットを前 記記憶手段から連結し、前記記憶手段は少なくとも一つ以上の前記タイムスロｙ ｈを記憶するたぬの容量を有し、前記第一バッファ手段の前記入力ボートか次の 前記タイムスロットを受信するとＪｉ′ｉ７記第−バッファ手段はその中に包含 された前記タイムスロットを前記第一バッファ手段を介してシフトする：人力ポ ート、出力ポート、そし　て先入れ先出し配列で前記タイムスロットを記憶する ための記憶手段とを存する第二バッファ手段であり、前記第二バッファ手段の前 記入力ボートは前記第二バッファ手段の前記タイムスロットを前記記憶手段内に 連結し２、そして前記第二バッファ手段の前記出力ポートは前記タイムスロット を前記第二バッファ手段の前記記憶手段から連結する、前記記憶手段は前記第一 バッファ手段の前記記憶手段容量の整数倍に等しい所定数の前記タイムスロット を記憶するための容量を有し、前記整数倍は少なくとも２以上の値を有し、前記 第二バッファ手段の前記人力ボートか次の前記タイムスロットを受信すると前記 第二バッファ手段はその中に包含された前記タイムスロットを前記第二バッファ 手段を介してシフトする。

前記リングからの前記タイムスロットを前記第一バッファ手段と前記第二バッフ ァ手段の前記入力ボート内に連結するだめの入力手段であり、ここで前記第一バ ッファ手段と前記第二バッファ手段は前記リングから同時に前記タイムスロット を受信する。

そして前記第一バッファ手段からのタイムスロットが前記リング上に送信される 時に前記第一バッファ手段の前記出力ポートから出力されたタイムスロットを前 記リングに連結し、そして前記第二バッファ手段からのタイムスロットか前記リ ング上に送信される時に前記第二バッファ手段の前記出力ポートから出力された タイムスロットを前記リングに連結するための出力スイッチ手段、遅延感知可能 タイムスロットか前記第一バッファ手段の前記出力ポートに表れる時に前記第二 バッファ手段に記憶された非遅延感知可能タイムスロット情報を失うことなく前 記出力スイッチ手段により連結されるように前記リング上で遅延感知可能タイム スロットを割り当てるための手段を包含する、それによりリング上で各々の前記 遅延感知可能タイムスロットは前記第二バッファ手段内に記憶されている複数の タイムスロットを過ぎた所定の次遅延感知可能タイムスロットに進められること を特徴とするマスターノード。

比　前記第一バッファ手段に包含された前記遅延感知可能タイムスロットの各々 は前記リング上で前記第二バッファ手段内に記憶されている複数のタイムスロッ トを過ぎた前記第一と第二のバッファ手段の各々に記憶されたタイムスロット数 の差に等しい量の所定の次遅延感知可能タイムスロットに進められることを特徴 とする請求項１０に記載のマスターノード。

１２、各ノートかデータの各々の前記パケットの前記リング上の相対的位置のト ラックを保つことか出来るようにするための手段を包含することを特徴とする請 求項ＩＯに記載のマスターノード。

１３、一つ以上のフレームとして前記リング上に前記タイムスロットを編成する ための手段を包含し、各フレームは指定数のタイムスロットと各フレームの開始 を定義するためのヘッダ一手段とを包含することを特徴とする請求項１２に記載 のマスターノード。

１４、前記ヘッダ一手段は所定の一つ以上の前記タイムスロットから構成される ことを特徴とする請求項１３に記載のマスターノード。

１５、（一度補正）接続された複数のスレーブノードを有する時分割多重化リン グ上の情報の流れを制郭するためのマスターノード、データを前記リングと一つ 以上のユーザーとの間での転送を可能にするための各々の前記スレーブノード、 前記リングは一つ以上のフレーム内に編成された複数のタイムスロットを有する 、前記フレームの各々は少なくとも一つ以上のサブフレームを包含する、そして ここで各々の前記タイムスロットはデータのパケットを包含し、そして前記タイ ムスロットが一つ以上の遅延感知可能リングユーザーのための情報を伝送する時 に遅延感知可能の遅延状態指定を有し、そして前記タイムスロットが一つ以上の 非遅延感知可能リングユーザーのための情報を伝送する時に非遅延感知可能の遅 延状態指定を存することが出来る、各々の前記サブフレームは各々の前記遅延感 知可能リングユーザーのための少なくとも一つ以上の前記非遅延感知可能タイム スロットと遅延感知可能タイムスロットを包含する、そして一つ以上の前記タイ ムスロットは前記データ転送のための各々の前記リングユーザーに割り当てられ る、前記マスターノードにおいて。

入力ボート、出力ポート、そして先入れ先出し配列で前記タイムスロットを記憶 するための記憶手段とを有する第一バフフッ手段であり、前記入力ポートは前記 タイムスロットを前記記憶手段内に連結し、そして前記出力ポートは前記タイム スロットを前記記憶手段から連結する、前記記憶手段は前記タイムスロットの少 なくとも一つ以上の前記サブフレームを記憶するための容量を有し、前記第一バ ッファ手段の前記入力ポートが次の前記タイムスロットを受信すると前記第一バ ッファ手段はその中に包含された前記タイムスロットを前記第一バッファ手段を 介してシフトする； 入力ポート、出力ポート、そして先入れ先出し配列で前記タイムスロットを記憶 するための記憶手段とを有する第二バッファ手段であり、前記第二バッファ手段 の前記入力ポートは前記タイムスロットを前記第二バッファ手段の前記記憶手段 内に連結し、そして前記第二バッファ手段の前記出力ポートは前記タイムスロッ トを前記第二バッファ手段の前記記憶手段から連結し、前記第二バッファ手段の 前記記憶手段はサブフレームの前記整数を記憶するための容量を育し、前記整数 は前記第一バッファ手段内に記憶された前記サブフレーム数よりも大（、前記第 二バッファ手段の前記入力ポートか次の前記タイムスロットを受信すると前記第 二バッファ手段はその中に包含された前記タイムスロツＦを前記菓二バッファ手 段を介してシフトする。

前記リングからの前記タイムスロットを前記第一バッファ手段と前記第二バッフ ァ手段の前記入力ボート内に連結するための入力手段であり、ここで前記第一バ ッファ手段と前記第二バッファ手段は前記リングから同時に前記タイムスロット を受信する： そして前記第一バッファ手段からのタイムスロットか前記リング上に送信される 時に前記第一バッファ手段の前記出力ポートから出力されたタイムスロットを前 記リングに連結し、そして前記第二バッファ手段からのタイムスロットが前記リ ング上に送信される時に前記第二バッファ手段の前記出力ポートから出力された タイムスロットを前記リングに連結するための出力スイッチ手段であり、遅延感 知可能タイムスロットが前記第一バッファ手段の前記出力ポートに表れる時に前 記第二バッファ手段に記憶された非遅延感知可能タイムスロット情報を失うこと なく前記出力スイソチ手段により連結されるように前記リング上で遅延感知可能 タイムスロットを割り当てるための手段を包含し、それによりリング上で各々の 前記遅延感知可能タイムスロットは前記第二バッファ手段内に記憶されている複 数のタイムスロットを過ぎた所定の次遅延感知可能タイムスロットに進められる ことを特徴とするマスターノード。

１６、前記第一バッファ手段に包含された前記遅延感知可能タイムスロットの各 々は前記リング上で前記第二バッファ手段内に記憶されている複数のタイムスロ ットを過ぎた前記第一と第二のバッファ手段の各々に記憶されたタイムスロット 数の差に等しい量の所定の次遅延感知可能タイムスロットに進められることを特 徴とする請求項１５に記載のマスターノード。

１７、各ノードかデータの各々の前記パケットの前記リング上の相対的位置のト ラックを保つことか出来るようにするための手段を包含することを特徴とする請 求項１５に記載のマスターノード。

１８、前記ヘッダ一手段は前記タイムスロットの所定のものから構成されること を特徴とする請求項１７に記載のマスターノード。

１９、前記第二バッファ手段の前記記憶手段容量は一つ以上の前記フレームを包 含する、前記第二バッファ手段手段の前記記憶手段容量は前記第一バッファ手段 の前記記憶手段容量よりも大きいことを特徴とする請求項１５に記載のマスター ノード。

２０、（一度補正）時分割多重化データ通信システムにおいて：前記データ通信 システム上で一つ以上のユーザーの複数の他のユーザーへの接続を提供するため の複数のノードであり、前記ノードは複数のスレーブノードと一つのマスターノ ードから構成される、前記ノードの各々はリング入力ポート、リング出力ポート 、そして複数のユーザー１１０ボートとから成る：そしてリング構造の前記ノー ドに連係するための伝送媒体であり、そこで各々の前記ノードの前記リング出力 ポートは他の前記ノードのリング入力ボートに連係され、そして各々の前記ノー ドの前記リング人力ボートは他の前記ノードのリング出力ポートに連係される、 前記伝送媒体手段は、前記ノードの全てと連係する唯一のリングか形成されるよ うに前記ノードに連係する、前記リングは複数のタイムスロットを有する、そこ で各々の前記タイムスロットはデータのパケットを包含し、そして前記タイムス ロットか一つ以上の遅延感知可能リングユーザーのための情報を伝送する時に遅 延感知可能の遅延状態を指定し、そして、前記タイムスロットか一つ以上の非遅 延感知可能リングユーザーのための情報を伝送する時に非遅延感知可能の遅延状 態指定を有することか出来る、そして一つ以上の前記タイムスロットは各々の前 記リングユーザーに割り当てられる：各々の前記マスターノードは− 人力ボート、出力ポート、そして先入れ先出し配列で前記タイムスロットを記憶 するための記１手段とを有する第一バッファ手段であり、前記入力ポートは前記 タイムスロットを前記記憶手段内に連結し、そして前記出力ポートは前記タイム スロットを前記記憶手段から連結し、前記記憶手段は前記タイムスロットの少な くとも一つ以上の前記タイムスロットを記憶するための容量を有し、前記第一バ ッファ手段の前記入力ポートが次の前記タイムスロットを受信すると前記第一バ ッファ手段はその中に包含された前記タイムスロットを前記第一バッファ手段を 介してシフトする； 入力ポート、出力ポート、そして先入れ先出し配列で前記タイムスロットを記憶 するための記憶手段とを有する第二バッファ手段であり、前記第二バッファ手段 の前記入力ポートは前記タイムスロットを前記第二バッファ手段の前記記憶手段 内に連結し、そして前記第二バッファ手段の前記出力ポートは前記タイムスロッ トを前記第二バッファ手段の前記記憶手段から連結する、前記記憶手段は前記第 一バッファ手段の記憶手段容量よりも大きな所定数のタイムスロットを記憶する ための容量を有し、前記第二バッファ手段の前記入力ポートが次の前記タイムス ロットを受信すると前記第二バッファ手段はその中に包含された前記タイムスロ ットを前記第二バッファ手段を介してソフトする。

前記マスターノードの前記リング入力ポートからの前記タイムスロットを前記第 一バッファ手段の前記入力ボート内に連結するための入力手段であり、ここで前 記第一バッファ手段と前記第二バッファ手段は前記リングから同時に前記タイム スロットを受信する： そして前記第一バッファ手段からのタイムスロットが前記リング上に送信される 時に前記第一バッファ手段の前記出力ポートから出力されたタイムスロットを前 記マスターノードの前記リング出力ボートに連結し、そして前記第二バッファ手 段からのタイムスロットか前記リング上に送信される時に前記第二バッファ手段 の前記出力ポートから出力されたタイムスロットを前記マスターノードの前記リ ング出力ポートに連結するための出力スイッチ手段であり、遅延感知可能タイム スロットか前記第一バッファ手段の前記出力ボートに表れる時に前記第二バッフ ァ手段に記憶された非遅延感知可能タイムスロット情報を失うことなく前記出力 スイッチ手段により連結されるように前記リング上で遅延感知可能タイムスロッ トを割り当てるための手段を包含する、それによりリング上で各々の前記遅延感 知可能タイムスロットは前記第二バッファ手段内に記憶されている複数のタイム スロットを過ぎた所定の次遅延感知可能タイムスロットに進められることから成 る特徴とする時分割多重化データ通信システム。

２１、前記第一バッファ手段に包含された前記遅延感知可能タイムスロットの各 々は前記リング上で前記第二バッファ手段内に記憶されている複数のタイムスロ ットを過ぎた前記第一と第二のバッファ手段の各々に記憶されたタイムスロット 数の差に等しい量の所定の次遅延感知可能タイムスロットに進められることを特 徴とする請求項２０に記載の時分割多重化データ通信システム。

乙、　各ノードがデータの各々の前記パケットの前記リング上の相対的位置のト ラックを保つことが出来るようにするための手段を包含することを特徴とする請 求項２０に記載の時分割多重化データ通信システム。

２３、一つ以上のフレームとして前記リング上に前記タイムスロットを編成する ための手段を包含し、各フレームは指定数のタイムスロットと各フレームの開始 を定義するためのヘッダ一手段とを包含することを特徴とする請求項２２に記載 の時分割多重化データ通信システム。

２４６　前記ヘッダ一手段は所定の一つ以上の前記タイムスロットから構成され ることを特徴とする請求項２３に記載の時分割多重化データ通信システム。

ゐ、　各々の前記スレーブノードは：前記フレームヘッダ一手段を検出するため のヘッダー検出器手段、前記ヘッダー検出器手段は前記スレーブノードの前記リ ング入力に接続された入力ポートと出方を包含する；前記スレーブノードの前記 リング入力ポートで受信されたタイムスロットが前記スレーブノードに連係され たユーザーのためのデータを包含するかどうかを決定するためのドロップ／挿入 コントロール手段、前記ドロップ／挿入コントロール手段は前記ヘッダー検出器 手段の前記出力に応答する入力、第一出力と第二出力から構成される、前記リン グと前記スレーブノードに連係された前記ユーザー間でタイムスロットを連結す るためのＩ１０コンバータ一手段、前記Ｉ１０コンバータ一手段は前記スレーブ ノードの前記リング入力ポートに接続された第一人力ボート、リング出力ポート 、一つ以上の前記リングユーザーに前記スレーブノードを連係するための複数の ユーザーＩ１０ボート、そして前記ドロップ／挿入コントロール手段の前記第一 出力に応答する第二人力ボートを包含する、前記コンバータ一手段は少なくとも 一つ以上のタイムスロットのための記憶容量を有する；そしてタイムスロットが 前記スレーブノードを介して送信される時に前記スレーブノードの前記リング入 力ポートからのタイムスロットを前記リングの前記リング出力ポートに連結し、 そして前記Ｉ１０コンバータ一手段からのタイムスロットが前記リング上の送信 される時に前記Ｉ１０コンバータ一手段の前記リング出力ポートからのタイムス ロットを前記スレーブノードの前記リング出力に連結するための出力スイッチ手 段とを包含し、前記出力スイッチ手段は前記ドロップ／挿入コントロール手段の 前記第二出力に応答することを特徴とする請求項２４に記載の時分割多重化デー タ通信システム。

２６、前記第一バッファ手段は前記第一バッファ手段の前記記憶手段に前記第一 バッファ手段の前記記憶手段容量の最大までの種々の数の前記タイムスロットを 記憶させるための手段から構成され、そして第二バッファ手段は前記第二バッフ ァ手段の前記記憶手段に前記第二バッファ手段の前記記憶手段容量の最大までの 種々の数の前記タイムスロットを記憶させるための手段から構成されることを特 徴とする請求項２０に記載のマスターノート。

２７、前記第一バッファ手段は前記第一バッファ手段の前記記憶手段に前記第一 バッファ手段の前記記憶手段容量の最大までの種々の数の前記タイムスロットを 記憶させるための手段から構成され、そして第二バッファ手段は前記第二バッフ ァ手段の前記記憶手段に前記第二バッファ手段の前記記憶手段容量の最大まての 種々の数の前記タイムスロットを記憶させるための手段から構成されることを特 徴とする請求項２１に記載のマスターノード。

２８、前記第一バッファ手段は前記第一バッファ手段の前記記憶手段に前記第一 バッファ手段の前記記憶手段容量の最大までの種々の数の前記タイムスロットを 記憶させるための手段から構成さｍそして第二バッファ手段は前記第二バッファ 手段の前記記憶手段に前記第二バッファ手段の前記記憶手段容量の最大までの種 々の数の前記タイムスロットを記憶させるための手段から構成されることを特徴 とする請求項２４に記載のマスターノード。

２９、前記第一バッファ手段は前記第一バッファ手段の前記記憶手段に前記第一 バッファ手段の前記記憶手段容量の最大までの種々の数の前記タイムスロットを 記憶させるための手段から構成さべそして第二バッファ手段は前記第二バッファ 手段の前記記憶手段に前記第二バッファ手段の前記記憶手段容量の最大までの種 々の数の前記タイムスロットを記憶させるための手段から構成されることを特徴 とする請求項２５に記載のマスターノード。

３０、（一度補正）接続された複数のスレーブノードを有する時分割多重化リン グ上の情報の流れを制御するための各々が、データを前記リングと一つ以上のユ ーザーとの間での転送を可能にするだめのスレーブノードから構成され、前記リ ング上の前記リングユーザー間の情報の流れ←つ以上のフレームに編成し、前記 フレームの各々は複数のサブフレームを包含する、各々の前記サブフレームは所 定数のタイムスロットを有する、ここで各々の前記タイムスロットはデータのパ ケットを包含し、そして前記タイムスロットが一つ以上の遅延感知可能リングユ ーザーのための情報を伝送する時に遅延感知可能の遅延状態指定を有し、そして 前記タイムスロットが一つ以上の非遅延感知可能リングユーザーのための情報を 伝送する時に非遅延感知可能の遅延状態指定を有することが出来る、それにより 各々の前記フレームは前記の複数のサブフレームとサブフレーム当りの前記所定 数の積に等しいタイムスロット数から構成される、前記マスターノードにおいて ： 前記リングからのタイムスロットを連結するためのデータ受信ボート：前記リン グ上にタイムスロットを連結するためのデータ送信ボート：前記データ受信ボー トから前記第一バッファ手段に前記タイムスロットを連結するための入力ポート 、前記第一バッファ手段からの前記タイムスロットを連結するための出力ポート 、そして前記タイムスロットの所定の最大数までの種々の数の前記タイムスロッ トを記憶するための調整可能記憶手段とを有する第一バッファ手段であり、前記 タイムスロットは先入れ先出し配列で記憶される；前記データ受信ボートから前 記第二バッファ手段に前記タイムスロットを連結するための入力ポート、前記第 二バッファ手段からの前記タイムスロットを連結するための出力ポート、そして 前記タイムスロットの所定の最大数までの種々の数の前記タイムスロットを記憶 するための調整可能記憶手段とを有する第二バッファ手段手段であり、前記タイ ムスロットは先入れ先出し配列で記憶される：前記データ送信ボートと前記デー タ受信ボート間を巡る前記リング上のタイムスロット数以下の前記リングの前記 の一つ以上のフレーム内に包含されたタイムスロットの総数に等しい差数を決定 するための検出手段。

前記第二バッファ手段に前記検出手段により決定された前記差数に等しいタイム スロット数を記憶させるための手段。

前記第一バッファ手段に前記サブフレームの整数で保持されたタイムスロット数 以下の前記差数に等しいタイムスロット数を記憶させる手段であり、第一バッフ ァ手段に記憶されたタイムスロットの前記数かゼロよりも大きくなるような前記 整数； そして遅延感知可能タイムスロットか前記第一バッファ手段の前記出力に表れる 時に前記第一バッファ手段の前記出力ポートからの遅延感知可能タイムスロット を前記データ送信ボートに連結し、そして非遅延感知可能タイムスロットが前記 第二バッファ手段の前記出力ポートに表れる時に前記第二バッファ手段の前記出 力ポートからの非遅延感知可能タイムスロットを前記データ送信ボートに連結す るための前記第−及び第二バッファ手段の前記出力に連結された出力スイッチ手 段であり、それにより各々の前記遅延感知可能タイムスロットは前記第二バッフ ァ手段に記憶されている選択された一つ以上のタイムスロットを過ぎた他の遅延 感知可能タイムスロットの位置に前記第二バッファ手段内に記憶されている非遅 延感知可能タイムスロットを失うことなく進められるから成ることを特徴とする マスターノード。

３１、（一度補正）前記リングは遅延感知可能データの流れを纏成するための多 数の前進グループから成り、前記タイムスロット前進グループの数は前記所定数 のタイムスロット／サブフレーム以下、或はそれに等しい、各々の前記サブフレ ームは各々の前記タイムスロット前進グループに割り当てられた一つの遅延感知 可能タイムスロットを有する、同タイムスロット前進グループに割り当てられた 全ての前記タイムスロットは各々の前記サブフレーム範囲内に同対応ロケーンヨ ンを育する、そして各遅延感知可能タイムスロットは、前記第二バッファ手段内 に記憶されている複数のタイムスロットを過ぎた同前進グループに割り当てられ た他の遅延感知可能タイムスロットの位置に進められることを特徴とする請求項 ３０に記載のマスターノード。

３２、各ノードか前記リングと前記の一つ以上のフレーム上のデータの各パケッ トの相対的位置のトラックを保つことが出来るようにするための手段を包含する ことを特徴とする請求項３１に記載のマスターノード。

３３、各フレームの開始を定義するためのヘッダ一手段を包含することを特徴と する請求項３２に記載のマスターノード。

３４、各ヘッダ一手段は所定の一つ以上の前記タイムスロットから構成されるこ とを特徴とする請求項３３に記載のマスターノード。

３５、時分割多重化データ通信システムにおいて：前記データ通信システム上で 一つ以上のユーザーの複数の他のユーザーへの接続を提供するための複数のノー ドであり、前記ノードは複数のスレーブノードと一つのマスターノードから構成 される、前記ノードの各々はリング入力ポート、リング出力ポート、そして複数 のユーザーＩ１０ポートとから成り：そしてリング構造の前記ノードに連係する ための伝送媒体、そこで各々の前記ノードの前記リング出力ポートは他の前記ノ ードのリング入力ポートに連係さ渋そして各々の前記ノードの前記リング入力ポ ートは他の前記ノードのリング出力ポートに連係される、前記伝送媒体手段は、 前記ノードの全てと連係する唯一のリングか形成されるように前記ノードに連係 し、前記リング上でのは前記リングユーザー間の情報の流れを一つ以上のフレー ムに纏成し、各々の前記フレームは複数のサブフレームから構成される、各々の 前記サブフレームは所定数のタイムスロットを有し、ここでデータのパケットを 包含し、そして前記タイムスロットか一つ以上の遅延感知可能リングユーザーの ための情報を伝送する時に遅延感知可能の遅延状態指定を有し、そして、前記タ イムスロットが一つ以上の非遅延感知可能リングユーザーのための情報を伝送す る時に非遅延感知可能の遅延状態指定を有することが出来る、それにより各々の 前記フレームは前記の複数のサブフレームとサブフレーム当りの所定の前記タイ ムスロット数の積に等しいタイムスロット数から構成される： 前記マスターノードは： 前記リングからのタイムスロットを連結するためのデータ受信ボート。

前記リング上にタイムスロットを連結するためのデータ送信ボート；前記データ 受信ボートから前記第一バッファ手段に前記タイムスロットを連結するための入 力ポート、前記第一バッファ手段からの前記タイムスロットを連結するための出 力ポート、そして前記タイムスロットの所定の最大数までの種々の数の前記タイ ムスロットを記憶するだめの調整可能記憶手段とを有する第一バッファ手段であ り、前記タイムスロットは先入れ先出し配列で記憶される：前記データ受信ポー トから前記第二バッファ手段に前記タイムスロットを連結するための入力ポート 、前記第二バッファ手段からの前記タイムスロットを連結するための出力ポート 、そして前記タイムスロットの所定の最大数までの種々の数の前記タイムスロッ トを記憶するための調整可能記憶手段とを有する第二バッファ手段であり、前記 タイムスロットは先入れ先出し配列で記憶される。

前記データ送信ボートと前記データ受信ボート間を巡る前記リング上のタイムス ロット数以下の前記リングの前記の一つ以上のフレーム内に包含されたタイムス ロットの総数に等しい差数を決定するための検出手段；前記第二バッファ手段に 前記検出手段により決定された前記差数に等しいタイムスロット数を記憶させる ための手段：前記第一バッファ手段に前記サブフレームの整数で保持されたタイ ムスロット数以下の前記差数に等しいタイムスロット数を記憶させる手段、第一 バッファ手段に記憶されたタイムスロットの前記数かゼロよりも大きくなるよう な前記整数。

そして遅延感知可能タイムスロットが前記第一バッファ手段の前記出力に表れる 時に前記第一バッファ手段の前記出力ポートからの遅延感知可能タイムスロット を前記データ送信ボートに連結し、そして非遅延感知可能タイムスロットが前記 第二バッファ手段の前記出力ポートに表れる時に前記第二バッファ手段の前記出 力ポートからの非遅延感知可能タイムスロットを前記リングに連結するだめの前 記第−及び第二バッファ手段の前記出力ポートに連結された出力スイッチ手段か ら構成さね、それにより各々の前記遅延感知可能タイムスロットは前記第二バッ ファ手段に記憶されている選択された一つ以上のタイムスロットを過ぎた他の遅 延感知可能タイムスロットの位置に前記第二バッファ手段内に記憶された非遅延 感知可能タイムスロットを失うことなく進められることを特徴とする時分割多重 化データ通信システム。

３６、（一度補正）遅延感知可能データの流れを編成するための多数のタイムス ロット前進グループから成り、前記タイムスロット前進グループの数は所定数の タイムスロット／サブフレーム以下、或はそれに等しい、各々の前記タイムスロ ットサブフレームは各々の前記前進グループに割り当てられた一つの遅延感知可 能タイムスロットを有する、同タイムスロット前進グループに割り当てられた全 ての前記タイムスロットは各々の前記サブフレーム範囲内に同対応ロケーション を有する、そして前記第一バッファ手段内の各遅延感知可能タイムスロットは、 各々の前記マスターノードの前記第二バッファ手段内に記憶されている複数のタ イムスロットを過ぎた同タイムスロット前進グループに割り当てられた他の遅延 感知可能タイムスロットの位置に進められることを特徴とする請求項３５に記載 の時分割多重化データ通信システム。

３７、各ノードが前記リングと前記の一つ以上のフレーム上のデータの各パケッ トの相対的位置のトラックを保つことが出来るようにするための手段を包含する ことを特徴とする請求項３６に記載の時分割多重化データ通信システム。

３８、各フレームの開始を定義するためのヘッダ一手段を包含することを特徴と する請求項３７に記載のマスターノード。

３９、各ヘッダ一手段は所定の一つ以上の前記タイムスロットから構成されるこ とを特徴とする請求項３８に記載のマスターノード。

４０、各々の前記スレーブノードは：前記フレームヘッダ一手段を検出するため のヘッダー検出器手段、前記ヘッダー検出器手段は前記スレーブノードの前記リ ング入力に接続された入力ポートと出力を包含する：前記スレーブノートの前記 リング入力ボートで受信されたタイムスロットが前記スレーブノードに連係され たユーザーのだめのデータを包含するかどうかを決定するためのドロップ／挿入 コントロール手段、前記ドロップ／挿入コントロール手段は前記ヘッダー検出器 手段の前記出力に応答する入力、第一出力と第二出力とから構成される：前記リ ングと一つ以上の前記リングユーザー間のタイムスロットを連結するためのＩ１ ０コンバータ一手段、前記Ｉ１０コンバータ一手段は前記スレーブノードの前記 リング入力ボートに接続された第一人力ボート、リング出力ポート、一つ以上の 前記リングユーザーを前記スレーブノードに連係するための複数のユーザーＩ１ ０ボート、そして前記ドロップ／挿入コントロール手段の前記第一出力に応答す る第二人力ボートを包含する、前記コンバータ一手段は少なくとも一つ以上のタ イムスロットのための記憶容量を有する；そしてタイムスロットか前記スレーブ ノードを介して送信される時に前記スレーブノードの前記リング入力ボートから のタイムスロットを前記リングの前記リング出力ポートに連結し、そして前記Ｉ １０コンバータ一手段からのタイムスロットか前記リング上に送信される時に前 記Ｉ１０コンバータ一手段の前記リング出力ポートからのタイムスロットを前記 スレーブノードの前記リング出力ポートに連結するための出力スイッチ手段とを 包含し、前記出力スイッチ手段は前記第二出力、又は前記ドロップ／挿入コント ロール手段に応答することを特徴とする請求項３９に記載の時分割多重化データ 通信システム。

４１、（一度補正）接続された複数のスレーブノードを有する時分割多重化リン グ上の情報の流れを制御するための、各々が、データを前記リングと一つ以上の ユーザーとの間での転送を可能にするためのスレーブノードから構成され、前記 リング上での前記リングユーザー間の情報の流れを一つ以上のフレームに編成し 、各々の前記フレームは非複数のタイムスロットから構成さね、それで各々の前 記タイムスロットはデータのパケットを包含することが出来る、各々の前記フレ ームは又は前記リング上の前記タイムスロットの引き渡しを順序付けるための複 数のオーバーレイセット内に編成される、前記の複数のオーバーレイセットは各 々の前記フレームの前記非素数のタイムスロットの素因数のセットから構成でき る除数の数以下、或はそれに等しい、前記非素数のタイムスロットを割ると各々 の前記唯一の除数はｌよりも大きな整数商となる、各々の前記オーバーレイセッ トは前記唯一の除数の一つから成るので、前記オーバーレイセットの二つか同し 整数商は持つことはない、各々の前記オーバーレイセットその前記対応唯一除数 に等しい複数のタイムスロットグループを定義する、各タイムスロットグループ はその対応オーバーレイセットの整数商に等しい多数の連続タイムスロットを有 する、前記マスターノードにおいて： 前記タイムスロットか非遅延感知可能ユーザーのためのデータを伝達する時に非 遅延感知可能として、そして前記タイムスロットが遅延感知可能ユーザーのため のデータを伝達する時に遅延感知可能として前記フレーム内の各々の前記タイム スロットの遅延状態指定をラベル処理するための手段、前記手段は前記オーバー レイセットの選択された一つにある時は各々の前記タイムスロットをラベル処理 するための手段を包含する： 前記リングからのタイムスロットを連結するためのデータ受信ボート；タイムス ロットを前記リング上に連結するためのデータ送信ポート；前記タイムスロット を前記データ受信ボートから一次バッファ手段に連侍するための入力ポートを有 する一次バッファ手段であり、前記−次バッファ手段からの前記タイムスロット を連結するための出力ポート、そして所定数の前記タイムスロットを記憶するた めの記憶手段、前記タイムスロットは先入れ先出し配列で記憶されるニ オーバーレイセットの前記数に等しい多数の二次バッファ手段であり、二次バッ ファ手段は各々の前記オーバーレイセットと関連付けられている、各々の前記二 次バッファ手段は前記タイムスロットを前記データ受信ボートから各々の前記二 次バッファ手段内に連結するための入力ポートを育する、前記二次バッファ手段 からの前記タイムスロットを連結するための出力ポート、そして所定数の前記タ イムスロットを記憶するための記憶手段、前記タイムスロットは先入れ先出し配 列で記憶される； そして前記−次バッファ手段の前記出力ポートと前記数の二次バッファ手段の各 々の出力ポートに連結され、そして非遅延感知可能タイムスロットが前記−次バ ッファ手段の前記出力ポートに表れる時に前記−次バッファ手段の前記出力ポー トからの非遅延感知可能タイムスロットを前記データ送信ボートに連結し、そし て前記の選択された二次バッファ手段に対応するオーバーレイセット内の遅延感 知可能タイムスロットがその前記出力ポートに表れる時に前記二次バッファ手段 の選択されたものから遅延感知可能タイムスロットを前記データ送信ボートに連 結するだめの前記ラベル処理手段に応答する出力スイッチ手段であり、それによ り各々の前記遅延感知可能タイムスロットは前記−次バツファ手段内に記憶され ている選択された一つ以上の前記タイムスロットを過ぎた他の遅延感知可能タイ ムスロットの位置に前記−次バッファ内に記憶された非遅延感知可能タイムスロ ットを失うことなく進められることを特徴とするマスターノード。

４２、前記−次バッファ手段はその記憶手段にタイムスロットの前記の所定の最 大数までの種々の数の前記タイムスロットを記憶させるための手段を包含し、そ して各々の前記二次バッファ手段はその各々の記憶手段にタイムスロットの前記 所定数までの種々の数の前記タイムスロットを記憶させるための手段を包含する 、前記マスターノードにおいて：前記データ送信ボートと前記データ受信ボート 間を巡る前記リング上のタイムスロット数以下の前記リングの前記の一つ以上の フレーム内に包含されたタイムスロットの総数に等しい差数を決定するための検 出手段：前記−次バッファ手段に前記検出手段により決定された前記差数に等し いタイムスロット数を記憶させるための手段、そして各々の前記二次ノくツファ 手段に前記二次バッファ手段に対応するオーバーレイセットにより定義された商 の整数以下の前記差数に等しい多数のタイムスロットを記憶させるための手段、 二次バッファ手段に記憶されたタイムスロットの前記数かゼロよりも大きくなる ような前記整数であることを特徴とする請求項４１に記載のマスターノード。

４３、各オーバーレイセット除数は前記の各オーバーレイセット除数以下の全オ ーバーレイセット除数の整数倍であることを特徴とする請求項４１に記載のマス ターノード。

４４、前記リングは遅延感知可能データの流れを編成するための複数のタイムス ロット前進グループから構成される、各々の前記タイムスロット前進グループは 前記オーバーレイセットの一つと関連付けられる、前記の関連付けられたオーバ ーレイセットの各タイムスロットは前記の関連付けられたタイムスロット前進グ ループに割り当てられた一つの遅延感知可能タイムスロットを育する、同タイム スロット前進グループに割り当てられた全ての前記タイムスロットは各々のタイ ムスロットグループの範囲内に同対応ロケーションを育する、そして各遅延感知 可能タイムスロットは前記−次バッファ手段内に記載されている複数のタイムス ロットを過ぎた同前進グループに割り当てられた他の遅延感知可能タイムスロッ トの位置に進められることを特徴とする請求項４３に記載のマスターノード。

４５、各ノードか前記リングと前記の一つ以上のフレーム上のデータの各パケッ トの相対的位置のトラックを保つことか出来るようにするための手段を包含する ことを特徴とする請求項４４に記載のマスターノード。

４６、各フレームの開始を定義するためのヘッダ一手段を包含することを特徴と する請求項４５に記載のマスターノード。

４７、各ヘッダ一手段は所定の一つ以上の前記タイムスロットから構成されるこ とを特徴とする請求項４６に記載のマスターノード。

゛手続補正書（方式） ％式％ ５、補正命令の日付　自　発 代理権を証明する書面 明細書、請求の範囲及び要約書 ７、補正の内容　別紙のとおり 手続補正書（方式） ％式％ ５、補正命令の日付　自　発 ７、補正の内容　別紙のとおり 手続補正音（方式） ５，５．１２ 平成　年　月　日り団

Claims (1)

1. 【特許請求の範囲】 １．接続された複数のスレーブノードを有する時分割多重化リング上の情報の流 れを制御するためのマスターノード、データを前記リングと一つ以上のユーザー との間での転送を可能にするための各々の前記スレーブノード、前記リングは複 数のタイムスロットを有する、ここで各々の前記タイムスロットはデータのバケ ットを包含し、そして前記タイムスロットが一つ以上の遅延感知可能リングユー ザーのための情報を伝送する時に遅延感知可能の遅延状態指定を有し、そして、 前記タイムスロットが一つ以上の非遅延感知可能リングユーザーのための情報を 伝送する時に非遅延感知可能の遅延状態指定を有することが出来る、そして一つ 以上の前記タイムスロットは前記データ転送のための各々の前記リングユーザー に割り当てられる、前記マスターノードにおいて：入力ポート、出力ポート、そ して先入れ先出し配列で前記タイムスロットを記憶するための記憶手段とを有す る第一バッファ手段、前記入力ポートは前記タイムスロットを前記記憶手段内に 連結し、そして前記出力ポートは前記タイムスロットを前記記憶手段から連結す る、前記記憶手段は少なくとも一つ以上の前記タイムスロットを記憶するための 容量を有する、前記第一バッファ手段の前記入力ポートが次の前記タイムスロッ トを受信すると前記第一バッファ手段はその中に包含された前記タイムスロット を前記第一バッファ手段を介してシフトする；入力ポート、出力ポート、そして 先入れ先出し配列で前記タイムスロットを記憶するための記憶手段とを有する第 二バッファ手段、前記入力ボートは前記タイムスロットを前記記憶手段内に連結 し、そして前記出力ポートは前記タイムスロットを前記記憶手段から連結する、 前記記憶手段は前記第一バッフア手段の前記記憶手段容量よりも大きい所定数の 前記タイムスロットを記憶するための容量を有する、前記第２バッファ手段の前 記入力ポートが次の前記タイムスロットを受信すると前記第二バッファ手段はそ の中に包含された前記タイムスロットを前記第二バッファ手段を介してシフトす る；前記リングからの前記タイムスロットを前記第一バッファ手段と前記第二バ ッファ手段の前記入力ポート内に連結するための入力手段；そして前記第一バッ ファ手段からのタイムスロットが前記リング上に送信される時に前記第一バッフ ァ手段の前記出力ポートから出力されたタイムスロットを前記リングに連結し、 そして前記第二バッファ手段からのタイムスロットが前記リング上に送信される 時に前記第二バッフア手段の前記出力ボートから出力されたタイムスロットを前 記リングに連結するための出力スイッチ手段、遅延感知可能タイムスロットが前 記第一バッフア手段の前記出力ポートに表れる時に前記第２バッファ手段に記憶 された非遅延感知可能タイムスロット情報を失うことなく前記出力スイッチ手段 により連結されるように前記リング上で遅延感知可能タイムスロットを割り当て るための手段を包含する、それによりリング上で各々の前記遅延感知可能タイム スロットは前記第二バッファ手段内に記憶されている複数のタイムスロットを過 ぎた所定の次遅延感知可能タイムスロットに進められることを特徴とするマスタ ーノード。 ２．前記入力手段は前記リングからの前記タイムスロットを前記第一バッファ手 段と前記第二バッファ手段との前記入力ポートに同時に連結させることを特徴と する請求項１に記載のマスターノード。 ３．前記入力手段は前記リングからのタイムスロットを前記第一及び第二バッフ ァ手段の何れか一つの入力ポートに選択的に連結するためのスイッチ手段を包含 することを特徴とする請求項１に記載のマスターノード。 ４．前記第一バッファ手段と前記第二バッファ手段は複数のタップポイントを有 する単一シリアルバッファ手段から構成され、前記第一及び第二バッファ手段の 各々の出力ポートは前記タップポイントの選択されたものからなることを特徴と する請求項１に記載のマスターノード。 ５．前記第一バッファ手段に包含された前記遅延感知可能タイムスロットの各々 は前記リング上で前記第二バッファ手段内に記憶されている複数のタイムスロッ トを過ぎた前記第一と第二のバッファ手段の各々に記憶されたタイムスロット数 の差に等しい量の所定の次遅延感知可能タイムスロットに進められることを特徴 とする請求項１に記載のマスターノード。 ６．各ノードがデータの各々の前記バケットの前記リング上の相対的位置のトラ ックを保つことが出来るようにするための手段を包含することを特徴とする請求 項１に記載のマスターノード。 ７．一つ以上のフレームとして前記リング上に前記タイムスロットを構成するた めの手段を包含し、各フレームは指定数のタイムスロットと各フレームの開始を 定義するためのヘッダー手段とを包含することを特徴とする請求項６に記載のマ スターノード。 ８．前記ヘッダー手段は前記タイムスロットの所定のものから構成されることを 特徴とする請求項７に記載のマスターノード。 ９．前記第一バッファ手段は前記第一バッファ手段の前記記憶手段に前記第一バ ッファ手段の前記記憶手段容量の最大までの種々の数の前記タイムスロットを記 憶させるための手段を包含し、そして第二バッファ手段は前記第二バッファ手段 の前記記憶手段に前記第二バッファ手段の前記記憶手段容量の最大までの極々の 数の前記タイムスロットを記憶させるための手段を包含することを特徴とする請 求項１に記載のマスターノード。 １０．接続された複数のスレーブノードを有する時分割多重化リング上の情報の 流れを制御するためのマスターノード、データを前記リングと一つ以上のユーザ ーとの間での転送を可能にするための各々の前記スレーブノード、前記リングは 複数のタイムスロットを有する、ここで各々の前記タイムスロットはデータのバ ケットを包含し、そして前記タイムスロットが一つ以上の遅延感知可能リングユ ーザーのための情報を伝送する時に遅延感知可能の遅延状態指定を有し、そして 、前記タイムスロットが一つ以上の非遅延感知可能リングユーザーのための情報 を伝送する時に非遅延感知可能の遅延状態指定を有することが出来る、そして一 つ以上の前記タイムスロットは前記データ転送のための各々の前記リングユーザ ーに割り当てられる、前記マスターノードにおいて：入力ポート、出力ポート、 そして先入れ先出し配列で前記タイムスロットを記憶するための記憶手段とを有 する第一バッファ手段、前記入力ポートは前記タイムスロットを前記記憶手段内 に連結し、そして前記出力ポートは前記タイムスロットを前記記憶手段から連結 する、前記記憶手段は少なくとも一つ以上の前記タイムスロットを記憶するため の容量を有する、前記第一バッファ手段の前記入力ポートが次の前記タイムスロ ットを受信すると前記第一バッファ手段はその中に包含された前記タイムスロッ トを前記第一バッファ手段を介してシフトする；入力ポート、出力ポート、そし て先入れ先出し配列で前記タイムスロットを記憶するための記憶手段とを有する 第二バッファ手段、前記入力ポートは前記タイムスロットを前記記憶手段内に連 結し、そして前記出力ポートは前記タイムスロットを前記記憶手段から連結する 、前記記憶手段は前記第一バッファ手段の前記記憶手段容量の整数倍に等しい所 定数の前記タイムスロットを記憶するための容量を有する、前記整数倍は少なく とも２以上の値を有する、前記第二バッフア手段の前記入力ポートが次の前記タ イムスロットを受信すると前記第二バッフア手段はその中に包含された前記タイ ムスロットを前記第二バッフア手段を介してシフトする；前記リングからの前記 タイムスロットを前記第一バッファ手段と前記第二バッファ手段の前記入力ボー ト内に連結するための入力手段、ここで前記第一バッファ手段と前記第二バッフ ァ手段は前記リングから同時に前記タイムスロットを受信する；そして前記第一 バッファ手段からのタイムスロットが前記リング上に送信される時に前記第一バ ッファ手段の前記出力ポートから出力されたタイムスロットを前記リングに連結 し、そして前記第二バッファ手段からのタイムスロットが前記リング上に送信さ れる時に前記第二バッファ手段の前記出力ポートから出力されたタイムスロット を前記リングに連結するための出力スイッチ手段、遅延感知可能タイムスロット が前記第一バッファ手段の前記出力ポートに表れる痔に前記第二バッファ手段に 記憶された非遅延感知可能タイムスロット情報を失うことなく前記出力スイッチ 手段により連結されるように前記リング上で遅延感知可能タイムスロットを割り 当てるための手段を包含する、それによりリング上で各々の前記遅延感知可能タ イムスロットは前記第二バッファ手段内に記憶されている複数のタイムスロット を過ぎた所定の次遅延感知可能タイムスロットに進められることを特徴とするマ スターノード。 １１．前記第一バッフア手段に包含された前記遅延感知可能タイムスロットの各 々は前記リング上で前記第二バッファ手段内に記憶されている複数のタイムスロ ットを過ぎた前記第一と第二のバッファ手段の各々に記憶されたタイムスロット 数の差に等しい量の所定の次遅延感知可能タイムスロットに進められることを特 徴とする請求項１０に記載のマスターノード。 １２．各ノードがデータの各々の前記バケットの前記リング上の相対的位置のト ラックを保つことが出来るようにするための手段を包含することを特徴とする請 求項１０に記載のマスターノード。 １３．一つ以上のフレームとして前記リング上に前記タイムスロットを編成する ための手段を包含し、各フレームは指定数のタイムスロットと各フレームの開始 を定義するためのヘッダー手段とを包含することを特徴とする請求項１２に記載 のマスターノード。 １１．前記ヘッダー手段は所定の一つ以上の前記タイムスロットから構成される ことを特徴とする請求項１３に記載のマスターノード。 １５．接続された複数のスレーブノードを有する時分割多重化リング上の情報の 流れを制御するためのマスターノード、データを前記リングと一つ以上のユーザ ーとの間での転送を可能にするための各々の前記スレーブノード、前記リングは 一つ以上のフレーム内に編成された複数のタイムスロットを有する、前記フレー ムの各々は少なくとも一つ以上のサブフレームを包含する、そしてここで各々の 前記タイムスロットはデータのバケットを包含し、そして前記タイムスロットが 一つ以上の遅延感知可能リングユーザーのための情報を伝送する時に遅延感知可 能の遅延状態指定を有し、そして前記タイムスロットが一つ以上の非遅延感知可 能リングユーザーのための情報を伝送する時に非遅延感知可能の遅延状態指定を 有することが出来る、各々の前記サブフレームは各々の前記遅延感知可能リング ユーザーのための少なくとも一つ以上の前記非遅延感知可能タイムスロットと遅 延感知可能タイムスロットを包含する、そして一つ以上の前記タイムスロットは 前記データ転送のための各々の前記リングユーザーに割り当てられる、前記マス ターノードにおいて：入力ボート、出力ポート、そして先入れ先出し配列で前記 タイムスロットを記憶するための記憶手段とを有する第一バッフア手段、前記入 力ポートは前記タイムスロットを前記記憶手段内に連結し、そして前記出力ポー トは前記タイムスロットを前記記憶手段から連結結する、前記記憶手段は前記タ イムスロットの少なくとも一つ以上の前記サブフレームを記憶するための容量を 有する、前記第一バッファ手段の前記入力ポートが次の前記タイムスロットを受 信すると前記第一バッファ手段はその中に包含された前記タイムスロットを前記 第一バッファ手段を介してシフトする；入力ポート、出力ポート、そして先入れ 先出し配列で前記タイムスロットを記憶するための記憶手段とを有する第二バッ フア手段、前記入力ポートは前記タイムスロットを前記記憶手段内に連結し、そ して前記出力ポートは前記タイムスロットを前記記憶手段から連結する、前記記 憶手段はサブフレームの前記整数を記憶するための容量を有する、前記整数は前 記第一バッファ手段内に記憶された前記サプフレーム数よりも大きい、前記第二 バッファ手段の前記入力ポートが次の前記タイムスロットを受信すると前記第二 バッファ手段はその中に包含された前記タイムスロットを前記第二バッファ手段 を介してシフトする；前記リングからの前記タイムスロットを前記第一バッファ 手段と前記第二バッファ手段の前記入力ポート内に連結するための入力手段、こ こで前記第一バッファ手段と前記第二バッフア手段は前記リングから同時に前記 タイムスロットを受信する；そして前記第一バッファ手段からのタイムスロット が前記リング上に送信される時に前記第一バッファ手段の前記出力ポートから出 力されたタイムスロットを前記リングに連結し、そして前記第二バッファ手段か らのタイムスロットが前記リング上に送信される時に前記第二バッファ手段の前 記出力ポートから出力されたタイムスロットを前記リングに連結するための出力 スイッチ手段、遅延感知可能タイムスロットが前記第一バッファ手段の前記出力 ポートに表れる時に前記第二バッファ手段に記憶された非遅延感知可能タイムス ロット情報を失うことなく前記出力スイッチ手段により連結されるように前記リ ング上で遅延感知可能タイムスロットを割り当てるための手段を包含する、それ によりリング上で各々の前記遅延感知可能タイムスロットは前記第二バッファ手 段内に記憶されている複数のタイムスロットを過ぎた所定の次遅延感知可能タイ ムスロットに進められることを特徴とするマスターノード。 １６．前記第一バッファ手段に包含された前記遅延感知可能タイムスロットの各 々は前記リング上で前記第二バッファ手段内に記憶されている複数のタイムスロ ットを過ぎた前記第一と第二のバッファ手段の各々に記憶されたタイムスロット 数の差に等しい量の所定の次遅延感知可能タイムスロットに進められることを特 徴とする請求項１５に記載のマスターノード。 １７．各ノードがデータの各々の前記バケットの前記リング上の相対的位置のト ラックを保つことが出来るようにするための手段を包含することを特徴とする請 求項１５に記載のマスターノード。 １８．前記ヘッダー手段は前記タイムスロットの所定のものから構成されること を特徴とする請求項１７に記載のマスターノード。 １９．前記第二バッフア手段の前記記憶手段容量は一つ以上の前記フレームを包 含する、前記第二バッファ手段手段の前記記憶手段容量は前記第一バッフア手段 の前記記憶手段容量よりも大きいことを特徴とする請求項１５に記載のマスター ノード。 ２０．時分割多重化データ通信システムにおいて：前記データ通信システム上で 一つ以上のユーザーの複数の他のユーザーへの接続を提供するための複数のノー ド、前記ノードは複数のスレーブノードと一つのマスターノードから構成される 、前記ノードの各々はリング入力ポート、リング出力ポート、そして複数のユー ザーＩ／Ｏポートとから成る；そしてリング構造の前記ノードに連係するための 伝送媒体、そこで各々の前記ノードの前記リング出力ポートは他の前記ノードの リング入力ポートに連係され、そして各々の前記ノードの前記リング入力ポート は他の前記ノードのリング出力ポートに連係される、前記伝送媒体手段は、前記 ノードの全てと連係する唯一のリングが形成されるように前記ノードに連係する 、前記リングは複数のタイムスロットを有する、そこで各々の前記タイムスロッ トはデータのバケットを包含し、そして前記タイムスロットが一つ以上の遅延感 知可能リングユーザーのための情報を伝送する時に遅延感知可能の遅延状態を指 定し、そして、前記タイムスロットが一つ以上の非遅延感知可能リングユーザー のための情報を伝送する時に非遅延感知可能の遅延状態指定を有することが出来 る、そして一つ以上の前記タイムスロットは各々の前記リングユーザーに割り当 てられる；各々の前記マスターノードは：入力ポート、出力ポート、そして先入 れ先出し配列で前記タイムスロットを記憶するための記憶手段とを有する第一バ ッファ手段、前記入力ポートは前記タイムスロットを前記記憶手段内に連結し、 そして前記出力ポートは前記タイムスロットを前記記憶手段から連結する、前記 記憶手段は前記タイムスロットの少なくとも一つ以上の前記タイムスロットを記 憶するための容量を有する、前記第一バッファ手段の前記入力ポートが次の前記 タイムスロットを受信すると前記第一バッファ手段はその中に包含された前記タ イムスロットを前記第一バッファ手段を介してシフトする；入力ボート、出力ポ ート、そして先入れ先出し配列で前記タイムスロットを記憶するための記憶手段 とを有する第二バッファ手段、前記入力ポートは前記タイムスロットを前記記憶 手段内に連結し、そして前記出力ポートは前記タイムスロットを前記記憶手段か ら連結する、前記記憶手段は前記第一バッファ手段の記憶手段容量よりも大きな 所定数のタイムスロットを記憶するための容量を有する、前記第二バッファ手段 の前記入力ポートが次の前記タイムスロットを受信すると前記第二バッファ手段 はその中に包含された前記タイムスロットを前記第二バッファ手段を介してシフ トする；前記マスターノードの前記リング入力ポートからの前記タイムスロット を前記第一バッファ手段の前記入力ポート内に連結するための入力手段、ここで 前記第一バッファ手段と前記第二バッファ手段は前記リングから同時に前記タイ ムスロットを受信する；そして前記第一バッファ手段からのタイムスロットが前 記リング上に送信される時に前記第一バッファ手段の前記出力ポートから出力さ れたタイムスロットを前記マスターノードの前記リング出力ポートに連結し、そ して前記第二バッファ手段からのタイムスロットが前記リング上に送信される時 に前記第二バッファ手段の前記出力ボートから出力されたタイムスロットを前記 マスターノードの前記リング出力ポートに連結するための出力スイッチ手段、遅 延感知可能タイムスロットが前記第一バッファ手段の前記出力ポートに表れる時 に前記第二バッフア手段に記憶された非遅延感知可能タイムスロット情報を失う ことなく前記出力スイッチ手段により連結されるように前記リング上で遅延感知 可能タイムスロットを割り詣でるための手段を包含する、それによりリング上で 各々の前記遅延感知可能タイムスロットは前記第二バッファ手段内に記憶されて いる複数のタイムスロットを過ぎた所定の次遅延感知可能タイムスロットに進め られることを特徴とする時分割多重化データ通信システム。 ２１．前記第一バッファ手段に包含された前記遅延感知可能タイムスロットの各 々は前記リング上で前記第二バッファ手段内に記憶されている複数のタイムスロ ットを過ぎた前記第一と第二のバッファ手段の各々に記憶されたタイムスロット 数の差に等しい量の所定の次遅延感知可能タイムスロットに進められることを特 徴とする請求項２０に記載の時分割多重化データ通信システム。 ２２．各ノードがデータの各々の前記バケットの前記リング上の相対的位置のト ラックを保つことが出来るようにするための手段を包含することを特徴とする請 求項２０に記載の時分割多重化データ通信システム。 ２３．一つ以上のフレームとして前記リング上に前記タイムスロットを編成する ための手段を包含し、各フレームは指定数のタイムスロットと各フレームの開始 を定義するためのヘッダー手段とを包含することを特徴とする請求項２２に記載 の時分割多重化データ通信システム。 ２４．前記ヘッダー手段は所定の一つ以上の前記タイムスロットから構成される ことを特徴とする請求項２３に記載の時分割多重化データ通信システム。 ２５．各々の前記スレーブノードは：前記フレームヘッダー手段を検出するため のヘッダー検出器手段、前記ヘッダー検出器手段は前記スレーブノードの前記リ ング入力に接続された入力ポートと出力を包含する；前記スレーブノードの前記 リング入力ポートで受信されたタイムスロットが前記スレーブノードに連係され たユーザーのためのデータを包含するかどうかを決定するためのドロップ／挿入 コントロール手段、前記ドロップ／挿入コントロール手段は前記ヘッダー検出器 手段の前記出力に応答する入力、第一出力と第二出力から構成される、前記リン グと前記スレーブノードに連係された前記ユーザー間でタイムスロットを連結す るためのＩ／Ｏコンバーター手段、前記Ｉ／Ｏコンバーター手段は前記スレーブ ノードの前記リング入力ポートに接続された第一入力ポート、リング出力ポート 、一つ以上の前記リングユーザーに前記スレーブノードを連係するための複数の ユーザーＩ／Ｏポート、そして前記ドロップ／挿入コントロール手段の前記第一 出力に応答する第二入力ボートを包含する、前記コンバーター手段は少なくとも 一つ以上のタイムスロットのための記憶容量を有する；そしてタイムスロットが 前記スレーブノードを介して送信される時に前記スレーブノードの前記リング入 力ポートからのタイムスロットを前記リングの前記リング出力ポートに連結し、 そして前記Ｉ／Ｏコンバーター手段からのタイムスロットが前記リング上の送信 される時に前記Ｉ／Ｏコンバーター手段の前記リング出力ポートからのタイムス ロットを前記スレーブノードの前記リング出力に連結するための出力スイッチ手 段とを包含し、前記出力スイッチ手段は前記ドロップ／挿入コントロール手段の 前記第二出力に応答することを特徴とする請求項２４に記載の時分割多重化デー タ通信システム。 ２６．前記第一バッフア手段は前記第一バッファ手段の前記記憶手段に前記第一 バッファ手段の前記記憶手段容量の最大までの種々の数の前記タイムスロットを 記憶させるための手段から構成され、そして第二バッファ手段は前記第二バッフ ア手段の前記記憶手段に前記第二バッファ手段の前記記憶手段容量の最大までの 種々の数の前記タイムスロットを記憶させるための手段から構成されることを特 徴とする請求項２０に記載のマスターノード。 ２７．前記第一バッファ手段は前記第一バッファ手段の前記記憶手段に前記第一 バッファ手段の前記記憶手段容量の最大までの種々の数の前記タイムスロットを 記憶させるための手段から構成され、そして第二バッファ手段は前記第二バッフ ァ手段の前記記憶手段に前記第二バッファ手段の前記記憶手段容量の最大までの 種々の数の前記タイムスロットを記憶させるための手段から構成されることを特 徴とする請求項２１に記載のマスターノード。 ２８．前記第一バッファ手段は前記第一バッファ手段の前記記憶手段に前記第一 バッファ手段の前記記憶手段容量の最大までの種々の数の前記タイムスロットを 記憶させるための手段から構成されそして第二バッファ手段は前記第二バッファ 手段の前記記憶手段に前記第二バッフア手段の前記記憶手段容量の最大までの種 々の数の前記タイムスロットを記憶させるための手段から構成されることを特徴 とする請求項２４に記載のマスターノード。 ２９．前記第一バッファ手段は前記第一バッファ手段の前記記憶手段に前記第一 バッファ手段の前記記憶手段容量の最大までの種々の数の前記タイムスロットを 記憶させるための手段から構成され、そして第二バッファ手段は前記第二バッフ ァ手段の前記記憶手段に前記第二バッファ手段の前記記憶手段容量の最大までの 種々の数の前記タイムスロットを記憶させるための手段から構成されることを特 徴とする請求項２５に記載のマスターノード。 ３０．接続された複数のスレーブノードを有する時分割多重化リング上の情報の 流れを制御するためのマスターノード、データを前記リングと一つ以上のユーザ ーとの間での転送を可能にするための各々の前記スレーブノード、前記リングは 前記リングユーザー間の情報の流れを編成するための一つ以上のフレームから構 成される、前記フレームの各々は複数のサプフレームを包含する、各々の前記サ プフレームは所定数のタイムスロットを有する、ここで各々の前記タイムスロッ トはデータのバケットを包含し、そして前記タイムスロットが一つ以上の遅延感 知可能リングユーザーのための情報を伝送する時に遅延感知可能の遅延状態指定 を有し、そして前記タイムスロットが一つ以上の非遅延感知可能リングユーザー のための情報を伝送する時に非遅延感知可能の遅延状態指定を有することが出来 る、それにより各々の前記フレームは前記の複数のサブフレームとサブフレーム 当りの前記所定数の積に等しいタイムスロット数から構成される、前記マスター ノードにおいて：前記リングからのタイムスロットを連結するためのデータ受信 ポート；前記リング上にタイムスロットを連結するためのデータ送信ポート；前 記データ受信ポートから前記第一バッファ手段に前記タイムスロットを連結する ための入力ポート、前記第一バッファ手段からの前記タイムスロットを連結する ための出力ポート、そして前記タイムスロットの所定の最大数までの種々の数の 前記タイムスロットを記憶するための調整可能記憶手段とを有する第一バッファ 手段、前記タイムスロットは先入れ先出し配列で記憶される；前記データ受信ポ ートから前記第二バッファ手段に前記タイムスロットを連結するための入力ポー ト、前記第二バッファ手段からの前記タイムスロットを連結するための出力ポー ト、そして前記タイムスロットの所定の最大数までの種々の数の前記タイムスロ ットを記憶するための調整可能記憶手段とを有する第二バッファ手段手段、前記 タイムスロットは先入れ先出し配列で記憶される；前記データ送信ポートと前記 データ受信ポート間を巡る前記リング上のタイムスロット数以下の前記リングの 前記の一つ以上のフレーム内に包含されたタイムスロットの総数に等しい差数を 決定するための検出手段；前記第二バッファ手段に前記検出手段により決定され た前記差数に等しいタイムスロット数を記憶させるための手段；前記第一バッフ ァ手段に前記サプフレームの整数で保持されたタイムスロット数以下の前記差数 に等しいタイムスロット数を記憶させる手段、第一バッファ手段に記憶されたタ イムスロットの前記数がゼロよりも大きくなるような前記整数；そして遅延感知 可能タイムスロットが前記第一バッファ手段の前記出力に表れる時に前記第一バ ッファ手段の前記出力ボートからの遅延感知可能タイムスロットを前記データ送 信ポートに連結し、そして非遅延感知可能タイムスロットが前記第二バッファ手 段の前記出力ポートに表れる時に前記第二バッファ手段の前記出力ポートからの 非遅延感知可能タイムスロットを前記データ送信ポートに連結するための前記第 一及び第二バッファ手段の前記出力に連結された出力スイッチ手段、それにより 各々の前記遅延感知可能タイムスロットは前記第二バッファ手段に記憶されてい る選択された一つ以上のタイムスロットを過ぎた他の遅延感知可能タイムスロッ トの位置に前記第二バッファ手段内に記憶されている非遅延感知可能タイムスロ ットを失うことなく進められることを特徴とするマスターノード。 ３１．前記リングは遅延感知可能データの流れを編成するための多数の前進グル ープから成り、前記前進グループの数は前記所定数のタイムスロット／サブフレ ーム以下、或はそれに等しい、各々の前記サブフレームは各々の前記前進グルー プに割り当てられた一つの遅延感知可能タイムスロットを有する、同前進グルー ブに割り当てられた全ての前記タイムスロットは各々の前記サブフレーム範囲内 に同対応ロケーションを有する、そして各遅延感知可能タイムスロットは、前記 第二バッファ手段内に記憶されている複数のタイムスロットを過ぎた局前進グル ープに割り当てられた他の遅延感知可能タイムスロットの位置に進められること を特徴とする請求項３０に記載のマスターノード。 ３２．各ノードが前記リングと前記の一つ以上のフレーム上のデータの各バケッ トの相対的位置のトラックを保つことが出来るようにするための手段を包含する ことを特徴とする請求項３１に記載のマスターノード。 ３３．各フレームの開始を定義するためのヘッダー手段を包含することを特徴と する請求項３２に記載のマスターノード。 ３４．各ヘッダー手段は所定の一つ以上の前記タイムスロットから構成されるこ とを特徴とする請求項３３に記載のマスターノード。 ３５．時分割多重化データ通信システムにおいて：前記データ通信システム上で 一つ以上のユーザーの複数の他のユーザーへの接続を提供するための複数のノー ド、前記ノードは複数のスレーブノードと一つのマスターノードから構成される 、前記ノードの各々はリング入力ポート、リング出力ポート、そして複数のユー ザーＩ／Ｏポートとから成る；そしてリング構造の前記ノードに連係するための 伝送媒体、そこで各々の前記ノードの前記リング出力ポートは他の前記ノードの リング入力ポートに連係され、そして各々の前記ノードの前記リング入力ポート は他の前記ノードのリング出力ポートに連係される、前記伝送媒体手段は、前記 ノードの全てと連係する唯一のリングが形成されるように前記ノードに連係する 、前記リングは前記リングユーザー間の情報の流れを編成するための一つ以上の フレームから構成される、各々の前記フレームは複数のサブフレームから構成さ れる、各々の前記サブフレームは所定数のタイムスロットを有し、ここでデータ のバケットを包含し、そして前記タイムスロットが一つ以上の遅延感知可能リン グユーザーのための情報を伝送する時に遅延感知可能の遅延状態指定を有し、そ して、前記タイムスロットが一つ以上の非遅延感知可能リングユーザーのための 情報を伝送する時に非遅延感知可能の遅延状態指定を有することが出来る、それ により各々の前記フレームは前記の複数のサプフレームとサプフレーム当りの所 定の前記タイムスロット数の積に等しいタイムスロット数から構成される：前記 マスターノードは：前記リングからのタイムスロットを連結するためのデータ受 信ポート；前記リング上にタイムスロットを連結するためのデータ送信ポート前 記データ受信ポートから前記第一バッファ手段に前記タイムスロットを連結する ための入力ポート、前記第一バッファ手段からの前記タイムスロットを連結する ための出力ポート、そして前記タイムスロットの所定の最大数までの種々の数の 前記タイムスロットを記憶するための調整可能記憶手段とを有する第一バッファ 手段、前記タイムスロットは先入れ先出し配列で記憶される；前記データ受信ポ ートから前記第二バッファ手段に前記タイムスロットを連結するための入力ポー ト、前記第二バッフ７手段からの前記タイムスロットを連結するための出力ポー ト、そして前記タイムスロットの所定の最大数までの種々の数の前記タイムスロ ットを記憶するための調整可能記憶手段とを有する第二バッファ手段、前記タイ ムスロットは先入れ先出し配列で記憶される；前記データ送信ポートと前記デー タ受信ポート間を巡る前記リング上のタイムスロット数以下の前記リングの前記 の一つ以上のフレーム内に包含されたタイムスロットの総数に等しい差数を決定 するための検出手段；前記第二バッファ手段に前記検出手段により決定された前 記差数に等しいタイムスロット数を記憶させるための手段；前記第一バッファ手 段に前記サプフレームの整数で保持されたタイムスロット数以下の前記差数に等 しいタイムスロット数を記憶させる手段、第一バッファ手段に記憶されたタイム スロットの前記数がゼロよりも大きくなるような前記整数；そして遅延感知可能 タイムスロットが前記第一バッファ手段の前記出力に表れる時に前記第一バッフ ァ手段の前記出力ボートからの遅延感知可能タイムスロットを前記データ送信ポ ートに連結し、そして非遅延感知可能タイムスロットが前記第二バッファ手段の 前記出力ポートに表れる時に前記第二バッファ手段の前記出力ポートからの非遅 延感知可能タイムスロットを前記リングに連結するための前記第一及び第二バッ ファ手段の前記出力ポートに連結された出力スイッチ手段から構成され、それに より各々の前記遅延感知可能タイムスロットは前記第二バッファ手段に記憶され ている選択された一つ以上のタイムスロットを過ぎた他の遅延感知可能タイムス ロットの位置に前記第二バッファ手段内に記憶された非遅延感知可能タイムスロ ットを失うことなく進められることを特徴とする時分割多重化データ通信システ ム。 ３６．遅延感知可能データの流れを編成するための多数の前進グループから成り 、前記前進グループの数は所定数のタイムスロット／サプフレーム以下、或はそ れに等しい、各々の前記サブフレームは各々の前記前進グループに割り当てられ た一つの遅延感知可能タイムスロットを有する、同前進グループに割り当てられ た全ての前記タイムスロットは各々の前記サブフレーム範囲内に同対応ロケーシ ョンを有する、そして前記第一バッファ手段内の各遅延感知可能タイムスロット は、各々の前記マスターノードの前記第二バッファ手段内に記憶されている複数 のタイムスロットを過ぎた同前進グループに割り当てられた他の遅延感知可能タ イムスロットの位置に進められることを特徴とする請求項３５に記載の時分割多 重化データ通信システム。 ３７．各ノードが前記リングと前記の一つ以上のフレーム土のデータの各バケッ トの相対的位置のトラックを保つことが出来るようにするための手段を包含する ことを特徴とする請求項３６に記載の８寺分割多重化データ通信システム。 ３８．各フレームの開始を定義するためのヘッダー手段を包含することを特徴と する請求項３７に記載のマスターノード。 ３９．各ヘッダー手段は所定の一つ以上の前記タイムスロットから構成されるこ とを特徴とする請求項３８に記載のマスターノード。 ４０．各々の前記スレーブノードは：前記フレームヘッダー手段を検出するため のヘッダー検出器手段、前記ヘッダー検出器手段は前記スレーブノードの前記リ ング入力に接続された入力ポートと出力を包含する；前記スレーブノードの前記 リング入力ポートで受信されたタイムスロットが前記スレーブノードに連係され たユーザーのためのデータを包含するかどうかを決定するためのドロップ／挿入 コントロール手段、前記ドロップ／挿入コントロール手段は前記ヘッダー検出器 手段の前記出力に応答する入力、第一出力と第二出力とから構成される；前記リ ングと一つ以上の前記リングユーザー間のタイムスロットを連結するためのＩ／ Ｏコンバーター手段、前記Ｉ／Ｏコンバーター手段は前記スレーブノードの前記 リング入力ポートに接続された第一入力ポート、リング出力ポート、一つ以上の 前記リングユーザーを前記スレーブノードに連係するための複数のユーザーＩ／ Ｏポート、そして前記ドロップ／挿入コントロール手段の前記第一出力に応答す る第二入力ポートを包含する、前記コンバーター手段は少なくとも一つ以上のタ イムスロットのための記憶容量を有する；そしてタイムスロットが前記スレーブ ノードを介して送信される時に前記スレーブノードの前記リング入力ポートから のタイムスロットを前記リングの前記リング出力ポートに連結し、そして前記Ｉ ／Ｏコンバーター手段からのタイムスロットが前記リング上に送信される時に前 記Ｉ／Ｏコンバーター手段の前記リング出力ポートからのタイムスロットを前記 スレーブノードの前記リング出力ポートに連結するための出力スイッチ手段とを 包含し、前記出力スイッチ手段は前記第二出力、又は前記ドロップ／挿入コント ロール手段に応答することを特徴とする請求項３９に記載の時分割多重化データ 通信システム。 ４１．接続された複数のスレーブノードを有する時分割多重化リング上の情報の 流れを制御するためのマスターノード、データを前記リングと一つ以上のユーザ ーとの間での転送を可能にするための各々の前記スレーブノード、前記リングは 前記リングユーザー間の情報の流れを編成するための一つ以上のフレームから構 成される、各々の前記フレームは非複数のタイムスロットから構成され、それで 各々の前記タイムスロットはデータのバケットを包含することが出来る、各々の 前記フレームは又は前記リング上の前記タイムスロットの引き渡しを順序付ける ための複数のオーバーレイセット内に編成される、前記の複数のオーバーレイセ ットは各々の前記フレームの前記非素数のタイムスロットの素因数のセットから 構成できる除数の数以下、或はそれに等しい、前記非素数のタイムスロットを割 ると各々の前記唯一の除数は１よりも大きな整数商となる、各々の前記オーバー レイセットは前記唯一の除数の一つから成るので、前記オーバーレイセットの二 つが同じ整数商は持つことはない、各々の前記オーバーレイセットその前記対応 唯一除数に等しい複数のタイムスロットグループを定義する、各タイムスロット グループはその対応オーバーレイセットの整数商に等しい多数の連続タイムスロ ットを有する、前記マスターノードにおいて：前記タイムスロットが非遅延感知 可能ユーザーのためのデータを伝達する時に非遅延感知可能として、そして前記 タイムスロットが遅延感知可能ユーザーのためのデータを伝達する時に遅延感知 可能として前記フレーム内の各々の前記タイムスロットの遅延状態指定をラベル 処理するための手段、前記手段は前記オーバーレイセットの選択された一つにあ る時は各々の前記タイムスロットをラベル処理するための手段を包含する；前記 リングからのタイムスロットを連結するためのデータ受信ポート：タイムスロッ トを前記リング上に連結するためのデータ送信ポート；前記タイムスロットを前 記データ受信ポートから一次バッファ手段に連結するための入力ポートを有する 一次バッファ手段、前記一次バッファ手段からの前記タイムスロットを連結する ための出力ポート、そして所定数の前記タイムスロットを記憶するための記憶手 段、前記タイムスロットは先入れ先出し配列で記憶される；オーバーレイセット の前記数に等しい多数の二次バッファ手段、二次バッファ手段は各々の前記オー バーレイセットと関連付けられている、各々の前記二次バッファ手段は前記タイ ムスロットを前記データ受信ポートから各々の前記二次バッファ手段内に連結す るための入力ポートを有する、前記二次バッファ手段からの前記タイムスロット を連結するための出力ボート、そして所定数の前記タイムスロットを記憶するた めの記憶手段、前記タイムスロットは先入れ先出し配列で記憶される；そして前 記一次バッファ手段の前記出力ポートと前記数の二次バッファ手段の各々の出力 ポートに連結され、そして非遅延感知可能タイムスロットが前記一次バッファ手 段の前記出力ボートに表れる時に前記一次バッファ手段の前記出力ポートからの 非遅延感知可能タイムスロットを前記データ送信ポートに連結し、そして前記の 選択された二次バッファ手段に対応するオーバーレイセット内の遅延感知可能タ イムスロットがその前記出力ポートに表れる時に前記二次バッファ手段の選択さ れたものから遅延感知可能タイムスロットを前記データ送信ポートに連結するた めの前記ラベル処理手段に応答する出力スイッチ手段、それにより各々の前記遅 延感知可能タイムスロットは前記一次バッファ手段内に記憶されている選択され た一つ以上の前記タイムスロットを過ぎた他の遅延感知可能タイムスロットの位 置に前記一次バッファ内に記憶された非遅延感知可能タイムスロットを失うこと なく進められることを特徴とするマスターノード。 ４２．前記一次バッファ手段はその記憶手段にタイムスロットの前記の所定の最 大数までの種々の数の前記タイムスロットを記憶させるための手段を包含し、そ して各々の前記二次バッファ手段はその各々の記憶手段にタイムスロットの前記 所定数までの種々の数の前記タイムスロットを記憶させるための手段を包含する 、前記マスターノードにおいて：前記データ送信ポートと前記データ受信ポート 間を巡る前記リング上のタイムスロット数以下の前記リングの前記の一つ以上の フレーム内に包含されたタイムスロットの総数に等しい差数を決定するための検 出手段：前記一次バッファ手段に前記検出手段により決定された前記差数に等し いタイムスロット数を記憶させるための手段；そして各々の前記二次バッファ手 段に前記二次バッファ手段に対応するオーバーレイセットにより定義された商の 整数以下の前記差数に等しい多数のタイムスロットを記憶させるための手段、二 次バッファ手段に記憶されたタイムスロットの前記数がゼロよりも大きくなるよ うな前記整数であることを特徴とする請求項４１に記載のマスターノード。 ４３．各オーバーレイセット除数は前記の各オーバーレイセット除数以下の全オ ーバーレイセット除数の整数倍であることを特徴とする請求項４１に記載のマス ターノード。 ４４．前記リングは遅延感知可能データの流れを編成するための複数の前進グル ープから構成される、各々の前記前進グループは前記オーバーレイセットの一つ と関連付けられる、前記の関連付けられたオーバーレイセットの各タイムスロッ トは前記の関連付けられた前進グループに割り当てられた一つの遅延感知可能タ イムスロットを有する、同前進グループに割り当てられた全ての前記タイムスロ ットは各々のタイムスロットグループの範囲内に同対応ロケーションを有する、 そして各遅延感知可能タイムスロットは前記一次バッファ手段内に記載されてい る複数のタイムスロットを過ぎた同前進グループに割り当てられた他の遅延感知 可能タイムスロットの位置に進められることを特徴とする請求項４３に記載のマ スターノード。 ４５．各ノードが前記リングと前記の一つ以上のフレーム上のデータの各バケッ トの相対的位置のトラックを保つことが出来るようにするための手段を包含する ことを特徴とする請求項４４に記載のマスターノード。 ４６．各フレームの開始を定義するためのヘッダー手段を包含することを特徴と する請求項４５に記載のマスターノード。 ４７．各ヘッダー手段は所定の一つ以上の前記タイムスロットから構成されるこ とを特徴とする請求項４６に記載のマスターノード。