JPS61189098A

JPS61189098A - 時分割交換方式

Info

Publication number: JPS61189098A
Application number: JP60028343A
Authority: JP
Inventors: Shigefusa Suzuki; 茂房鈴木; Akira Kaiyama; 明貝山; Koichi Onishi; 廣一大西; Kimitoshi Funekawa; 舟川　公敏
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1985-02-18
Filing date: 1985-02-18
Publication date: 1986-08-22

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、時分割交換方式に関するものであり、更に詳
しくは、従来の回線交換方式のように、伝送路上に時分
割多重された通信情報に、パケット交換のように宛先情
報を付加した情報を毎フレーム、任意の（制御局よりチ
ャネル使用許可を受けた）チャネルを使用して交換機へ
送り、交換機では、各通信チャネルに対し時分割多重伝
送路間の交換を行い、到着した順序に各行き先伝送路に
振り分け、着信局で目的とする端末へ情報を送るように
した時分割交換方式に関するものである。

〔従来の技術〕

第９図は、従来の時分割交換方式を示す説明図である。

同図において、１１，１□はそれぞれ通信速度１．５４
４Ｍｂ／ｓの端末、２．．２．はそれぞれ、通信速度６
４　Ｋ　ｂ／ｓの端末、３．．３．．３３は集線多重化
装置、４は時分割交換機を示す。

第１０図は、第９図における集線多重化装置３゜と時分
割交換機４との間の時分割多重伝送路（伝送ビットレー
ト４９．４０８Ｍｂ／ｓに仮定）上のフレームフォーマ
ットを示す。

第９図の如き従来の時分割交換方式は次に述べるような
方式で運用されていた。

すなわち、１．５４４Ｍｂ／ｓ端末１．，１．また、６
４　Ｋ　ｂ／ｓ端末２．．２□の通信情報は、集線多重
化装置３．で集線多重化され、時分割交換機４により割
り当てられた時分割多重伝送路上のタイムスロットを使
用して、時分割交換機４へ送られる。

時分割交換機４は、４９．４０８Ｍｂ／ｓの複数本の時
分割多重伝送路を収容し、時分割多重化された情報の時
間的な交換または、異なる時分割多重伝送路間の交換を
行い、目的とする通信端末が収容されている集線多重化
装置へ、通信情報を送出する。

ここで、集線多重化装置３．と時分割交換機４との間の
時分割多重伝送路では、第１０図に示すように、基本速
度（＝　６４　Ｋ　ｂ／ｓとする）に対応した固定長の
データフレームを構成し、各呼に対して使用通信速度の
違いに応じて１〜２４個（ただし最大通信速度を１．５
４４Ｍｂ／ｓに仮定した場合）のタイムスロットを配置
して伝送する。

例えば、基本呼（＝低速呼）には１タイムスロツト、３
８４　Ｋ　ｂ／ｓの中連呼には６タイムスロツト、１．
５４４Ｍｂ／ｓの高速呼には２４タイムスロツトが割り
当てられる。この場合、中、高速呼のタイムスロットの
配置は周期的（等間隔）に行っていた。

周期配置をとる理由は、集線多重化装置３１と時分割交
換機４におけるタイムスロット管理の簡易化と交換制御
メモリのハード量削減のためである。例えば、周期配置
の場合、１．５４４Ｍｂ／ｓ情報のタイムスロット割り
当ては、基本フレーム内の３２タイムスロツトのうち、
空いているタイムスロット１つを選ぶことで実現され、
タイムスロット割り付けのためのソフトウェアが簡略化
できる。

また、時分割交換機４において、呼の管理が、送受端末
の端末速度と、基本フレーム内のタイムスロット番号の
みでよい。基本フレーム内のタイムスロット番号がわか
れば、周期的に各フレームの同一タイムスロット番号の
ものは、同一端末から送られてくる通信情報と認識でき
、時分割交換機４の交換制御を行うメモリの削減ができ
る。

しかし、このように周期的にタイムスロットを配置する
ことを前提とし、各呼の先頭タイムスロットを任意に割
り付けると、空きタイムスロットが十分有るにもかかわ
らず、その一部をすでに低速呼が使用しているために新
たに割り当てようとする中速呼または高速呼が割り当て
られず、結局呼損となる。

例えば、第１０図において、１．５４４Ｍｂ八端末１へ
の通信情報Ａは、各フレームの第１チヤネル（タイムス
ロット）を使用し、６４　Ｋ　ｂ／ｓ端末２１の通信情
報ａは、第１フレームの第２タイムスロフト、また６４
　Ｋ　ｂ／ｓ端末２□の通信情報すは第２フレームの第
３２チヤネルを使用している場合、各フレーム（第１フ
レームは除く）の第２チヤネルと、各フレーム（第２フ
レームは除く）の第３２チヤネルは空きタイムスロット
が有るにもかかわらず、ｌ。５４４Ｍｂ／ｓ端末１□に
対して空きタイムスロットを割り当てることができず呼
を員となる欠点があった。

これを解決する第１の方式として、周期配置を基本とし
て、時間的に再配置をする方式があるが、この場合通話
路メモリと交換制御メモリをそれぞれ２面もたせる必要
があり、ハード量の増加を招く欠点がある。

また、第２の方式として、周期配置をやめ、タイムスロ
ットの割り当てをランダムに行う方式があるが、例えば
、時分割交換機４では］、、５４４Ｍｂ／ｓの通信情報
に対して２４タイムスロツトが入力伝送路上の何フレー
ム目の何タイムスロットにあり、その呼が交換後、出力
伝送路上の何フレーム目の何タイムスロットに交換され
るかを交換制御メモリで記憶する必要があり、制御メモ
リが増加し、また、タイムスロット管理、制御が複雑化
する欠点があった。

〔発明が解決しようとする問題点〕

本発明が解決せんとする問題点は、ハード量の増加を招
くことなしに、またタイムスロット管理、制御を複雑化
することなしに、上述の従来の時分割交換方式における
欠点を改善すること、であると云える。

従って本発明は、かかる欠点の改善を可能とした時分割
交換方式を提供することを目的とする。

〔問題点を解決するための手段および作用」本発明は、
送信端末や局などで、通信情報に宛先情報を付加し、交
換制御局よりチャネル使用許可を受けた時分割多重伝送
路上のチャネルを使用して交換機へ送り、交換機では、
行き先伝送路の制御情報のみをとり入れ、交換機に到着
した順序に各行き先伝送路に振り分け、着信局（または
端末）で、自局（または自端末）の情報のみを受信する
ことを特徴とし、そのことにより伝送路上のタイムスロ
ット割り当てをランダム配置方式または再配置方式とし
ても、交換制御（チャネル管理）の簡易化１通話路と交
換制御のためのメモリ量削減を図ることを可能にしてい
る。

〔実施例〕

第１図は、本発明の一実施例を示すブロック図であり、
１＋、ｌｚは端末、３１，３□は集線多重化装置、４は
時分割交換機、５はチャネル割り当て制御局、６は制御
信号分岐回路、７はアドレス生成回路、８はスイッチ制
御回路、９はスイッチである。

端末１．が発呼すると、例えば発呼情報が共通線等を使
用してチャネル割り当て制御局５に・送られ、チャネル
割り当て制御局５は時分割多重伝送路り、上の空きタイ
ムスロットを連絡して端末１の通信速度に見合った数だ
け選択する。連絡して空きタイムスロットがない場合は
、通信中タイムスロットを再配置して連絡した空きタイ
ムスロットを確保する。選択したタイムスロットはチャ
ネル割り当て制御局５から集線多重化装置３１へ通知さ
れる。端末１．からは通信目的とする端末１の端末識別
番号Ｂ２を集線多重化装置３１に送る。

チャネル割り当て制御局５より使用許可されたタイムス
ロットを使用して、通信情報が交換機へ送られる。

この際、集線多重化装置３１では通信情報に、該端末工
□の宛先アドレス（Ｂ）が付加される。

また宛先アドレス（Ｂ）は、交換後の時分割多重伝送路
Ｌ２の番号（Ｂ、）と集線多重化装置３□に収容される
端末１２の端末識別番号（Ｂ２）により構成される。

第２図に時分割多重伝送路り、上のフレームフォーマッ
ト例を示す。同図においてＣＨＩ、ＣＨ２）ＣＨ３は通
信情報を、Ｂｚ、Ｂ＋□＋Ｂ１３は行き先伝送路番号（
時分割多重伝送路番号）を、Ｂ　２１　＋Ｂ　ＺＺ＋　
　Ｂ　２３は端末識別番号を、Ｂは宛先アドレスをそれ
ぞれ示す。

このように、パケット化された情報は、制御信号分岐回
路６で宛先アドレス（Ｂ）のうち、交換後の行き先伝送
路番号（時分割多重伝送路番号）（Ｂ＋）のみが分岐さ
れ、アドレス生成回路７に入力される。そして、アドレ
ス生成回路７は、行き先伝送路番号（Ｂ、）をもとにス
イッチ制御回路８に設定する制御情報を格納するメモリ
アドレスを作成する。

通信情報に行き先端束エアの番号が付加された情報は、
スイッチ９で、スイッチ制御回路８の制御信号により時
分割多重伝送路間の交換がなされ目的とする時分割多重
伝送路上に送出される。そして、行き先端束１２の識別
番号（Ｂ２）を集線多重化装置３□で識別し通信情報の
みを端末１２へ送る。

なお、発着端末１＋、ｌｚ間の通信速度の整合チェック
は、発着両側の集線多重化装置３１．３□にそれぞれの
端末の通信速度クラス情報を管理させ、該通信速度クラ
ス情報をタイムスロット割り当て時にチャネル割り当て
制御局５が集線多重化装置３＋、３ｔから転送してもら
うことによって行なえる。また、割り当てられたチャネ
ルに付加する宛先アドレスの他に該チャネルのタイムス
ロット数を示す情報が不要であるのは、着信側の集線多
重化装置３ｔが着端末１２の通信速度クラス情報を管理
しておけば該情報から集線多重化装置３□が着端末１２
のために受信すべきタイムスロット数を算出できるから
である。

第３図は、第１図における時分割交換機４の構成図であ
る。ここで、時間スイッチ１１に収容する時分割多重伝
送路を２本、伝送路上の多重チャネル数を２）と仮定す
る。

また、第３図におけるタイムチャートを第４図に示す。

第３図において、７はアドレス生成回路、１０は多重回
路、１１は時間スイッチ、１２は分離回路、１３はデコ
ーダ、１４はアドレスカウンタ０１１５はアドレスカウ
ンタ１１１６はセレクタ、１７はカウンタ、１８はアド
レス制御メモリ０．１９はア・ドレス制御メモリ１．２
０〜２３はそれぞれセレクタ、３３もセレクタである。

第３図、第４図を併せ参照し、例えば時分割多重伝送路
Ｏに注目すると、伝送路上の時分割多重情報は各フレー
ム毎に１チヤネルがｍビット（ｂｉｔ）で、それが２チ
ャネル多重されている。

時分割多重伝送路Ｏ上のチャネル（ＣＨ）１と時分割多
重伝送路１上のチャネル（ＣＨ）２は、並行して同時に
多重回路１０に取り込まれ、多重回路ＩＯの出力におい
ては、ｍビット並列信号形式に多重変換されて出力され
る。そして、通信情報と端末識別番号は時間スイッチ１
１に書き込まれる。一方行き先払送路番号を指定する信
号線はアドレス生成回路７に入力される。

時間スイッチ１１．多重回路１０．分離回路１２は例え
ば特願昭５９−１９．８７２３号明細書で示すような構
成で実現できる。

第５図に多重回路１０の構成例、第６図に時間スイッチ
１１の構成例を示す。

第５図において、時分割多重伝送路Ｏのｃｈｉの情報が
入力シフトレジスタ２４にシリアルに入力した後、Ｈｌ
　ｂ　ｉ　を並列でラッチレジスタ２５へ転送される。

このとき時分割多重伝送路１上のｃｈ２の情報もラッチ
レジスタ２６へ転送される。そして、マルチプレクサ２
７により順次ランチレジスタ２５〜２６がセレクトされ
ｍ　ｂ　ｉ　を並列の形式で情報が出力される。

なお、分離回路１２の構成は多重回路１０の逆変換を行
う構成として実現できる。

第６図において多重回路１ｏから出力されたｍｂｉｔ　
／チャネル単位の情報毎に２個の通話路メモリ２８１〜
２８Ｉｌ　（１個の通話路メモリの入出力データ線を８
ｂｉｔとするとＢｘｘ＝ｍの関係が成立する）へスイッ
チ制御回路８の読み出し／書き込み制御により、情報が
書き込まれ、または読み出される。

時間スイッチ１１への情報のり一ド／ライトタイミング
は、第４図に示すように、まずリードサイクルがあり、
つづいてライトサイクルがある。

時間スイッチ１１への情報書き込みまたは読み出しは、
アドレス制御メモリ０　（１８）とアドレス制御メモリ
１　（１９）によってなされる。この制御は、毎フレー
ム（周期二Ｔ、）交互になされる。例えば、アドレス制
御メモリ１　（１９）が時間スイッチ１１の読み出しま
たは書き込み制御を行っているフレーム周期の間アドレ
ス制御メモリ０　（１８）は、各チャネル毎にアドレス
生成回路７から出力されるアドレス制御メモリ０　（１
Ｂ）のアドレスに、アドレス制御メモリ１　（１９）の
出力情報を書き込む（ここで書き込まれた制御情報が次
フレームに時間スイッチ１１を制御する制御情報となる
）。ただし、初期設定時、１フレームの間はカウンタ１
７の出力情報を書き込む。

ここでアドレス制御メモリを２面もたせる理由は、毎フ
レーム、ある端末から送られる通信情報が、伝送路上の
異なるタイムスロットを使用して時分割交換機４へ送ら
れる場合に、通信情報が時間スイッチ１１で交換される
前に上書きされるのを防ぐためである。

このようにアドレス制御メモリ０と１はフレームクロッ
クＣＫ（Ｔｒ）の制御信号に基づき、時間スイッチ１１
を制御するものと、次フレームの制御信号をたくわえる
ものに専用的にわけられて、動作する。

一方時間スイッチ１１は一面構成であり、そのメモリ量
はｄｃｈ分の情報を蓄積するもので足りる。

従来方式においては、ある端末から送られてくる通信情
報が、伝送路上の各フレーム内の異なるタイムスロット
を使用して送ワてくる場合には、情報の上書き防止のた
め時間スイッチをも２面もたせる必要があったが、本発
明の方式では以下の制御を行うことで、一面構成を実現
できる。

すなわち、まずｌフレーム目の通信情報ｃｈｉからｃｈ
４を時間スイッチ１１にシーケンシャルに書き込む（た
だし、前記のようにｃｈｉからｃｈ４の情報を書き込む
前には必ず時間スイッチ１１から情報を読み出すサイク
ルがあるが、一番最初には、何も書かれていないので、
何も読み出されない）。

これと並行して、ｃｈｉ〜ｃｈ４の行き先伝送路番号を
指定する信号がアドレス生成回路７内のデコーダ回路１
３に入力され、各ｃｈの行き先伝送路別に用意したカウ
ンタ回路（アドレスカウンタ０　（１４）：行き先伝送
路０用、アドレスカウンタ１　（１５）　：行き先伝送
路１用）をセレクト（イネーブル）し、カウンタ値を歩
進する。ここでアドレスカウンタ０　（１４）はカウン
ト値が偶数、すなわち０，２．と２づつ歩進し、一方ア
ドレスカウンタ１　（１５）はカウント値が奇数、すな
わち１．３．と歩進する（ただし次フレームでは初期設
定される）。

そして各チャネル毎にカウント値をアドレス制御メモリ
Ｏ（１Ｂ）へ送る（アドレス制御メモリのＲ／Ｗ端子は
Ｌｏｗレベルを与えるとリードモード、Ｈ４ｇｈ　レベ
ルのときライトモードとなる）。

アドレス制御メモリのメモリ量は４ワード（チャネル数
と等しい）で、１ワードが２ビツトで構成（２ビツトで
、時間スイッチｌｌ内の４チヤネルを指定するため）さ
れる。また時間スイッチ１１を制御する場合には、アド
レス制御メモリのアドレスＯから１．２．３と順番に制
御信号を出力するシーケンシャルモードで動作する。こ
の場合、アドレスＯと２に書き込まれている制御情報は
行き先伝送路がＯのチャネル（ｃｈ　１とｃｈ４）を格
納している時間スイッチ１１上のアドレスが、また、ア
ドレス１と３に書き込まれているものは、行き先伝送路
が１のチャネル（ｃｈ　２と３）を格納している時間ス
イッチｌｌ上のアドレスである。

すなわち、時間スイッチ１１の出力は、各時分割多重伝
送路Ｏと１へ送るチャネルを交互に読み出し、分離回路
１２で各伝送路へ順番に分離される。そして各時分割多
重伝送路Ｏと１へ送る通信情報は、時間スイッチ１１に
書き込まれた順序（各伝送路毎で）に送られる。

まず、初期設定され、時間スイッチ１１のアドレス０に
ｃｈ　１　、アドレス１にｃｈ　２　、　アドレス２に
ｃｈ　３　、アドレス３にｃｈ４の通信情報がシーケン
シャルに書き込まれ、アドレス制御メモリ０のアドレス
Ｏ〜３にカウンタ１７の出力情報により時間スイッチ１
１のアドレス０，１，３．２が書き込まれると、ｃＫ（
Ｔｒ）がＨｉｇｈ　レベルとなるので次フレームでは、
アドレス制御メモリＯが時間スイッチ１１の読み出し／
書き込み制御を行う。

すなわち次フレームにおいて時分割多重伝送路Ｏ上のｃ
ｈｉ’が多重回路１０の出力信号として送られてきたと
き、まず、アドレス制御メモリＯのアドレスＯ番目に書
かれている制御情報（時間スイッチ１１のアドレスＯを
指定する情報）が出力され時間スイッチ１１のアドレス
Ｏ番目の通信情報ｃｈｉが時間スイッチ１１から読み出
される。

そして、ライトサイクルにおいてｃｈｉ’の通信情報が
同一アドレスに書き込まれる。このリード／ライトサイ
クルの間に、ｃｈｉ′の行き先伝送路番号“ｌ”がアド
レス生成回路７内のデコーダ回路１３に人力され、アド
レスカウンタ１　（１５）をセレクトしカウント値“１
”を出力する。

一方、セレクタ３３によりアドレス制御メモリ０　（１
８）の出力信号線がセレクトされその出力情報“０”で
あるので、アドレス制御メモリ１　（１９）のアドレス
“１”に“０″をスイッチ制御情報として書き込む。

以下同様にして、時間スイッチ１１のアドレス“１″に
ｃｈ２”、　　アドレス′″２″にｃｈ　４　′＊　ア
ドレス“３”にｃｈ３′の通信情報を書き込む一方、ア
ドレス制御メモリ１　（１９）のアドレス“Ｏ″に“ｊ
″、アドレス“２″に″３″、アドレス″３１に“２”
、の時間スイッチ１１の制御アドレスを書き込む。

上記の説明は時分割多重転送路が２本、伝送路上のチャ
ネル数が２の例を示したものであるが、一般的に時分割
多重伝送路数がＭ、伝送路上のｌフレームのチャネル数
をＮとすると、アドレス制御メモリＯまたは１のアドレ
ス分割は第７図に示すようになる。

第７図については改めて説明するまでもないであろう。

上記の構成をとることから、第１に、時分割多重伝送路
上のタイムスロットの割り当ては端末に必要とするタイ
ムスロット数が空いていればタイムスロットの位置に無
関係に割り当てられること、タイムスロット位置の管理
を交換局で管理しないこと、から交換制御と、チャネル
割り当て制御が簡単化する。

また、通話路メモリを一面、スイッチ制御メモリを２面
構成とし、通話メモリから通信情報を読み出した後に、
同一アドレスに次フレームの通信情報を書き込む構成を
とるので、毎フレーム、同一端末から送られてくる通信
情報が異なるタイムスロットを使用して交換局へ送って
きたとしても、従来方式のように通話路メモリを２面も
たせる必要がなく、ハード量の削減ができる。

〔発明の効果〕

以上説明したように、本発明は、通信情報に宛先情報（
行き先伝送路番号と端末番号）を付加した情報を、毎フ
レーム、時分割多重された伝送路五の任意のチャネルを
使用して交換機へ送り、交換機では行き先伝送路番号だ
けを監視し、目的とする伝送路へ交換機に到着した順序
（目的とする各伝送路毎に順序を保存）を保存して送出
し、着信局で端末番号を識別し、目的とする端末へ通信
情報を送る交換方式であるため、従来方式と比較して、
通信チャネル管理の簡易化と交換制御の簡易化、通話路
メモリの低減ができる利点がある。

更に本発明は、地上交換方式のみではなく、衛星交換方
式への適用も有効である。すなわち、第８図に示すよう
に、衛星２９上に時分割交換機４を搭載する場合、タイ
ムスロット割り当て変更情報を衛星上の時分割交換［４
に通知する必要がなく、この情報は地上共通線を利用し
て各地上局３２）．３２□、３２３等に通知すればよい
。衛星回線では、通信情報が地上−衛星−地上を経由す
ると遅延時間が約３００ｍ５かかるが、地上共通線を利
用すれば、多くとも数肥程度ですみ、タイムスロット変
更に要する時間が極端に低減できる利点がある。

【図面の簡単な説明】

第１図は、本発明の一実施例としての時分割交換方式を
示すシステム構成図、第２図は時分割多重伝送路上のフ
レームフォーマット例を示す説明図、第３図は時分割交
換機の構成図、第４図は第３図の各部信号のタイミング
チャート図、第５図は、多重回路の構成図、第６図は時
間スイッチの構成図、第７図は、アドレス制御メモリの
アドレス分割方法を示す説明図、第８図は、本発明の時
分割交換方式を衛星交換方式に適用した例を示す説明図
、第９図は従来の時分割交換方式を示す説明図、第１０
図は従来の時分割多重伝送路上のタイムスロット割り当
てを示す説明図、である。符号説明１、．１．・・・１．５４４Ｍｂ／ｓ　、２＋　、　　
２□・・・６４Ｋｂ／ｓ端末、３０，３□、３．・・・
集線多重化装置、４・・・時分割交換機、５・・・チャ
ネル割り当て制御局、６・・・制御信号分岐回路、７・
・・アドレス生成回路、８・・・スイッチ制御回路、９
・・・スイッチ、１０・・・多重回路、１１・・・時間
スイッチ、１２・・・分離回路、１３・・・デコーダ、
１４・・・アドレスカウンタ０．１５・・・アドレスカ
ウンタｌ、１６・・・セレクタ、１７・・・カウンタ、
１８・・・アドレス制御メモリ０１１９・・・アドレス
制御メモリ１．２０，２１，２２．２３・・・セレクタ
、２４・・・入力シフトレジスタ、２５゜２６・・・ラ
ッチレジスタ、２７・・・マルチプＬ／クサ、２８、〜
２８２・・・通話路メモリ、２９・・・衛星、３０・・
・受信機、３１・・・送信機、３２．．３２□、３２：
ｌ・・・地上局、３３・・・セレクタ代理人　弁理士　
並　木　昭　夫代理人　弁理士　松　崎　　　清ｗＥ２１１＋ＣＨｌ、ＣＨ２，ＣＨ３−−−一連１ｈ責幀Ｂｎ　　、
Ｅｈｐ　、Ｂｔ３　−−−−　１牙！１法遣Ｓｔ１ｇ（
ｉ１分τ＋ｌ　Ｉｙ豐休体１１号）Ｂ２ｒ、Ｂｎ、Ｂｎ
　　　−−−−１１！ｉＷＪす４ト号Ｂ　　　　　　　
　　　　−−−一　苑几アドレス５１５　　図ｍｂＬｔ第６　図

Claims

【特許請求の範囲】１）音声、データなどの通信情報に宛先情報などの制御
情報を含むヘッダ部を付加した情報を、毎フレーム、時
分割多重された伝送路上の任意の（制御局よりチャネル
使用許可を受けた）チャネルを使用して、交換機へ送り
、交換機で該ヘッダ部またはその一部の制御情報（行き
先伝送路情報）を監視または分離し、該制御情報に基づ
き、各通信情報に対して伝送路相互の交換を行い、着信
局でヘッダ部の宛先情報を識別し、目的とする端末へ送
ることを特徴とする時分割交換方式。２）特許請求の範囲第１項記載の時分割交換方式におい
て、各通信情報毎に該行き先伝送路情報を監視または分
岐し、行き先伝送路毎に交換機に到着した順番をカウン
トするアドレス生成回路と、該到着順序またはそれに基
づくスイッチ制御情報を記憶するスイッチ制御回路を備
え、スイッチ制御回路の制御により、各行き先伝送路に
関して、交換機に到着した順序にスイッチから通信情報
を読み出すことを特徴とする時分割交換方式。３）特許請求の範囲第１項または第２項記載の時分割交
換方式において、前記通信情報を蓄積する一面構成の時
間スイッチと、前記制御情報（行き先伝送路情報）を交
換機の入力側で監視または取り込み、スイッチ制御回路
に、次フレームのスイッチ制御情報を格納するメモリア
ドレスを作成するアドレス生成回路と、スイッチ制御情
報を蓄積し交換制御を行うスイッチ制御回路を２面備え
、一面のスイッチ制御回路で時間スイッチを制御してい
る間、もう一面のスイッチ制御回路で次フレームのスイ
ッチ制御情報を設定する制御がフレーム毎に入れかわり
、時間スイッチを制御しているスイッチ制御回路により
時間スイッチから通信情報を読み出した後、同一アドレ
スに次フレームの通信情報を書き込む制御をチャネル毎
に行い、またスイッチ制御回路から読み出したスイッチ
制御情報を、次フレームのスイッチ制御情報を作成して
いるスイッチ制御回路に送り、アドレス生成回路で作成
されたアドレスに、設定することを特徴とする時分割交
換方式。