JPH05505259A - カウンタ駆動シャッタ・アクチュエータ制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】

カウンタ駆動ンヤッタ・アクチュエータ制御回路技術分野 本発明は、おおむね光学シャッタ制御機構に関し、特に、シャツタ開口、開口保 持、及び閉鎖のためのアクチュエータ駆動電流の発生を制御するクロック駆動プ ログラマブル・シーケンサに関するものである。 背景技術 昨今、多種多様の電子回路及び電磁装置の超小型化により、信号処理ハードウェ ア・コンポーネントのサイズとコスト削減が可能になったのみならず、多くの種 類の産業機械及び消費者向は製品に機能性を加え、かつ性能を高めることが可能 になった。−例として、写真用スチル・カメラ等、多くの光学システム及び装置 に、複数の機能を監視するマイクロプロセッサが現在用いられている。スチル・ カメラ環境では、これらの機能には、例えば、フィルム送り、自動焦点、シャッ タ始動、及びフラッシュ制御等の補助機能が含まれている。マイクロプロセッサ は、一般にシステム動作の監視インテリジェンスを備えるために用いられるが、 なお更にマイクロコントローラの出力をシステム・ノ＼−ドウエアにつなぐイン クフエーンングを提供する必要がある。よくあることながら、操作されるコンポ ーネントには物理的質量があり、したがって変位（シャッタ・ブレードの開閉等 ）した際には慣性があるので、良好な（シャッタ）動作を得るには変位が精密に 行われることを要し、それを達成するためにインタフェースが固有の信号形成回 路を要する場合がしばしばある。さらには、マイクロコントローラが与えること ができる高度の諸機能をすべて用いないでも、望みの機能性は得られることが多 い。 そのような場合は、単純な回路があれば事足りる。 発明の開示 本発明によれば、上述のようにシャッタ機構の開閉制御に対するコンピュータ駆 動アプローチと、専用回路によるアプローチとの両方の属性がひとつの多目的イ ンタフェースに組み込まれ、同インタフェースによって、電磁駆動ンヤツタ・ア クチュエータの制御電流がシャッタ操作シーケンス（開口、保持及び閉鎖）を通 じて精確に定められる。特に、本発明は、シャッタ・アクチュエータにアクチュ エータ駆動電流を供給してシャッタの開口及び閉鎖を制御するシャッタ・アクチ ュエータ制御回路を有する、スチル・カメラに組み込まれるようなシャッタ制御 機構に関するものである。アクチュエータ駆動電流は、一連のパルス電流成分を 含み、それによってシャッタ・アクチュエータが指定の絞りサイズにシャッタを 開き、その目標絞りに望みのシャッタ速度に基づいた期間シャツタ開口を保持し 、次いでシャッタをその閉鎖ポジションに復帰させる。 この一連のパルス電流成分を発生するため、本発明の制御回路は、クロック信号 カウンタ装置を内蔵し、同カウンタ装置は、アクチュエータ駆動電流の成分に関 連した一連のカウンタ回路群を含む。このそれぞれのカウンタ回路は、順次イネ イブルされて、クロック信号ジェネレータにより生じたクロック信号をカウント する。カウンタ回路は、カウントされたクロック信号の数と望みのシャッタ絞り サイズとシャッタ速度を表すシャッタ制御符号との間の一組の関係にしたがって 出力信号を生成する。クロック信号カウンタ回路により生じる出力にしたがって アクチュエータ駆動電流の成分各々の発生を制御するため、制御回路がクロック 信号カウンタ装置に接続される。マスク・カウンタが、駆動電流の逐次成分に関 連する逐次時間インタバルを通してシーケンスし、またクロック信号カウンタ装 置によるクロック信号のカウントを制御する。 駆動電流の各成分は、第１の極性と第１の持続時間を有する第１の電流パルスに より画定されたシャッタ開口成分を含み、この成分によりシャッタ・アクチュエ ータが駆動して、シャッタをその閉鎖ポジションから指定の開口ポジションに向 は加速する。この第１の電流パルスの直後に、第２の極性の、第２の持続時間を 有する第２の電流パルスが続き、シャッタの開口を制動する機能を果たし、それ によってシャッタは開口ポジションに置かれる。 アクチュエータ駆動電流のシャッタ開口成分の持続時間を定めるため、クロック 信号カウンタ装置は第１及び第２のカウンタ回路を内蔵し、これらの回路は各々 第１及び第２の逐次電流パルスに連係する。第】のカウンタ回路は、クロック信 号をカウントし、かつシャツタ開口の絞りサイズに関連した所定のカウントに到 達時の第１の電流パルスの持続時間を表す出力信号を発する。第２のカウンタ回 路は、第１のカウンタ回路が発した出力信号に応してクロック信号のカウントを 開始し、かつ所定のカウントに達すると、第２の電流パルスの持続時間を表す出 力信号を発する。第１及び第２の電流パルスの合計持続時間は、シャッタがンヤ ッタ絞りサイズを表す符号にしたがって開かれる絞りサイズに対応する。 駆動電流は、更に、第１の極性を有する第３の一連の電流パルスと、シャッタ閉 鎖スプリングの正規「閉鎖」バイアスに十分つり合うデユーティサイクルにて構 成される開ロンヤッタ保持成分を含み、それによってシャッタは、その開ロポジ ションに、ンヤノタ速度符号に従って定められた期間保持される。 シャッタ保持成分のデユーティサイクルを定めるため、クロック信号カウンタ装 置は、第３及び第４のカウンタ回路を内蔵する。第３のカウンタ回路は、第２カ ウンタ回路が発した出力信号に応してクロック信号のカウントを開始し、第３の 電流パルスのオン・タイムを表す出力信号を発する。第４のカウンタ回路は、第 ３カウンタ回路か発した出力信号に応

【、てクロック信号のカウントを開始し、 第３の電流パルスのオフ・タイムを表す出力信号を発する。第３及び第４カウン タ回路は交互に再始動して、第３の電流パルスのシーケンスを生成する。第３の 電流パルスのシーケンスのオン・タイム及びオフ・タイムの合計は、ンヤッタが ンヤッタ速度を表す符号にしたがって既定のポジションに保持される時間の長さ に対応する。 このシャッタ速度を表す符号は、シャッタ速度カウンタに与えられ、同カウンタ は第２カウンタが発した出力信号の終了に応じてクロック信号のカウントを開始 し、第３の電流パルスのシーケンスが生成される時間の長さを制御し、その結果 、ンヤノタがその開口ポジションに保持される時間の長さを制御する。 駆動電流の閉鎖成分は、第２の極性と第４の持続時間を有する第４の電流パルス にて構成され、この持続時間は先の開ロンヤッタ保持シーケンスの第３の電流パ ルスの期間完了直後に続（。この第４の電流パルスにより、シャッタ・アクチュ エータがンヤッタをその開口ポジションから閉鎖ポジションに加速する。このパ ルスの直後に、第１の極性と第５の持続時間を有する第５の電流パルスが続き、 それによってシャッタの閉鎖が制動されて、ンヤソタがその元の閉鎖ポジション に復帰する。第４及び第５の電流パルスの持続時間を定めるため、クロック信号 カウンタ装置は、第５及び第６のカウンタ回路を含む。第５のカウンタ回路は第 ３の電流パルスのシーケンスの終了に応じてクロック信号のカウントを開始し、 第４の電流パルスの持続時間を表す出力信号を発する。第６のカウンタ回路は第 ５のカウンタ回路のカウント動作終了時にクロック信号のカウントを開始し、第 ５の電流パルスの持続時間を表す出力信号を発する。前記第４及び第５の電流パ ルスの組み合わせは、前記ンヤソタをその閉鎖ポジションに戻すのに要するアク チュエータ駆動電流に対応する。 本発明のンヤッタ・アクチュエータ制御回路はまた、選択的に動作可能であり、 それによってシャッタをその閉鎖ポジションから予備間ロボジンヨンに逐次変位 させ、次いでシャッタを漸次更に開いて目標絞りに至らせることができる。目標 絞りに到達すると、シャッタはその閉鎖ポジションに駆動される。そのため、第 １及び第２の電流パルスのパラメータは、ンヤンタが予備ポジションに開口する ように設定される。第３の電流パルスのオン及びオフ・タイムを逐次変えること により、この予備開口ポジションから、シャッタは漸次その目標絞りに向けて開 かれる。具体的には、第３及び第４のカウンタのカウント値が相補的に増加され 、それによって第３の電流パルスのデユーティサイクルが増加し、シャッタの開 口を増加することができる。 また、本発明による多目的インタフェース回路を接続することにより、フラッシ ュ装置を操作するフラッシュ制御機構のフラッシュ制御信号等の外部の制御信号 を、電流パルスのひとつと同期して、例えば、シャッタの閉鎖を開始する第５の 電流パルスの開始と実質的に一致して発生させることができる。 加えて、クロック信号カウンタ装置のパルス持続時間画定動作にしたがって、現 在の駆動電流のそれぞれの成分の持続時間を定めるまでもなく、カウンタをバイ パスし、また、外部（インテリジェント）ソースにしたがってアクチュエータ駆 動電流が定められる。 図面の簡単な説明 図１は、アクチュエータ駆動電流のシャッタ・アクチュエータへの供給及び外部 装置（フラッシュ等）の動作をともに制御する本発明のシャッタ制御回路を導入 したスチル・カメラ環境を図式的に示す図。 図２は、本発明のシャッタ制御回路にて電磁駆動シャッタ機構制御のため生成す るパルス駆動電流の波形を示す図。 図３Ａ及び図３Ｂはともに、図１のシャッタ・アクチュエータ制御回路の論理図 。 図４は、図３のシャッタ・アクチュエータ制御回路の動作に関連して用いられる 絞り及びシャッタ速度コードを表示する図。 図５は、漸増開ロバルス・シーケンスを用いた電磁駆動シャッタ機構のためのパ ルス駆動電流の波形を示す図。 図６は、段階シャッタ絞りサイズの増加を行う本発明の動作を図式的に示す図。 発明の実施態様 図１は、スチル・カメラ環境に適用した本発明によるシャッタ制御装置を図式的 に示す。ただし、本発明はスチル・カメラにのみ使用を限るものではなく、露　 −光転送径路の制御を要する各種の用途に使用できるものである。スチル・カメ ラ環境は本発明の用途の実施例を示すひとつの方便として選んだものにすぎない 。 図１に図式的に示すスチル・カメラ環境では、シャッタ・アクチュエータ制御回 路１０は、アクチュエータ駆動電流のンヤソタ・アクチュエータ１２への供給と 、フラッシュ制御装置１４のような外部装置の動作の両方をともに制御する。 シャッタ・ブレード１６の物理的変位（開閉）を行うため、アクチュエータ１２ には（Ｗ磁駆動）シャッタ機構が内蔵されており、その駆動電流はシャッタ・ア クチュエータ制御回路１０内の電流駆動回路１８により供給される。この駆動電 流の波形はおおむね図２に示す形のものであり、制御電流タイミング・ジェネレ ータ１７により定められる。同タイミング・ジェネレータへの制御入力は、目標 絞りサイズ及びシャッタ速度を表す制御符号も含めて、入力リンク１９を介して 供給される。 図３Ａ及び図３Ｂ参照にて詳細に後述するように、シャッタ・アクチュエータ制 御回路１０内の制御電流タイミング・ジェネレータ１７は、複数の時間インクパ ル画定ダウン・カウンタ回路を内蔵している。逐次インクリメントされるマスク ・カウンタ回路の制御下で、これらの時間インタバル画定ダウン・カウンタ回路 は順次イネイブルされてクロック信号をカウントし、かつ駆動電流波形の逐次成 分を図２に示すように図式化する。これらのダウン・カウンタ回路が各々出力信 号を生成するカウント総計は、リンク１９を介して供給される絞りサイズ及びシ ャッタ速度制御符号によって決められる。 再び図２に関し、シャッタ・アクチュエータ駆動電流の波形は、図に示すように 一連のパルス電流成分を含み、これによって、シャッタ・アクチュエータがシャ ッタを指定または目標の絞りサイズにシャッタを開き、所望のシャッタ速度に連 係した所定時間の間シャッタをその目標絞りに保持し、次いでシャッタをその閉 鎖ポジションに戻す。図２に示すように、駆動電流波形はシャッタ開口成分２１ を含むが、同成分は、第１の極性（例えば、図では正）の第１の順電流パルス３ １及び第１のパルス幅または時間インタバル■１によって画定される。電流パル ス３１はンヤッタ・アクチュエータに与えられ、その結果、閉じて重なり合った シャッタ・ブレード間の初期摩擦（一般に「ステイクション（ｓｔｉｃｔｉｏｎ ）　Ｊと称される）を克服するに十分な力がシャッタに与えられ、それによって シャッタはその閉鎖ポジションから指定の絞りサイズまたは「開ロポジションコ へと加速される。 パルス３１の直後に第２の極性（例えば、図では負）の第２の定電流パルス３２ 及び第２のパルス幅工２が続くが、このパルス幅には、パルス３１により生じた シャッタ・ブレードの開きを制動する機能があり、その結果、シャッタ・ブレー ドの開口運動が減速され、シャッタ・ブレードが時間インタバルＩ２の端で目標 絞りサイズに達する。 シャッタがその目標絞りに開口すると、シャッタがこの開口ポジションに保持さ れる時間の長さ２３は、第１の極性を有する一連の第３の電流パルス３３によっ て画定される図２の波形の第３の電流パルスの数は、シャッタ速度（露光時間イ ンタバル２３）にしたがって画定される。これらの第３のパルスは、シャッタを 、ブレードが閉鎖ポジションへ向かう正規（スプリング）バイアスに抗して目標 絞りに十分保持できる期間または幅を有する。順電流が流れる、電流パルス３３ のパルス繰り返しインタバル内におけるデユーティサイクルまたは時間の百分率 は、インタバルＩ３に対応し、また絞りサイズによって決まる。パルスインタバ ルの相補う（またはオフ）期間には、電流は流れない。パルスの繰り返し頻度は シャッタの固有振動数よりかなり高く、擬似継続保持レベルへの組込みが有効に 達成される。 露光期間が時間インタバル２３の端で終わると、シャッタ・アクチュエータ駆動 電流の流れの逆転により、シャッタが閉じられる。具体的には、最後の電流パル ス３３のオフ・タイムがンヤッタ開口保持インタバル２３の端で終了すると、駆 動電流波形がパルス３４となり、負または逆の電流極性方向に、第４の期間Ｉ４ 持続して、それによってシャッタ・アクチュエータがシャッタをその開口ポジシ ョンから閉鎖ポジションへと加速する。逆電流パルス３４の持続時間■４は、第 コのインタバル１１より短いが、これはシャッタが正規（スプリング〕バイアス 閉鎖の状態にあってシャッタの元の閉鎖ポジションへの復帰に要するエネルギー がより少ないためである。閉鎖加速インタバルＩ４の端で、順の制動電流パルス ３５が閉鎖制動インタバル■５の間持続し、アクチュエータがシャッタの閉鎖を 制動または減速し、それによってンヤッタ・ブレードが、跳ね返りやオーバーシ ュートすることなく、元の閉鎖ポジションに戻る。 図２の駆動電流波形は、本発明に従って図１のシャッタ・アクチュエータ制御装 置１０により生成され、同制御装置は駆動電流タイミング・ジェネレータ１７（ その論理図を図３Ａ及び図３Ｂに続けて示す）及び電流駆動回路１８を含むが、 これには従来のバイポーラ電流ドライバを一対含めて、一つをシャッタ・ブレー ド・アクチュエータの順電流駆動に、他を逆電流駆動用とすることもできよう。 駆動電流タイミング・ジェネレータ１７は入力リンク１９に接続され、これを介 して複数の動作画定制御入力及びパラメータ符号が外部ソース（例えば、−組の 手動プリセッタブル・スイッチまたはインテリジェント監視ソース（マイクロコ ントローラ）からの入力）に接続されている。シャッタ・パラメータ画定符号は 、目標絞り径（Ｄ数）及びシャッタ速度（Ｔ数）より成る。事例を限定しないた めに、絞り及びシャッタ速度符号は３ビツト・デジタル・コード・ライン１９Ｄ １より１９Ｄ３．１９Ｔ１より１９Ｔ３を含み、その各々の値は図４に表示の絞 りサイズ及びンヤッタ速度に連係するものとする。 入力リンク１９はまた、イネーブル人力１９Ｌ、１９Ｒ及び１９Ｆを含み、これ らは各々ラッチ、ランプ、及びフラソンユ動作に連係する。機能が使用可能か否 かは、その人力の論理状態による。慣例に従って、ｒｏｂ　（ＧＮＤ）入力は機 能が使用可能、ｒｌＪ　（＋Ｖ）入力は機能が使用不可能を意味するとする。正 （＋）及び負（−）のシャッタ制御入力は、ラインｘｃ＋Ｎ＋ｍび１９Ｎ−で各 々アサート可能（ａｓｓｅｒｔａｂｌｅ）である。内部にソースを持つリセット 信号はリンクＲ３Ｔを介して導かれる。 シャッタ・パラメータ（Ｄ及びＴ）符号は、制御パラメータ・ラッチ（レジスタ ）４２に接続され、かつ絞りサイズ符号ＮＯＲゲート４４及びシャッタ速度符号 ＮＯＲゲート４６各々の入力に接続されている。ＮＯＲゲート４４の出力は、Ａ ＮＤゲート４８の第１の入力に接続され、ＡＮＤゲート４８の第２の入力はラッ チ・イネーブル入力ライン１９Ｌに接続されている。ラッチ・イネーブル入力ラ イン１９Ｌは更に、ＮＡＮＤゲート５２の一方の入力に接続され、ＮＡＮＤゲー ト５２の第２の入力は一連の縦続接続されたドライバ２０に接続され、同ドライ バは、閉路端子ＰＷＲに電源を入れると、これに応じてパワー・オン・リセット 信号ＦＯＲを出力する。 ＮＡＮＤゲート５２の出力は、ＯＲゲート５３を介してレジスタ４２のクロック 入力に接続されている。ＮＯＲゲート４６の出力はＮＯＲゲート５３にも接続さ れている。シャッタ制御符号レジスタ４２のイネーブル人力ＥＮは、ラッチを使 用可能にしておくため、通常はロー論理レベル（ＧＮＤ）に接続されている。 一方、本発明の段階絞りモード動作に関して後述するように、シャッタ制御符号 レジスタ４２のチップ・イネーブル人力ＣＥは、専用マイクロコントローラによ り制御可能にデアサート（ｄｅ−ａｓｓｅｒｔｅｄ）及びリアサート（ｒｅａｓ ｓｅｒｔｅｄ）され、前にラッチされた制御符号を新たな値で更新し、それによ ってダイナミック・シャッタ制御が達成される。 ＡＮＤゲート４８の出力は、インバータ５４を介してＡＮＤゲート５５の第１の 入力に接続され、ＡＮＤゲート５５の第２の入力はシステム・リセット・ライン Ｒ９Ｔに接続されている。ＡＮＤゲート５５の出力は、５ＴＡＲＴフリツブフロ ッゾ５６のリセット入力に接続されている。ＡＮＤゲート４８の出力はまた、Ａ ＮＤゲート５８の第１の入力に接続され、ＡＮＤゲート５８の出力はＡＮＤゲー ト６２の第１の入力に接続されている。ＡＮＤゲート５８の第２の入力は、イン バータ６４を介してライン・シャッタ・コントロール１９Ｎ−に接続されている 。ＡＮＤゲート４８の出力は更に、インバータ６６を介してＰＲＥＬＯＡＤＮＡ ＮＤゲート６８の第１の入力に接続され、ＰＲＥＬＯＡＤ　ＮＡＮＤゲート６８ の第２の入力は波形シーケンス・デマルチプレクサ７０の「０」出力ラインに接 続されている。ＡＮＤゲート４８の出力はＡＮＤゲート７２の第１の入力に接続 され、ＡＮＤゲート７２の（Ｄ＋）出力は後述するように電流波形制御回路１７ ０の（Ｄ＋）入力に接続されている。 インバータ６４の出力は更に、排他的ＯＲゲート７４の第１の入力に接続され、 排他的ＯＲゲート７４の出力はＡＮＤゲート６２の第２の入力に接続されている 。 ＡＮＤゲート６２の（Ｄ−）出力は、電流波形制御回路１７０の（Ｄ−）入力に 接続されている。排他的ＯＲゲート７４の第２の入力は、インバータ７８の出力 に接続され、同インバータにはンヤッタ制御ライン１９Ｎ＋が接続されている。 −インバータ７８の出力は更に、ＡＮＤゲート７２の第２の入力及びフリ・ノブ フロップ８２のリセット入力に接続され、同フリップフロップのＱ出力は、５Ｔ ＡＲＴフリツプフロツプ５６のクロック入力に接続されている。フリ・ツブフロ ・ツブ５６及び８２各々のＤ入力は、ハードワイヤード・ノ＼イ（＋■）状態で ある。フリップフロップ８２のクロック入力は、出力ライン１１５で生成される 分割クロックｏＳＣをクロック・デバイダ回路１１０から受けるように接続され ている。クロック・デバイダ回路１１０は、フリー・ランニング・クロック回路 ８０からのライン８５の高速発振器信号ＦＯ５Ｃによって駆動される。（クロッ ク回路８０及び関連クロック・デバイダ回路１１０により与えられるクロ・ツク 信号はそれぞれ、図３Ａ及び３Ｂのタイミング・ジェネレータ回路を伴うオンチ ップ成分により発生するように示しであるが、所望によりオフチップの（外部の ）ソースから供給を受けることもできる。） ＳＴＡＲＴフリップフロップ５６のＱ出力は、フリップフロ・ツブ１２４のクロ ック入力及び、５ＴＯＰフリツプフロツプ７６のセット入力及びＤ入力に接続さ れ、５ＴＡＲＴフリツプフロツプ５６のＱＢＡＲ，（または５ＴＡＲＴ　Ｎ０Ｔ ）出力は、逐次インクリメントされるマスク・カウンタ７５のイネーブル入力に 接続されている。５ＴＯＰフリツプフロツプ７６のクロック入力は、ＡＮＤゲー ト９０の出力に接続されている。ＡＮＤゲート９０の第１の入力は、インバータ ］７２の出力に接続されている。ＡＮＤゲート９０の第２の入力は、ライン〕、 ９Ｎ＋に接続されている。５ＴＯＰフリツプフロツプ７６のＱＢＡＲ出力は、Ａ ＮＤゲート７７の第１の入力に接続され、同ＡＮＤゲートの出力はインバータ７ ９を介してフリップフロップ８１のクロック入力に接続されている。 ＮＯＲゲート４６の出力は更に、ＯＲゲート８４及びＡＮＤゲート８６の各々の 入力に接続されている。ＯＲゲート８４の出力は、−組の縦続「シャッタ速度」 ダウン・カウンタ２３０及び２２０のイネーブル人力に接続され、ＡＮＤゲート ８６の出力は５ＴＯＰフリツプフロツプ７６のリセット人力に接続されている。 ＯＲゲート８４の第２の入力は（シャッタ開口保持タイマ）チップ・イネーブル 信号ＣＥ３Ｎをデマルチプレクサ７０から受けるように接続されている。ＡＮＤ ゲート８６の第２の入力はシステム・リセット・リンクＲ３Ｔに接続されている 。 シャッタ制御符号レジスタ４２に供給され、かつラッチされた絞りサイズ（Ｄ） 符号及びシャッタ速度（Ｔ）符号は、符号リンク１４０のＤ及びＴ部分に接続さ れている。符号リンク１４０のＴ部分は、デコーダ９２に接続されており、同デ コーダは、シャッタ速度符号（Ｔ）を復号して、その復号された値を一組のンヤ ノタ速度ライン１５０の一つに出力する。絞りサイズ符号ＣＤ）はリンク１５５ により絞りサイズ・ダウン・カウンタ１６０のＤ入力に接続されている。後述す るように、これらのラッチされ、かつ復号されたＤ及びＴ値は、−組のダウン・ カウンタ回路の動作制御に用いられ、それによってシャッタ・アクチュエータ制 御電流波形が画定される。シャッタ速度ライン１５０は、シャッタ速度ダウン・ カウンタ２３０に接続され、同カウンタのクロック入力はライン１１５に接続さ れて、分割クロックＯ８Ｃをクロック・デバイダ１１０から受ける。シャッタ速 度カウンタ・ダウン２２０はカウンタ２３０と縦続接続されており、カウンタ２ ２０のＱＢＡＲ出力はＡＮＤゲート７７の第２の入力に接続されている。 絞りサイズ・カウンタ１６０のＱＢＡＲ出力は、ＡＮＤゲート】６４の一方の入 力に接続され、同ゲートの出力はカウンタ１６０のリセット入力に接続されてい る。ＡＮＤゲート１６４の第２の入力は、ブリ口・−ト・ライン６９に接続され ている。ＡＮＤゲート１６４の第３の入力は、ラッチ・イネーブル人力ライン１ つＬに接続され°Ｃいる。カウンタ１６０のＱＢＡＲ出力はまた、インバータ１ ６２を介してフリップフロップ８７のクロック入力にも接続され、同フリップ７ ０ツブのセット人力及び０人力はハードワイヤード・ハイ状Ｑ（＋Ｖ）であり、 Ｑ出力はＯＲゲート１０２の第１の入力に接続されている。フリップフロップ８ ７のリセット入力は、インバータ８つの出力に接続されている。ＯＲゲート１− ０２の出力は、ＡＮＤゲート１２２を介してマスタ・カウンタ７５のタロツク入 力に接続されている。ＡＮＤゲート１２２は、ライン］１５の分割クロック信号 Ｏ８Ｃにしたがってクロックされる。 ＯＲゲート１０２の第２の入力はフリップフロップ８１のＱ出力に接続されてい る。ＯＲゲート１０２の第３の入力は、フリップフロップ１２４のＱ出力に接続 され、同フリップフロップのリセット人力はＡＮＤゲート１２６の出力に接続さ れている。ＡＮＤゲー１−１２６の第１の入力は、チップ・イネーブル・ライン ＣＥＩＮに接続され、ＡＮＤゲート１２６の第２の入力はシステム・リセット・ ラインＲ３Ｔに接続されている。ＡＮＤゲート１２２の出力は更に、インバータ ８つの人力に接続さねている。フリップフロップ８１のＤ入力は、ハードワイヤ ード・ハイ（＋Ｖ）状態で、そのリセット入力はＡＮＤゲート８の出力に接続さ れている。Ａ　Ｎ　Ｄゲート８８の第１の入力は、プリロードＮライン６９に接 続され、第２の入力はインバータ１７２の出力からの５ｙｎｃ　Ｃ１ｋラインに 接続されており、同インバータの入力はチップ・イネーブル・ラインＣＥ３Ｎで ある。 絞りサイズ・カウンタ１６０のタロツク入力は、ＡＮＤゲート１０６の出力に接 続され、同ゲートのイネーブル入力はＡＮＤゲート１０８の出力に接続されてい る。ＡＮＤゲート１０６の４つ一組の入力は、それぞれ、１１カウンタ２０１、 ■２カウンタ２０２、Ｉ４カウンタ２０４及び１５カウンタ２０５の出力に接続 さねでいる。これらのカウンタは、図２にて示したように生ずる電流駆動波形の パルスインタバル■１、Ｉ２、Ｉ４及びＩ５にそれぞれ関連するもので、デマル チプレクサ７０からの各チップ・イネーブル・ラインＣＥＩＮ、ＣＥ２Ｎ、ＣＥ ４Ｎ及びＣＦ３Ｈによりイネイブルされる。これらのチップ・イネーブル・ライ ンはまた、ＡＮＤゲート１０８の各入力にも接続されている。カウンタ２０１． ２０２．２０４及び２０５は各々、ＡＮＤゲート２３１より２３５を介して、プ リロードＮ　ＡＮＤゲート６８からのＰＲＥＬＯＡＤ　Ｎ出力６９ラインにより 制御可能にす七ノドされ、クロック・デバイダ１１０からのライン１１５のクロ ック信号Ｏ８Ｃによりクロックされる。加えて、カウンタ２０１．２０２．２０ ４及び２０５は、それぞれＭＡＳＫ入力を有し、シャ・ツタ機構の特性に従って 決められたカウント符号がそのＭＡＳＫ入力に結合されている。カウンタは、そ の開始符号値からゼロにカウント・ダウンした時には必ず出力信号を生成し、カ ウンタ自体を関連の入力ＡＮＤゲートによりリセットし、また同ゲートによりカ ウンタは別の繰り返しに備えて開始カウントをリロードできる。 逐次インクリメントされるマスタ・カウンタ７５の内容は、チップ・イネーブル 出力ラインＣＥＩＮよりＣＦ３Ｈの状態を決めるため、デマルチプレクサ７０へ の選択入力として用いられる。随時、チップ・イネーブル・ラインＣＥ　Ｉ　Ｎ よりＣＦ３Ｈの一つかアサートされる。後述するように、これらのチップ・イネ ーブル・ラインは駆動電流波形のパルス・フォーマット生成過程中に順次イネイ ブルされる。 システム・リセット・ラインＲ３Ｔは、ＡＮＤゲート１３２の出力から導かれ、 同ゲートの第１の入力は抵抗を介して接地（ＧＮＤ）され、また一連の縦続ドラ イバ２０に接続され、入力端子ＰＲＷに接続される。同端子の電源電圧（＋■） はパワー・オン・スイッチ（図示せず）の動作により接続される。（ドライノ（ ２０の縦続接続により、ラインＲ３Ｔのリセット信号の発生を回路のすべての装 置が「目覚める」まで遅延させることにより、パワーアンプ（パワーオン）動作 が円滑になる。）ＡＮＤゲート１３２の第２の入力は、デマルチプレクサ７０の 出力「６」に接続されている。ＡＮＤゲート１３２の出力は、マスタ・カウンタ ７５のリセット人力に接続されている。 電流波形制御回路］７０は、第１のＮＡＮＤゲート１７４を含み、同ゲートの入 力は、第１の極性の電流発生制御のため、それぞれにチップ・イネーブル信号Ｃ ＥＩＮ、ＣＥ３Ｎ及びＣＦ３Ｈを受けるように接続され、また、第２のＮＡＮＤ ゲート１７５の入力は、第２の極性の電流発生制御のため、それぞれにチップ・ イネーブル信号ＣＥ２Ｎ及びＣＥ４Ｎを受けるように接続されている。ＮＡＮＤ ゲート１７４の出力は、ＡＮＤゲート１７７の第１の入力に接続され、ＡＮＤゲ ート１７７の出力はＯＲゲート２５２の第１の入力に接続されている。ＯＲゲ− ４２５２の第２の入力は、ＡＮＤゲート７２の出力で（Ｄ＋）ラインに接続され ている。ＯＲゲート２５２の出力は、順電流イネーブルＡＮＤゲート２５６の第 １の入力に接続され、同ＡＮＤゲートの出力は順電流駆動制御ライン（＋ＤＲＩ ＶＥ）及びインバータ２６２に接続されている。ＡＮＤゲート２５６の第２の入 力は、リセット・ラインＲ３Ｔに接続され、またＡＮＤゲート２５８の入力にも 接続されている。インバータ２６２の出力は、逆電流出力ＡＮＤゲート２５９の 第１の人力に接続されている。ＡＮＤゲート２５９の出力は、逆電流駆動制御ラ イン（−ＤＲＩＶＥ）に接続されている。 ＡＮＤゲート１７７の第２の入力はＡＮＤゲート１５２の出力に接続され、ＡＮ Ｄゲート］、５２の第１の入力はプリロードＮライン６９に接続され、第２の入 力はフリップフロップ１５８のＱＢａｒ（Ｑの反転）出力に接続されている。　 ′プリロードＮライン６９はまた、ＡＮＤゲート１７９の一方の入力に接続され 、同ゲートの第２の入力はＮＡＮＤゲート１７５の出力に接続されている。ＡＮ Ｄゲート１７９の出力はＯＲゲート２５４の一方の入力に接続され、同ＯＲゲー トの第２の入力はＡＮＤゲート６２の（Ｄ−）出力に接続されている。ＯＲゲー ト２５４の出力はＡＮＤゲート２５８の第１の入力に接続され、同ＡＮＤゲート の第２の入力はシステム・リセット・ラインＲ３Ｔに接続されている。ＡＮＤゲ ート２５８の出力は、逆電流ＡＮＤゲート２５９の第２の入力に接続されている 。 シャッタ開口保持電流の（デユーティサイクルを定める）ＯＮ及びＯＦＦ部分の 制御は、一対の交叉接続された、デユーティサイクル画定ダウン・カウンタ、す なわち、Ｉ　３−ＯＮダウン・カウンタ１８０及びｌ３−ＯＦＦダウン・カウン タ１９０によって左右される。ダウン・カウンタ１８０．１９０は、保持パルス ・シーケンスの期間中、一方のダウン・カウンタがゼロまでダウン拳カウントし てリセットすると、他方のカウンタがその始めの値からカウント・ダウンを始め るように交叉接続されている。そのため、カウンタ１９０のＱ出力はライン１９ １によりＯＲゲート１６９の第１の入力に接続され、同ゲートの出力はフリップ フロップ１６６のクロック入力に接続されている。ＯＲゲート１６９の第２の人 力はフリップフロップ１６８のＱ出力に接続されている。フリップフロ・ンプ１ ６８のＤ入力は、ハードワイヤード・／％イの状態にある。フリップフロップ１ ６８のクロック入力はインバータ１７２の５ｙｎｃ　Ｃ１ｋ出力に接続され、同 インバータにはチップ・イネーブル・ラインＣＥ３Ｎが適用される。インノく一 タ１７２の５ｙｎｃ　Ｃ１ｋ出力はまた、ＡＮＤゲート１８６の一方の入力に接 続され、同ゲートの出力はフリップフロップ１５８のリセ・ソト入力及びダウン ・カウンタ１９０のリセット入力に接続されている。 フリップフロップ１６６のＱＢＡＲ出力は、Ｉ３−〇Ｎダウン・カウンタ１８０ のイネーブル入力に接続されている。カウンタ１８０のＱ出力は、フ１ルンブフ ロップ１５８のクロック入力に接続され、同フリップフロップのＱＢＡＲ出力は ライン１５３を介してＡＮＤゲート１５２及びダウン・カウンタ１９０のイネー ブル入力に接続されている。カウンタ１８０のＱＢＡＲ出力は、ＡＮＤゲート１ ７８の一方の入力に接続され、同ゲートの出力はフリップフロ・ノブ１６６及び １６８各々のリセット入力、及びダウン・カウンタ１８０のリセット入力に接続 されている。ＡＮＤゲート１７８の第２の入力はプリロードＮライン６９に接続 されている。 ダウン・カウンタ１８０及び１９０は各々、クロック・ジェネレータ８０の出力 ライン８５のクロック信号ＦＯ３Ｃによりクロックされる。カウンタ１８０及び １９０が出力信号を発する前にカウント・ダウンを始めねばならない初期値は、 それぞれ相互に補数であり、かつマルチプレクサ１９２並びに−組の連係するイ ンバータ２２２．２２４．２２６．２２８の出力リンクによって定められる。マ ルチプレクサには２組の複数（例えば４つ）の入力があり、その一方の組はＤの 符号ライン１５５に接続され、他方の組はシャ・ツタ速度ダウン・カウンタ２２ ０に接続されている。マルチプレクサ１９２からの出力ラインは、Ｉ　３−ＯＮ ダウン・カウンタ１８０のカウント制御入力に直接接続され、また−組のインノ ５−タ２２２．２２４．２２６及び２２８を介して［３−ＯＦＦダウン・カウン タ１９０のカウント制御入力に接続されている。マルチプレクサ１９２がどちら の組の入力（絞りサイズ・カウンタ・ソースの入力か、あるいはンヤッタ速度カ ウンタ・ソースの入力か）をカウンタ・ダウン１８０及び１９０に接続するかは 、ＲＡＭＰイネーブル・ライン１９Ｒの論理状態によって決められる。ＲＡ　Ｍ 　Ｐイネーブルがロー状態にアサートされるときは、マルチプレクサ１９２はカ ウンタ２２０のカウント値を通す。そうでなければ絞りサイズ符号１９Ｄ１より １９Ｄ３の組がカウンタ１８０及び１９０に接続される。絞りサイズ符号は３ビ ット符号であるため、これらはマルチプレクサ１９２の３つの最上位のビット入 力に接続される。入力ラインの組のうち絞りサイズ符号ライン１９Ｄに関連する マルチプレクサ１９２の最下位の入力はハードワイヤ・ロー状態である。 ダウン・カウンタ２２０の上流にシャッタ制御ダウン・カウンタ２３０がある。 ダウン・カウンタ２３０のＱ出力は、カウンタ２２０のクロック入力に接続され 、またカウンタ２３０のＱＢＡＲ出力は関連する「リセットＪ　ＡＮＤゲート２ ３３の第１の入力に接続されている。ＡＮＤゲート２３３の第２の入力は、ＰＲ ＥＬＯＡＤ　Ｎライン６９に接続され、同ゲートの出力はカウンタ２３０のリセ ット入力に接続されている。カウンタ２３０のカウント符号入力はデコーダ９２ からのンヤッタ速度ライン１５０に接続されている。ダウン・カウンタ２２０及 び２３０の各々のイネーブル入力は、ＯＲゲート８４の出力に接続され、同ＯＲ ゲートの一方の入力には、前述のように、チップ・イネーブル・ラインＣＥ３Ｎ が与えられる。カウンタ２３０のクロック入力は、分割クロック・ライン１１５ のクロック信号Ｏ８Ｃをクロック・デバイダ１１０から受けるように接続される 。 同期フラッシュ制御回路としての補助回路がＮＡＮＤゲート２８２により形成さ れ、同ゲートの第１の人力はカウンタ・イネーブル・ラインＣＥ４Ｎに接続され 、またその第２の入力はインバータ２８１を介してフラッシュ・イネーブル・ラ イン１９Ｆに接続されている。ＮＡＮＤゲート２８２の出力は、フリ・ノブフロ ップ２８３のクロック入力に接続され、同フリップフロップのＤ入力はノ１−ド ワイヤード・ハイ状態であり、リセット入力はＰＲＥＬＯＡＤ　Ｎライン６９に 接続されている。フリップ７０ツブ２８３のＱ出力は、ＦＬＡＳＨ５ＹＮＣ出カ ライン２８５に接続されている。 弊−作 図３Ａ及び図３Ｂに示すプログラマブル・ンーケンサ回路は、内部カウンタ回路 で行うべき機能及び別個の監視機構にて行うべき機能の量により、各種各様のモ ードで動作することができる。内部カウンタの機能かすべて用いられる場合は、 回路の動作は制御論理及び選択されたパラメータ設定（シャ・ツタ速度及び絞り サイズ）により決められる。使い勝手をより多く望む場合は、内部論理の制御機 能のいくつかの面をバイパスして、駆動電流波形の形状を外部（インテリジェン ト）ソースによって左右することができよう。 内部論理の制御機能のすべてを用いる第１の動作モードにおいては、シャ・ツタ ・アクチュエータ・シーケンスは、プリセッタブル絞りサイズ及びシャッタ速度 にしたがって実行され、シャッタは既定の目標絞りに合わせて開かれ、同絞り状 態に保持され、次いて閉じられる。この一連の動作が実行されるノくルス・シー ケンスの例は、先に参照の図２に示したとおりである。 前述のように、ンヤッタ・パラメータ画定符号は、目標絞り径（Ｄ数）及びシャ ッタ速度（工数）より成り、実施態様に示すところでは、３ビツト・デジタル符 号ライン１９Ｄ１より１９Ｄ３．１９Ｔ１より１９Ｔ３を含み、それぞれの値は 、図４に表示の絞りサイズ及びシャッタ速度値に関連する。これらの符号値は、 例えばフィルムのＤＸ番号を参照した一組の回転ダイヤル・スイッチの操作によ りプリセットすることもできよう。固定パラメータ値に対しては、Ｄ数及び工数 信号ラインは、選択的にＶ十及びＧＮＤに接続できよう。また、ＬＡＴＣＨＥＮ ＡＢＬＥライン１９Ｌ及びライン１９Ｎ＋は、抵抗を介して既定のデフォルト電 圧端子（＋Ｖ）に接続できよう。 この第１のモードの作動に従い、フラッシュ装置等の補助装置をトリガするとし よう。後述するように、フラッシュ信号は、シャッタ全開時であり、かつ閉じの 直前（図２の閉鎖加速インタバル■４の始め）に発生して、被写体の照明が最大 限になり、かつフラッシュによる被写体の明るさの変化（瞬き）をフィルムが捕 らえないようにする。フラッシュを用いるときは、フラッシュ装Ｗ（図示せず） のスイッチが７ラツンユ・ポジションにセットされる。ＦＬＡＳＨＥＮＡＢＬＥ ライン１９Ｆがスイッチに接続され、その結果、インバータ２８］を介し、フラ ッシュ・トリガ回路内のＮＡＮＤゲート２８２の一方の入力がハイ状態になる。 フラッシュ・スイッチかフラッシュ・イネーブル・ポジションにセットされない ときは、インバータ２８１の出力がロー状態のままで、ＮＡＮＤゲート２８２の 出力がハイ状態を保ち、したがってＦＬＡＳＨフリップフロップ２８３がクロッ クされず、フラッシュ・トリが信号は発生しない。 電源スィッチ（図示せず）をＯＮにし関連電源（＋Ｖ及びＧＮＤｔ源端子）に接 続することにより回路をパワーアップする前に、縦続インバータ２０の入力ＰＷ Ｒに低電圧（ＧＮＤ）か与えられ、その結果、パワー・リセットＡＮＤゲート１ ３２の出力のリセット・ラインＲ３Ｔが、同ゲートの一方の入力への抵抗を介す る接地により、ロー状態に保持される。ＡＮＤゲート１３２の圧力がロー状態な ので、マスク・カウンタのチップ・イネーブル入力がロー状態であり、したかっ てマスク・カウンタはリセットされる。その結果、デマルチプレクサ７０のすべ ての出力がハイ状態となり、ＡＮＤゲート１３２の一方の入力がハイ状態になり 、第２の入力のパワーアップ状態を待つ。また、デマルチプレクサ７０のすべて のチップ争イネーブル圧力ＣＥＩＮよりＣＥ５Ｎがハイ状態であるから、カウン ト回路はすべて現在は使用不能である。 電源スィッチを閉しると、＋Ｖ及びＧＮＤか回路の各種コンポーネントに与えら れて、マスク入力符号がそれぞれのタイミング・カウンタにロードされる。本発 明の例では、使用されるクロック信号の周波数に対するンヤッタの物理的パラメ ータに基づいてあらかしめ決められたマスク・データが、シャッタ開口ダウン・ カウンタ２０１及び２０２、ンヤッタ閉鎖カウンタ・ダウン２０４及び２０５の 各々にプリロードされて、ンヤソタ開口及び閉鎖時間が定められる。図２の説明 に関して先に指摘したように、ンヤッタ・ブレードは、スプリング・バイアスに 抗して開かれ、このバイアスを利用して閉しられる。これらのブ１／−ド慣性及 びスプリング力成分が開口及び閉鎖カウンタ符号のマスク値の設定に用いられる 。 インバータ２０を介する伝搬の後、縦続インバータ２０への＋Ｖ大入力、パワー ・オンリセットＡＮＤゲート１３２に接続され、それによって同ゲートの出力ラ インＲ５Ｔがハイ状態にアサートされる。ラインＲ５Ｔのハイ・アサートにより マスタ・カウンタ７５へのハード・クリア入力が除去され、ＡＮＤゲーＩ・１２ ６の出力がハイ状態になり、それによってフリップフロップ１２４−５のバー　 ド・リセット入力が除去される。システム・リセット・ラインＲ３Ｔは、後述す るように、マスク・カウンタの最初の５サイクルを通してハイ状態を持続する。 縦続インバータ２０の出力のパワー・オン・リセット信号ＦＯＲはまた、ＮＡＮ Ｄゲート５２及びＯＲゲート５３の出力をロー状態にし、それによってンヤッタ 絞りサイズ（Ｄ）符号及び開口期間（Ｔ）符号がンヤッタ制御符号レジスタ４２ にり０ツクされる。これらの（Ｄ及びＴ）符号はまた、ＮＯＲゲート４４及び４ ６各々の入力に接続され、同ゲートは、符号がすべてゼロのときに限り、監視ソ ースが絞りサイズを制御するモードに対応して出力を生成し、かつシャッタ始動 信号の両端のエツジを使用する。この例のモード（モード１）では、Ｄ及びＴ符 号のそれぞれか図４の非ゼロ値の一つである。したがって、ＮＯＲゲート４４の ゼロ出力は、ＡＮＤゲート４８を使用不能化し、同ＡＮＤゲートはＡＮＤゲート ５８．６２及び７２をディスエイプルし、その結果、ＯＲゲート２５２及び２５ ４への（Ｄ＋）及び（Ｄ−）入力がロー状態となり、駆動電流が外部ソースで制 御されないことを示す。 同様に、ＮＯＲゲート４６のゼロ出力は、ＡＮＤゲート８６の出力をロー状態に 維持し、その結果、ストップ・フリップフロップ７６にハード・リセットが与え られる。ＡＮＤゲート４８のロー出力は、インバータ５４及び６６によりハイに 反転され、ＡＮＤゲート５５及び６８各々の一方の入力がイネイブルされる。 ５ＴＡＲＴフリツプフロツプ５６へのハード・リセット入力が除去され、スター ト・フリップフロップ５６はンヤッタ・ボタン始動に反応するようになる。また 、ＡＮＤゲート６８の入力の一つがイネイブルされた状態で、マスク・カウンタ ７５かりセット状態から遷移するとき、その「０」出力がノ１イ状態になり、Ａ ＮＤゲート６８の出力がハイ状態になる。ＡＮＤゲート６８の現在のロー出力は 、各タイミング・カウンタにリセットを与える。 カメラのシャッタ・ボタンを始動すると、ライン１９Ｎ＋がロー状態となり、そ れによって、インバータ７８を介し、フリップフロップ８２へのノ＼−ド・リセ ット入力が除去され、同期タイマ回路の動作かできるようになる。デバイダ１１ ０からの次のクロック出力ｏＳＣて、フリップフロップ８２のＱ出力かハイ状態 クロックされ、それによって５ＴＡＲＴフリツプフロツプ５６かクロックされ、 その結果、そのＱ出力（ＳＴＡＲＴ）かハイ状態になり、かつそのＱＢＡＲ出力 （ＳＴＡＲＴＮ）がロー状態となり、このロー状態によりマスク・カウンタ７５ かイネイブルされる。５ＴＡＲＴフリツプフロツプ５６のＱ出力のハイ状態への 遷移によりフリップフロップ１２４かクロックされ、その結果、そのＱ出力かハ イ状態となり、ＯＲゲート１０２を介して、ＡＮＤゲート１２２の一方の入力に イネーブル論理レベルか与えられる。次のＯ８Ｃクロック（ｇ号で、ＡＮＤゲー ト１２２の出力により、マスタ・カウンタ７５かそのリセットまたはｒＯＪ状態 から、図２のタイミング線図のインタバル１１に対応するカウント「１」にイン クリメントされる。また、フリップフロップ８７は、インバータ７７を介してリ セットされる。 マスタ・カウンタ７５か「０」から「１」へインクリメントされると、デマルチ プレクサ７０の「０」出力がローからハイ状態になり、その結果、プリロードＮ イネーブルＡＮＤゲート６８がハイ状態になり、かつチップ・イネーブル・ライ ンＣＥＩＮがロー状態にアサートされる。チップ・イネーブル・ラインＣＥＩＮ のロー論理状態アサートによってカウンタ２０１かイネイブルされ、それによっ てインタバルエ１のカウントか開始される。電流波形制御回路１７０内では、チ ップ・イネーブル・ラインＣＥＩＮのロー論理レベル・アサートによってＮＡＮ Ｄゲート１７４の出力がハイ状態となり、それによって順電流ＡＮＤゲート２５ ６がイネイブルされる。同ＡＮＤゲートはハイ状態になり、インバータ２６２を 介して、逆電流ＡＮＤゲート２５９をディスエイプルする。ＡＮＤＮＯゲート４ ６イ出力は、電流波形ジェネレータ１７０の（Ｄ＋）出力で順電流アサート信号 として接続され、その結果、関連の電流ドライバか一定の大きさの順電流をシャ ッタ・アクチュエータに与え、シャッタか、その閉鎖ポジションから目標開口状 態に加速される。 チップ・イネーブル・ラインＣＥＩＮのロー論理レベル・アサートに伴い、ＡＮ ＤＮＯゲート４６力がロー状態となり、それによってフリップフロップ１２４に ハード・リセット入力が与えられ、その結果、フリップフロップ１２・４かリセ ットされ、また連続ハイ論理レベルは、もはやフリップフロップ１．２４からＡ ＮＤゲート１２２のノン・クロック出力に与えられない。フリップフロップ１２ ４の効果を取り除くことにより、マスク・カウンタの後続のクロッキングが、カ ウンタ・インタバル１１より■５へ、意図された順序付けにしたがって進められ る。もしＡ、　Ｎ　Ｄゲートがフリップフロップ１２４によって連続して使用可 能になっていれば、ラインコ１５のＯ５Ｃクロックにより、意図しないクロッキ ングが与えられることになる。 チップ・イネーブル・ラインＣＥＩＮのロー論理レベル・アサートにより、ＡＮ Ｄゲート１．０８の出力もロー状態となり、その結果、絞りサイズ・ダウン・カ ウンタ１６０がイネイブルされる。ライン１１５のｏＳＣクロック信号がダウン ・カウンタ２０１に与えられると、同カウンタは、前回ロードされたマスク値か らデクリメントされる。ゼロまでカウント・ダウンすると、カウンタ２０１は、 出力信号を生成してリセットする。この出力信号は、ＡＮＤＮＯゲート４６し２ て接続され、かつ絞りサイズ・カウンタ１６０をクロックする。この出力信号は また、ＡＮＤゲート２３】を介して接続され、１１カウンタ２０１をリセット１ ７て、そのマスク値に戻す。 Ｉｌカウンタ及び絞りサイズ・カウンタ１６０は、引き続きこのようにデクリメ ントされ、カウンタ１６０が、絞りサイズ符号リンク１５５の当初絞りサイズＤ 符号からゼロにカウント・ダウンするまで続く。ゼロにカウント・ダウンすると 、ダウン・カウンタは出力信号を発し、同信号はインバータ１６２を介して接続 され、フリップフロップ８７のＱ出力をハイ状態にクロックし、それによってマ スタ・カウンタ７５がその現在の「１」カウントからカウント「２」にインクリ メントされる。ＡＮＤゲート】６４を介して、ダウン・カウンタ１５０がリセッ トされ、リンク１５５で供給される絞りサイズＤ符号でカウントを開始できるよ うになる。 マスタ・カウンタ７５の内容が値「２」にシーケンスされたのに伴い、デマルチ プレクサ７０がチップ・イネーブル・ラインＣＥ２Ｎにロー・レベルを出力し、 それによって開口インタ！ぐルエ１の加速を終了し、ンヤノタ制動インタバルＩ ２を開始する。カウント・イネーブル・ラインＣＥ２Ｎの論理ロー・レベルのア サートにより、２つのことが行われる。第一に、それによって電流波形制御回路 １７０内のＮＡＮＤゲート１７５の出力がハイ状態になり、その結果、ＡＮＤゲ ート１７９がハイ状態になってＡＮＤゲート２５８がイネイブルされる。ＡＮＤ ゲート２５８の出力は、逆電流ＡＮＤゲート２５９をイネイブルする。（インバ ータ２６２は状態が変わり（出力ロー）、チップ・イネーブル・ラインＣＥＩＮ がハイ状態になる。） 第二に、それによってＩ２カウンタ２０２の動作が開始され、同カウンタは前述 のカウンタ２０１と同様に動作する。すなわち、カウンタ２０２は、そのマスク 符号からゼロにカウント・ダウンする度に出力信号を発し、それによって絞りサ イズ・カウンタ１６０がデクリメントされる。同出力信号はまた、ＡＮＤゲート ２３２にもフィードバックされ、その結果、Ｉ２カウンタ２０２がリセットされ る。工２ダウン・カウンタ２０２及び絞りサイズ・ダウン・カウンタ１６０は。 引き続きこのようにデクリメントされ、ダウン・カウンタ１６０がリンク１５５ の絞りサイズ符号からゼロにカウント・ダウンすると、その時点でカウンタ１６ ０は再び出力信号を発し、この信号がインバータ１６２に接続され、フリップフ ロップ８７をクロックし、マスク・カウンタ７５を「２」から「３」にバンブ（ インクリメント）する。　、 マスタ・カウンタ７５の内容が値「３」にシーケンスされたのに伴い、デマルチ プレクサ７０は、チップ・イネーブル・ラインＣＥ３Ｎにロー論理レベルを出力 し、制動インタバルＩ２を終了して（カウント・イネーブル・ラインＣＥ２Ｎは ハイ状態になる）、シャッタ保持インタバル■３を開始する。チップ・イネーブ ル・ラインＣＥ２Ｎのデアサートにより、ＮＡＮＤゲート１７５の出力の状態が 変わり、その結果、逆電流ＡＮＤゲート２５９がディスエイプルされ、それによ って逆電流の流れか終了する。 チップ・イネーブル・ラインＣＥ３Ｎの論理ロー・レベルのアサートにより、イ ンバータ１７２がその５ｙｎｃ　Ｃ１ｋ出カラインで論理ハイ遷移をアサートし 、それによってフリップ７０ツブ１６８かクロックされる。同フリップフロップ のＱ出力は、ハイ状態になり、ＯＲゲート１６９を介してフリップフロップ１′ 　６６をクロックする。フリップフロップ１６６のＱＢＡＲ出力は、ロー状態に なり、Ｉ３−ＯＮカウンタ１８０がイネイブルされる。モード１動作では、マル チプレクサ１９２へのランプ・イネーブル入力は呼び出されず、そのため、マル チプレクサ１９２はリンク１５５に絞りサイズＤ符号を出力して、シャッタ保持 電流のデユーティサイクルを定める。 ＜　１３−ＯＮカウンタ１８０は、当初にリセットされるので、フリップフロッ プ１５８のＱＢＡＲ出力はハイ状態であり、そのため、電流波形制御回路１７０ 内Ｉ　のＡＮＤゲート１５２がイネイブルされる。その結果、チップ・イネーブ ル・ラインＣＥ３Ｎがロー状態にアサートされた状態で、電流波形制御回路１７ ０内のＡＮＤゲート１７７への入力は２つともハイ状態であり、その結果、ＡＮ Ｄゲート２５６の出力がハイ状態になり、順電流が再びシャッタ・アクチュエー タに与えられる。 ・〜　カウンタ１８０は、マルチプレクサ１９２がクロック８０で生成した高速 クロック信号ＦＯ３Ｃに応じて出力した値からデクリメントされる。１３−ＯＮ Ｎカラーシタ１８０内のカウント値がゼロにデクリメントされたとき、そのＱ出 力１８０がハイ状態に遷移し、それによってフリップフロップ１５８がクロック され、そのＱＢＡＲ出力がロー状態になり、その結果、ＡＮＤゲート１５２がデ ィスエイプルされ、順方向保持電流が終了する。また、カウンタ１８０のＱＢＡ Ｒ（Ｑの反転）出力もロー状態になり、それによってＡＮＤゲート１７８の出力 がロー状態となってカウンタ１８０がリセットされる。このＡＮＤゲート１７８ のロー遷移出力により、フリップフロップ１６８及び１６６もリセットされる。 フリップフロップ１５８のＱＢＡＲ出力がロー遷移しているので、１３−ＯＦＦ カウンタ１９０がイネイブルされ、高速クロック信号ＦＯ５Ｃをカウント開始す る。Ｉ３−ＯＦＦカウンタ１９０内のカウント値が、パルス保持電流のＯＦＦ期 間、すなわちマルチプレクサ１９２の出力の補数に関連して、当初の符号値から ゼロにデクリメントされたとき、同カウンタのＱ出力はハイ状態となり、それに よってフリップフロップ１６６がクロックされ、Ｉ３−ＯＮカウンタ１８０が再 びイネイブルされる。また、ゲート１８６を介して、そのＱＢＡＲ出力の状態の 変化により、カウンタ１９０及びフリップフロップ１５８がリセットされる。 フリップフロップ１５８がリセットされたので、そのＱＢＡＲ出力がＡＮＤゲー ト１５２を再びイネイブルし、その結果、順方向保持電流か再び与えられる。カ ウンタ１８０及び１９０のこの交互イネイブル／使用不可能化は、ライン１５０ でジャシタ速度カウンタ２３０に与えられたンヤッタ速度タイミング符号（Ｔ） により定められた期間が切れるまで継続する。 特に、チップ・イネーブル・ラインＣＥ３Ｎがンヤッタ開口保持インタバルＩ３ の始めでロー状態になると、ＯＲゲート８４の入力は両方ともロー状態となり、 そのため、その出力がロー状態となり、その結果、縦続ダウン・カウンタ２３０ 及び２２０がそれぞれにイネイブルされる。カウンタ２３０が、ライン１５０の 逐次Ｏ８Ｃクロック・パルスの受信に応じて、（Ｔ）入力により決められた当初 のシャッタ速度符号からゼロにカウント・ダウンしたとき、カウンタ２３０はロ ールオーバーし、ＡＮＤゲート２３３を介してリセットされ、そのＱ出力がカウ ンタ２２０をクロックする。 カウンタ２２０は、カウンタ２３０のＱ出力の状態の逐次変化により、当初のハ ードワイヤード値から順次デクリメントされる。カウンタ２２０がゼロにカウン ト・ダウンすると、そのＱＢＡＲ出力がロー状態となり、ＡＮＤゲート７７の出 力がロー遷移する。ＡＮＤゲート７７の出力のハイからロー状態への遷移は、イ ンバータ７９により反転され、そのため、前にクリアされていたフリップフロッ プ８１がセットされ、それによってそのＱ出力がハイ状態となり、ＡＮＤゲート １２２にイネーブル入力を供給する。次のＯ５Ｃクロックで、ＡＮＤゲート１２ ２がハイ状態ｊ二なり、その結果、マスタ・カウンタ７５がカウント「３」から 「４」にインクリメントされる。チップ・イネーブル・ラインＣＥ３Ｎがハイ状 態になり、ンヤッタ開口保持インタバルＩ３を終了し、チップ・イネーブル・ラ インＣＥ４Ｎがロー状態となり、カウンタ１６０及び！４−ＯＮカウンタ２０４ がイネイブルされる。 カウンターイネーブル・ラインＣＥ４Ｎのアサートに伴い、電流波形制御回路１ ７０内のＡＮＤゲート２５８が再びイネイブルされ、その結果、関連の電流ドラ イバが一定の大きさの逆電流をンヤッタ・アクチュエータに与え、シャッタはそ の開口ポジションから閉鎖ポジションへ加速される。また、カウンタ・イネーブ ル・ラインＣＥ４Ｎのアサートにより、フラツシユ・フリップ７０ツブ２８３も クロックされ、そのため、ＦＬＡＳＨＥＮＡＢＬＥ機能がライン１９Ｆを介して アサートされると、シャッタ閉鎖期間の開始に一致してフラッシュ・トリガ信号 が発生する。 先に指摘したように、シャッタ全開時であり、かつ閉鎖直前にフラッシュをトリ ガすることによって、被写体が最大限に照明され、またフラッシュに反応した瞬 きをフィルムに捕らえないようにすることができる。ＦＬＡＳＨＥＮＡＢＬＥラ イン１９Ｆがアサートされていなかった場合は、ＡＮＤゲート２８２がディスエ イプルされ、フリップフロップ２８３はチップ・イネーブル・ラインＣＥ４Ｎに よってクロックされず、そのため、ＦＬＡＳＨ５ＹＮＣ信号は発生しない。 チップ・イネーブル・ラインＣＥ４Ｎはまた、１４−ＯＮカウンタ２０４をイネ イブルし、そのため、同カウンタはライン１１５のＯ８Ｃクロック信号により初 期マスク符号から逐次デクリメントされる。ゼロにカウント・ダウンすると、カ ウンタ２０４は出力信号を発してリセットする。カウンタ２０４からの出力信号 は、ＡＮＤゲート１０６を介して接続され、絞りサイズ・カウンタ１６０をクロ ックする。カウンタ２０１及び２０２に関して前述したように、絞りサイズ・カ ウンタ１６０は引き続きこの様にクロックされ、そのカウント値がリンク１５５ の絞りサイズＤ符号からゼロにカウント・ダウンした時点で出力信号を発し、同 信号により（ＡＮＤゲート１６４を介して）リセットされ、かつインバータ１６ ２及びＯＲゲート１０２を介して接続されて、再びマスタ・カウンタ７５を（カ ウント「４」からカウント「５」に）インクリメントする。ＡＮＤゲート２３４ を介し、カウンタ２０４がリセットされる。 マスタ・カウンタ７５の内容がカウント「４」からカウント「５」にシーケンス されたのに伴い、デマルチプレクサ７０がチップ・イネーブル・ラインＣＥ５Ｎ にロー・レベルを出力し、それによってシャッタ閉鎖加速インタバルＩ４が終了 し、制動インタバルＩ５が開始される。チップ・イネーブル・ラインＣＥ５Ｎの アサートにより、ＮＡＮＤゲート１７４の出力がハイ状態になり、その結果、Ａ ＮＤゲート２５６の出力がハイ状態になって、ンヤッタ制動電流が開始される。 加えて、それによってＩ５カウンタ２０５の動作が開始され、同カウンタは前述 のカウンタ２０４と同様に動作する。カウンタ２０５がゼロにカウント・ダウン する度に、絞りサイズ・カウンタ１６０がデクリメントされる。したがって、ラ イン１１５のクロック信号により！５カウンタ２０５が逐次ゼロにデクリメント されると、カウンタは出力信号を発してリセットする。その出力信号は、ＡＮＤ ＮＯゲート４６して接続され、絞りサイズ・ダウン・カウンタ１６０をクロック する。絞りサイズ・カウンタは引き続きこの様にデクリメントされ、そのカウン ト値がリンク１５５の絞りサイズＤ符号からゼロにカウント・ダウンすると、そ の時点でカウンタ１６０は再び出力信号を発し、この信号がインバータ１６２及 びＯＲアゲ−−１０２を介して接続され、マスタ・カウンタ７５を値「６」にイ ンクリメントし１、か−フカウンタ１６０をリセットする。 マスタやカウンタ７５の内容が値「６」にシーケンスされたのにともない、デマ ルチプレクサ７０がＡＮＤゲート〕３２への「６」入力をロー状態にし、マスク ・カウンタ７５をリセッｌ−Ｌ、、かつシステム・リセット・ラインＲ３Ｔをロ ー状態にし１システムをリセットし７てシャッタ・ン〜ケンスを終了する。マス タ・カウンタ７５のリセットにともない、その「Ｃ〕」出力がロー状態になり、 ブリーロードＮ　Ａ、　Ｎ　Ｄゲー用・６８かデＩスユイブルされ、カウンタ・ プリロードＮ入力がすべてロー状態になる。更に、システム・リセットφライン がロー状態になると、デマルチプレクサ７０かその「６」出力を再びハイ状態に スイッチＩ２、システム。 ・リセットをハイ状態リアサートする。 第２七−ド動作では、シャッタ絞りサイズは第１モードの場合と同様にＤ数符号 によ・って定められるか、シャッタ速度は工数符司によらずに列部′ノースによ りて制御される。したか−）て、カウンタ・イネーブル・インタバルｌ】、Ｉ２ 及びＩ４、Ｉ５の開口及び閉鎖シーケンスは前述の様に第１モードと同様に進行 するか、開口制動インタバルＩ２の終了及び閉鎖インタバル■４の開始の間の／ ヤソク保持イ゛５・タバルＩ３の期間は、シャッタ始動入力１９Ｎ＋に外部から 与えられた制御４に号（ごより駆動される。 特に１、ての第２七−トの動作で（よ、図４に表示の様に、工数符号かすべてゼ ロであり、そのため、ＮＯＲゲート４６の出力がハイ状態にアザ−！・される。 ラインＲ３Ｔのシステム・リセットがアサートされると、ＡＮＤゲー！・８６の 出力かハイ状態にアサートされ、５ＴＯＰフリツプフロツプ７６へのハード・リ セット入力が除去される。ＮＯＲゲート４６の出力かハイ状態に了り一トさねて いるので、ＯＲゲート８４の出力もまたハイ状態であり、シャッタ速度カウンタ ２３０及び２２０がディスエイプルされている。 シャッタの動作はシャッタ・ボタンを押すことによって開始され、それにｊ、っ て制御ライン１９Ｎ＋かロー状、聾になり、動作はシャッタ開口インタバル１１ −及びＩ２を経て前述の第１モードと同様に進行し、シャッタがその目標絞り状 態になる。シャッタ開口制動インタバルＩ２が終了すると、マスタ・カウンタ７ ５がその次のカウント値「３」にシーケコスし、それによってカウンタ・イネー ブル・ラインＣＥ３Ｎがロー状態にアサートされ、その結果、インバ・−夕〕７ ２の５ｙｎｃ　Ｃ１ｋ出力がハイ状態となり、ＡＮＤゲート９０の一方の人力が イネイブルされる。 第］モードの場合と同様に、デユーディサイクル・カウンタ］、８０及び１９０ の交互イネーブルかでき、それによって所要のシャッタ保持電流が与えられる。 チップ・イネーブル・ラインＣＥ３Ｎは引き続きロー状態にアサ−トされる。シ ャッタは、シャッタ・アクチコユ、−夕・ライン１９Ｎ＋がロー状態にアサー川 ・されている限り、開ロボジン〕ンに維持される。シャッタ・ボタンが解放され ると、ライン１９Ｎ＋がハイ状態に遷移し、そのため、ＡＮＤゲート９０の出力 がローからハイ状態に遷移し、Ｓ　Ｔ　ＯＰフリップフロップ７６がクロ、ツク １１、それによっ゛Ｃ同ノリツブフロップのＱＢＡＲ出力がロー状態１なる５、 千の結果、ＡＮＤゲート７７の出力がロー状態となり、フリップフロップ８１が クロックし、マスタ・カウンタ７５がカウント「３」からカラン１−　ｒ４Ｊ　 Ｉこイ２・クリメントされ、それによ−ってシャッタ保持状態が終了する。また 、第１モードの場合と同様に、マスタ・カウンタ７５がカウント「４」にインク リメントされる１ハさ、チップ・−ｒネーブル・ラインＣＥ４Ｎがアサートされ ていることにより、７５ソシコパ７リノブフロツプ２８３もクロックされ、その ため、ＦＬＡＳＨＥＮＡ、ＢＬＥ機能がライン１９Ｆを介してア廿−トされてい れば、フラッシュ・１・１１ガ信号が二個・ツタ閉鎖期間の開始に一致］、て発 生する。次いでシャッタの閉鎖は、前述のモード１と同様に進行する。 第３　、、ｅ−ド動作では、シャッタ絞りサイズと速度の両方が、Ｄ及び工数符 号によらずに外部ソースによっ−も一制御されろ。開ｌ］及び閉鎖インタバル１ １、Ｉ２及びＩ４、Ｉ５それぞれの期間はシャック制御ラ−１’　：１＝１９　 Ｎ＋及び１９Ｎ−に与えられた外部制御信号により決められる。同様に、開口制 動インタバル１２の終了及び閉鎖インタバルＩ４の開始の間のシャッタ保持イン タバルＩ３の期間は、シャッタ始動入力ライン１９ＮＡ−に列部から与えられた 制御信号ｌ、二より駆動される。、特に、この第３モー　ドの動作″Ｃは、図４ に表示の様に、Ｄ及び工数符号がずべて（−！口てあり、そのため、ＮＯＲゲー ト４４及び４６の出力かそれぞれハイ状、Ｉ！！にｒ→Ｊ−トされる。Ｎｉ１） Ｒゲ−ト４．４の出力がハイ状態にアサートされることにより、ＡＮＤＮＯゲー ト４４力がハイ状態にアイナートされ、ＡＮＤゲート５８及び７２各々の第１の 人力かハイ状態にア゛Ｊ゛−１・される。ＡＮＤゲート５８及び７２は、電流波 形制御回路１７０のＯＲアゲ−−２５４及び２５２の補助制御入力に接続され′ ＩＪいるので、ＡＮＤゲー　ト５８及び７：２の第２の人力の状態は、入力ライ ン１９Ｎ＋及び１９Ｎ−にＩ７たがって、シャッタ・アクチュエータへの順及び 逆電流の付与を決める。・インバータ５４を介し、ＡＮＤゲート４８のハ・ｆ出 力がＡ　Ｎ　Ｄゲー　ト５５の一方の入力でロー状態アサ−１・され、そのため 、５ＴＡＲＴノリソブノｌ’７ソブ５６かリセット保持さ４１、マスタ・カウン タ７５がｒネ・イブルされる。−とか阻止される。その結果、電流波形制御回路 〕、７０がライ−１９Ｎ−１及び１９Ｎ−の駆動信号によりにより排他的に制御 される。 第４モード動作では、シャッタ・アクチュエータのシーケンスは、まずシャッタ が予ｆｉ開ロポジションに開き、次いで絞りサイズをそのポイントから増加（ラ ンプ・アンプ）して、シャッタが目標絞りに達すると、その時点でシャッタが閉 じる。この一連の動作が行われるパルス・シーケンスの例が図５に示しである。 図５のパルス・シーケンスは、順電流３３゛　のデユーティ（ツ゛イクルか時間 とともに増加し、それによってシャッタ・アクチュエータに与えられる顛駆動電 流が増加する点が、図４のパルス・シーケンスとは異なる。 第１七−ト動作に関１−で前述１＝、　？一様に、目標絞り径（■）数）及びシ ±ツク速度（工数）て構成するンヤ・、ツタ・パラメータ画定符号が用いられる 。、Ｉ７かｌ−、、第４モード動作では、ＤＲ号は、予備の、少なめの直径の絞 りサイズ′を指定し、シャッタは当初そのサイズに開かれる。Ｔｉ号は、〕・ヤ ソタがそのｆ−備のボジジ３゛／から更に開口する時間の長さ炙指定ｌ１、更な る開口インタバルの端で到達するＰ終絞りサイズを定める。 第１モー　ドの場合り同様（１−５）冊ツら・、：＋閥構等の補助動作か、Ｆ　 ｉ−、Ａ　Ｓ　ＨＦ：ＮＡＢＥＬライソ］、９Ｆの状態に従って選択的にイネイ ブルされる。、使用可能状態では、補助（２フラツシユ）信号はシャッタかその 全開ポジシコンに達１．て、閉鎖に駆動され始めたとき（閉鎖加速インタバル１ ４の始め）に発生される。 第４モード動作は、制御パラメータの値及びＲＡＭＰ　ＥＮＡＢＬＥライン１９ Ｒが呼び出されるという事実にコ、って第１モードと異な、６．、ライン１９Ｒ の呼び出しにともない、マルテプレクサ〕９２が、前のモード１より３のように ライン１５５の絞りサイズに従って保持電流のデユーティサイクルを制御するの ではな（、カウンタ２２０の内容にデューテ、ザイクル制御入力として接続する 。　ＣＥ３Ｎロー状態のアサ−１・中は、Ｔ３−ＯＮカウンタ］８０及びＴ　３ −ＯＦ　Ｆカウンタ１９０のカウント期間はカウンタ２２０の内容によってそれ ぞれ相補的に増加され、図５に示す変化するデューディサ・ｆクル保持パルス３ ３′を生成する１゜したがって、第４モードの動作は、チップ・イネーブル・ラ インＣＥ″３Ｎのロー状態アサ−ト時に生ずることを別と（−５で、前述のよう に、７第１（−ドの動作と実質上同じである。 前述した本発明の各動作モードでは、シャッタが開かれる最終絞りサイズは、絞 りサイズ（Ｄ）制御符号及びシャッタ速度（Ｔ）制御符号が当初シャッタ制御符 号レジスタ４２にラッチされてシステムの各制御カウンタに適用される時点で定 められた。本発明の更なる（第５）動作モードでは、シャッタ絞りサイズは、関 連する制御プロセッサにより動的に可変であり、シャッタは第１の絞りサイズに 段階的に開き、その後更に第２の絞りサイズに増加することができる。 そのため、時間インタバル１１及びＩ２の和により定められかつマスク・カウン タ７５により生成されたＣＥ３Ｎイネーブル信号に関連する初期シャッタ開口期 間の終了と一致して、インバータ１７２の５ｙｎｃ　Ｃ１ｋ出力が関連の制御プ ロセッサによりモニタされる。５ｙｎｃ　Ｃ１ｋがシャッタ保持インタバル■３ の開始時にハイ状態になると、制御プロセッサが対応して、ライン１９Ｌのラッ チ・イネーブル信号を除去し、また新たな（大きめの絞りサイズ）Ｄ符号をシャ ッタ制御符号レジスタ４２に供給する。ラッチ・イネーブル信号は、次いでライ ン１９Ｌでリアサートされ、その結果、更新されたＤ符号がレジスタ４２にロー ドされ、絞りサイズ・カウンタ１６０及びマルチプレクサ１９２に与えられる。 ＡＮＤゲート１６４へのラッチ・イネーブル人力リアサートにより、当初の絞り サイズ符号が更新されたＤ符号に置き換えられる。大きめの絞りサイズ符号がマ ルチプレクサ１９２に与えられたのに伴い、シャッタ開口保持パルスのデユーテ ィサイクルが増加する。したがって、シャッタ・アクチュエータへの電流ドライ ブは、前にラッチされたＤ符号により定められた現在の絞りサイズにシャッタを 保持するに要するドライブより大きくなろう。 この増加した駆動電流により、シャッタは正規閉鎖（スプリング）バイアスに抗 して更に開口し、その結果、閉鎖バイアスと保持電流の増加されたデユーティサ イクルとの間に平衡状態が生ずる。シャッタは、この新たな、大きめのサイズの 絞り状態に、開口インタバルＩ３の終了時まで、すなわちＣＥ３Ｎラインかデア サートされて、マスタ・カウンタ７５がインクリメントされるまでとどまり、そ れによってＣＥ４Ｎラインがロー状態アサートされる。開口サイズ・カウンタ１ ６０は、新たにラッチされた（大きめの絞りサイズ）Ｄ符号を含んでいるので、 カウンタ２０４及び２０５の動作は大きめの時間インタバルに参照され、したが って所要の増加した閉鎖加速及び制動電流が時間インタバルＩ４及び１５期間中 にそれぞれ発生する。 外部の監視ソース（マイクロコントローラ）は、絞りサイズ増加の時間及び大き さの両方を制御するので、開口インタバル■３の長さを指定するシャッタ速度（ Ｔ）符号は、図６のタイミング線図に図解したように、絞りサイズの増加に十分 対応できることを意味する。図６は、本発明の第５モード動作を、シャッタ絞り サイズ増加が初期開口値Ａｌ（例えば、ｆｌｌ）から大きめの絞り値Ａ２（例１ 　えば、Ｆ２．８）の場合を例として示すものである。 ｌ　ｔｏ時のシャッタ開口インタバル（１１＋１２）開始時に、ラインＣＥＩＮ はマスク・カウンタ７５によりロー状態にアサートされ、シャッタは開かれて（ ３０１）、ちょうど第１モード動作時と同様にンヤッタ速度符号Ｔと共にレジス タ４２にラッチされた初期絞りサイズ制御符号Ｄ１により定められた初期絞りサ イズ（３０２）へと開口する。シャッタ開口インタバルの終わり、すなわちマス タ・カウンタ７５がＣＥ３Ｎロー状態でアサート時に、インバータ１７２の５ｙ ｎｃ　Ｃ１ｋ出力がｔ１時のマイクロコントローラへのフラグとしてハイ状態に なる。次いでマイクロコントローラ内のショートタイマが、ＣＥ３Ｎロー状態で アサート中に既定カウントにカウント・アウトする。そのとき、ラッチ・イネー ブルはデアサートされ、新たな絞りサイズ符号Ｄ２か制御符号バスに置かれる。 ｔ２時に、ラッチ・イネーブルはライン１９Ｌで再びアサートされ、その結果、 前述のように、新たなり２符号が絞りサイズカウンタ１６０及びマルチプレクサ １２２に与えられる。新たな大きめの絞りサイズ符号Ｄ２がマルチプレクサ１９ ２に与えられ、シャッタ開口保持パルスのデユーティサイクルが増加し、それに よって、シャッタが正規（スプリング）バイアスに抗して更に開口（３０３）Ｌ 、その結果、閉鎖バイアスと保持電流の増加されたデユーティサイクルとの間に 平衡状態が生ずる。シャッタは、この新たな、大きめのサイズの絞り状態（３０ ４）に、開口インタバルＩ３の終了時まで、すなわちＣＥ３Ｎラインがデアサー トされて、マスク・カウンタ７５がｔ３時にインクリメントされるまでとどまり 、それによってＣＥ４Ｎラインがロー状態アサートされる。絞りサイズカウンタ １６０は、大きめの絞りサイズ制御符号に更新されているので、カウンタ２０４ 及び２０５の動作は大きめの時間インタバルに参照され、その結果、増加した閉 鎖加速及び制動電流が発生しく３０５）、ジャシタがその元の閉じたポジション に１４時に復帰する。 以上の記述より明らかな通り、本発明は、カメラ・シャッタの開口及び閉鎖を制 御する、カウンタを基にした方法を提供するもので、この方法には多目的インタ フェース回路が含まれ、それによって、電磁駆動シャッタ・アクチュエータを操 作する制御電流か、パルス電流成分のシーケンスによりシャッタ始動シーケンス （開、保持、閉）を通して正確に定められ、その結果、シャッタ・アクチュエー タによりシャッタか指定の絞りサイズに開き、その目標絞り状態に所望のシャッ タ速度にしたがって開口を保持し、次いでその閉じたポジションに復帰する。 シャッタの動作を多様な制御用途に適応できるようにするため、クロック信号カ ウンタ装置の動作機能は適用される外部制御信号にしたがって選択的に制御可能 になっている。とくに、クロック信号カウンタ装置の動作機能は、シャッタ速度 及び絞りサイズ制御符号の既定値によって制御可能であり、その結果、ンヤッタ 操作の手動及びプロセッサに基づいた監視を任意に行うことができる。 本発明にしたがって示しかつ記述した実施態様は、言うまでもなくこれに限定す るものでなく、当分野の技術を有する者には無数の変更が可能であり、したがっ て、ここに記述の詳細に限らず、当分野の通常の技術を育する者にとって自明の 変更もすべて本発明に含まれるものである。 ＦＩＧ、１ ＦＩＧ、２ 時間　−一一一一一一一一一一一一一 ＦＩＧ、Ｊ ＦＩＧ、５ ＦＩＧ、６ カウンタ駆動シャッタ・アクチュエータ制御回路要約書 スチル・カメラ用電磁駆動ンヤッタ・アクチュエータを操作する制御電流が、ン ヤッタ始動全シーケンス（開口、開口保持及び閉鎖）を通じて正確に定められる 多目的インタフェース回路。同回路は、シャッタ・アクチュエータ駆動電流波形 の各々の成分に関連する一組のカウンタ回路を含むクロック信号カウンタ装置を 有する。カウンタ回路は、順次イネイブルされてクロック信号ジェネレータの発 するクロック信号をカウントする。カウンタ回路は、カウントされたクロック信 号の数と所望のシャッタ開口サイズ及びシャッタ速度を表す一組のカメラ・シャ ッタ制御符号との間の一組の関係にしたがって出力信号を生成する。アクチュエ ータ駆動電流の各々の成分の発生をクロック信号カウンタ回路により生成される 出力信号にしたがって制御するため、制御回路がクロック信号カウンタ装置に接 続される。 国際調査報告 −１１１“＾＃Ｉ″　ＰＣＴ／ＴＪＳ　９１１０９５１７ＡＮ）−４ＡｈＪ３　 ＡＮＮＥ：Ｘ　Ａｆ’Ｊｆ％ＪＥＸＥ

Claims (44)

【特許請求の範囲】
1. １．シャッタの開口及び閉鎖を制御するシャッタ・アクチュエータにアクチュエ ータ駆動電流を供給するシャッタ・アクチュエータ制御回路を有し、前記アクチ ュエータ駆動電流は複数の逐次成分を含み、それによって前記シャッタ・アクチ ュエータが前記シャッタを既定の開口ポジションに置き、次いで前記シャッタを その閉鎖ポジションに置く、シャッタ制御機構に使用され、前記アクチュエータ 駆動電流の複数の逐次成分の各々の持続時間を制御する装置が、供給されたクロ ック信号を制御可能にカウントし、カウントされたクロック信号の数と、シャッ タ絞りサイズ及びシャッタ速度を表す制御符号との間の既定の関係にしたがって 出力信号を生成するように接続されたクロック信号カウンタ装置と、 前記クロック信号カウンタ装置に接続され、前記アクチュエータ駆動電流の各成 分の発生を前記クロック信号カウンタ回路により生成される出力信号にしたがっ て制御する制御回路とを含むことを特徴とする装置。
2. ２．請求項１に記載の装置において、前記シャッタを前記既定の開口ポジション にもたらすように前記シャッタ・アクチュエータを始動する前記アクチュエータ 駆動電流の前記逐次成分のひとつが、時間に伴って所定の特性が変化する逐次パ ルスを有する一連の電流パルスを含むことを特徴とする装置。
3. ３．請求項２に記載の装置において、前記一連の電流パルスの逐次パルスの前記 所定の特性が同パルスのデューティサイクルに対応することを特徴とする装置。
4. ４．請求項１の記載の装置において、前記アクチュエータ駆動電流が、前記シャ ッタ・アクチュエータに前記シャッタを逐次開口、開口保持、及び閉鎖させる各 成分を含むことを特徴とする装置。
5. ５．請求項４に記載の装置において、前記シャッタ・アクチュエータに前記シャ ッタをその開口ポジションに保持させる前記アクチュエータ駆動電流の前記逐次 成分のひとつが、一連の電流パルスを含むことを特徴とする装置。
6. ６．請求項４に記載の装置において、前記シャッタ・アクチュエータに前記シャ ッタをその開口ポジションに置かせる前記アクチュエータ駆動電流の前記逐次成 分のひとつが、第１の極性及び第１の持続時間を有する第１の電流パルスで、前 記シャッタ・アクチュエータを駆動して前記シャッタをその閉鎖ポジションから 既定の開口ポジションへ開口加速させるパルスと、第２の極性及び第２の持続時 間を有する第２の電流パルスで、前記アクチュエータを駆動して前記シャッタの 開口を制動し、前記シャッタを前記既定の開口ポジションに置かせるパルスとを 含むことを特徴とする装置。
7. ７．請求項６に記載の装置において、前記シャッタ・アクチュエータに前記シャ ッタをその開口ポジションに保持させる前記アクチュエータ駆動電流の前記逐次 成分のひとつが、前記第１の極性及び第３の持続時間を有する一連の第３の電流 パルスを含むことを特徴とする装置。
8. ８．請求項７に記載の装置において、前記シャッタ・アクチュエータに前記シャ ッタを前記既定の開口ポジションから閉じさせる前記アクチュエータ駆動電流の 前記逐次成分のひとつが、前記第２の極性及び第４の持続時間を有する第４の電 流パルスで、前記シャッタ・アクチュエータを駆動して前記シャッタをその既定 の開口ポジションから閉鎖ポジションへ加速させるパルスと、前記第１の極性及 び第５の持続時間を有する第５の電流パルスで、前記アクチュエータを駆動して 前記シャッタの閉鎖を制動し、前記シャッタを閉鎖ポジションに置かせるパルス とを含むことを特徴とする装置。
9. ９．請求項４に記載の装置において、前記クロック信号カウンタ装置が、前記ア クチュエータ駆動電流の成分と各々関連する複数のカウンタ回路で、前記制御符 号にしたがって各々複数のクロック信号をカウントするように接続され、前記ア クチュエータ駆動電流の逐次成分の各々の持続時間を定めるカウンタ回路を含む ことを特徴とする装置。
10. １０．請求項９に記載の装置において、前記クロック信号カウンタ装置が、前記 シャッタ・アクチュエータに前記シャッタをシャッタ速度を表す符号にしたがっ て既定の開口ポジションに保持させる前記アクチュエータ駆動電流の前記逐次成 分のひとつに関連する第１及び第２のカウンタ回路で、前記第１のカウンタ回路 はシャッタ保持電流パルスのオン・タイムを表す出力信号を発し、かつ前記第２ のカウンタ回路は前記シャッタ保持電流パルスのオフ・タイムを表す出力信号を 発し、前記シャッタ保持電流パルスのオン・タイム及びオフ・タイムの合計が前 記シャッタが前記シャッタ速度を表す符号にしたがって前記既定の開口ポジショ ンに保持される時間の長さに対応する、第１及び第２のカウンタ回路を含むこと を特徴とする装置。
11. １１．請求項１０に記載の装置において、前記クロック信号カウンタ装置が、前 記シャッタ・アクチュエータに前記シャッタを前記既定の開口ポジションに置か せる前記アクチュエータ駆動電流の前記逐次成分のひとつに関連する第３及び第 ４のカウンタ回路で、前記第３のカウンタ回路はシャッタ開口電流パルスの持続 時間を表す出力信号を発し、かつ前記第４のカウンタ回路はシャッタ開口制動電 流パルスを表す出力信号を発し、前記シャッタ開口電流パルス及びシャッタ開口 制動電流パルスの組み合わせが前記シャッタが前記シャッタ絞りサイズを表す符 号にしたがって開口される絞りサイズに対応する、第３及び第４のカウンタ回路 を含むことを特徴とする装置。
12. １２．請求項１１に記載の装置において、前記クロック信号カウンタ装置が、前 記シャッタ・アクチュエータに前記シャッタをその閉鎖ポジションに復帰させる 前記アクチュエータ駆動電流の前記逐次成分のひとつに関連する第５及び第６の カウンタ回路で、前記第５のカウンタ回路はシャッタ閉鎖電流パルスの持続時間 を表す出力信号を発し、かつ前記第６のカウンタ回路はシャッタ閉鎖制動電流パ ルスを表す出力信号を発し、前記シャッタ閉鎖電流パルス及びシャッタ閉鎖制動 電流パルスの組み合わせが前記シャッタの閉鎖ポジションへの復帰に要するアク チュエータ駆動電流に対応する、第５及び第６のカウンタ回路を含むことを特徴 とする装置。
13. １３．請求項２に記載の装置において、前記クロック信号カウンタ装置が、前記 シャッタ・アクチュエータに前記シャッタを前記既定の開口ポジションに置かせ る前記アクチュエータ駆動電流の前記逐次成分のひとつにに関連する第１及び第 ２のカウンタ回路で、前記第１のカウンタ回路は前記クロック信号ジェネレータ が発したクロック信号をカウントし、また前記電流パルスのシーケンスのパルス のオン・タイムを表す出力信号を生成し、かつ前記第２のカウンタ回路は前記ク ロック信号ジェネレータが発したクロック信号をカウントし、また前記電流パル スのシーケンスのパルスのオフ・タイムを表す出力信号を発し、前記パルスのシ ーケンスのオン・タイム及びオフ・タイムの合計が前記シャッタが所望の開口サ イズで前記既定の開口ポジションに置かれるタイムである、第１及び第２のカウ ンタ回路を含むことを特徴とする装置。
14. １４．請求項１３に記載の装置において、前記クロック信号カウンタ装置が、前 記第１及び第２のカウンタの動作を制御して、出力信号を生成するカウント値及 び前記電流パルスのシーケンスの逐次パルスのオン・タイム及びオフ・タイムを 時間とともに変える手段を含むことを特徴とする装置。
15. １５．請求項１に記載の装置において、補助装置の動作を制御可能に同期化する 補助装置制御回路で、前記クロック信号カウンタ装置に接続され、前記補助装置 を前記出力信号のひとつの発生に同期して動作させる手段を含む、補助装置制御 回路を更に含むことを特徴とする装置。
16. １６．請求項１３に記載の装置において、前記シャッタ・アクチュエータに前記 シャッタを前記既定の開口ポジションから閉じさせる前記アクチュエータ駆動電 流の前記逐次成分のひとつが、前記第２の極性及び第３の持続時間を有する第３ の電流パルスで、前記シャッタ・アクチュエータを駆動して前記シャッタを前記 既定の開口ポジションから閉鎖ポジションへ加速させるパルスと、前記第１の極 性及び第４の持続時間を有する第４の電流パルスで、前記アクチュエータを駆動 して前記シャッタの閉鎖を制動し、前記シャッタを閉鎖ポジションに置かせるパ ルスと、前記クロック信号カウンタ装置が、前記第３の電流パルスの持続時間を 表す出力信号を発する第３のカウンタ回路及び前記第４の電流パルスの持続時間 を表す出力信号を発する第４のカウンタ回路を含み、前記第３及び第４の電流パ ルスの組み合わせが前記シャッタめ閉鎖ポジションへの復帰に要するアクチュエ ータ駆動電流に対応することを特徴とする装置。
17. １７．請求項１６に記載の装置において、補助装置の動作を制御可能に同期化す る補助装置制御回路で、前記クロック信号カウンタ装置に接続され、前記補助装 置を前記第３の電流パルスの発生に同期して動作させる手段を含む、補助装置制 御回路を更に含むことを特徴とする装置。
18. １８．請求項１に記載の装置において、前記アクチュエータ駆動電流が、前記シ ヤッタ・アクチュエータに前記シャッタを逐次閉鎖ポジションから予備開口ポジ ションへ進め、漸次前記予備開口ポジションから既定の開口ポジションへ更に前 記シャッタを開き、次いで前記シャッタを閉じるようにするそれぞれの成分を含 むことを特徴とする装置。
19. １９．請求項１８に記載の装置において、前記シャッタ・アクチュエータに、漸 次前記予備開口ポジションから所定の開口に関連した既定の開口ポジションへ更 に前記シャッタを開かせる前記アクチュエータ駆動電流の前記逐次成分のひとつ が、第１の極性を有し逐次パルスのオン・タイムが時間とともに変わる電流パル スのシーケンスを含むことを特徴とする装置。
20. ２０．請求項１９に記載の装置において、前記シャッタ・アクチュエータに、前 記シャッタをその予備開口ポジションに進めさせる前記アクチュエータ駆動電流 の前記逐次成分のひとつが、第１の極性及び第１の持続時間を有し、前記シャッ タ・アクチュエータを駆動して前記シャッタをその閉鎖ポジションから前記予備 開口ポジションへ加速する第１の電流パルスと、第２の極性及び第２の持続時間 を有し、前記シャッタ・アクチュエータを駆動して前記シャッタの開口を制動し て前記シャッタを前記予備開口ポジションに進める第２の電流パルスとを含むこ とを特徴とする装置。
21. ２１．請求項２０に記載の装置において、前記シャッタ・アクチュエータに前記 シャッタを前記既定の開口ポジションから閉じさせる前記アクチュエータ駆動電 流の前記逐次成分のひとつが、前記第２の極性及び第４の持続時間を有する第４ の電流パルスで、前記シャッタ・アクチュエータに前記シャッタを前記既定の開 口ポジションから閉鎖ポジションへ加速させるパルスと、前記第１の極性及び第 ５の持続時間を有する第５の電流パルスで、前記アクチュエータを駆動して前記 シャッタの閉鎖を制動し、前記シャッタを閉鎖ポジションに置かせるパルスとを 含むことを特徴とする装置。
22. ２２．請求項２１に記載の装置において、前記クロック信号カウンタ装置が、前 記アクチュエータ駆動電流の成分と関連する複数のカウンタ回路で、前記制御符 号にしたがって各々複数のクロック信号をカウントするように接続され、前記ア クチュエータ駆動電流の逐次成分の持続時間を定めるカウンタ回路を含むことを 特徴とする装置。
23. ２３．請求項２２に記載の装置において、前記クロック信号カウンタ装置が、前 記シャッタ・アクチュエータに前記シャッタを漸次前記予備開口ポジションから 前記既定の開口ポジションへ開かせる前記アクチュエータ駆動電流の前記逐次成 分のひとつに関連する第１及び第２のカウンタ回路で、前記第１のカウンタ回路 は前記クロック信号ジェネレータが発するクロック信号をカウントし、また前記 第３の電流パルスのシーケンスの各々のオン・タイムを表す出力信号を発し、か つ前記第２のカウンタ回路は前記クロック信号ジェネレータが発するクロック信 号をカウントし、また前記第３の電流パルスのシーケンスの各々のオフ・タイム を表す出力信号を発する第１及び第２のカウンタ回路と、前記第１及び第２のカ ウンタの動作を制御して、出力信号を生成するカウント値及び前記電流パルスの シーケンスの逐次パルスのオン・タイム及びオフ・タイムを時間とともに変える 手段とを含むことを特徴とする装置。
24. ２４．請求項１に記載の装置において、前記クロック信号カウンタ装置の動作機 能性を外部制御信号にしたがって選択的に制御する手段を更に含むことを特徴と する装置。
25. ２５．請求項２４に記載の装置において、前記選択的に制御する手段が、前記ク ロック信号カウンタ装置の所定のクロック信号カウント動作を選択的にバイパス し、かつ生成された出力信号の特性を外部より適用した信号にしたがって制御し 、それによって前記制御回路が前記アクチュエータ駆動電流の各々の成分の発生 を前記外部より適用の信号によって制御する手段を含むことを特徴とする装置。
26. ２６．請求項２５に記載の装置において、前記選択的に制御する手段が、前記ク ロック信号カウンタ装置のクロック信号カウント動作を選択的にバイパスし、か つ生成された出力信号の特性を外部より適用した信号により排他的に制御し、そ れによって前記制御回路が前記アクチュエータ駆動電流の各々の成分の発生を前 記外部より適用の信号にしたがい、かつ前記クロック信号ジェネレータ回路によ り生成されたクロック信号のカウントによってのみ制御する手段を含むことを特 徴とする装置。
27. ２７．請求項２４に記載の装置において、前記選択的に制御する手段が、前記ク ロック信号カウンタ装置の所定のクロック信号カウント動作を選択的にバイパス し、かつ生成された出力信号の特性を外部より適用した信号にしたがって、前記 シャッタ・アクチュエータに前記シャッタを開口保持させるアクチュエータ駆動 電流の成分各々について制御し、それによって前記制御回路が、前記シャッタを 開閉する前記アクチュエータ駆動電流の各々の成分の発生を前記クロック信号カ ウンタ装置のクロック信号カウント動作にしたがって制御し、かつ前記シャッタ を開口保持する前記アクチュエータ駆動電流の各々の成分の発生を前記外部より 適用の信号によって制御する手段を含むことを特徴とする装置。
28. ２８．請求項２４に記載の装置において、前記選択的に制御する手段が、前記ク ロック信号カウンタ装置の動作機能性を前記制御符号の所定値によって制御する 手段を含むことを特徴とする装置。
29. ２９．シャッタの開口及び閉鎖を制御するシャッタ・アクチュエータにアクチュ エータ駆動電流を供給するシャッタ・アクチュエータ制御回路を有し、前記アク チュエータ駆動電流は複数の逐次成分を含み・それによって前記シャッタ・アク チュエータが前記シャッタを既定の開口ポジションに置き、次いで前記シャッタ をその閉鎖ポジションに置く、シャッタ制御機構に使用され、前記アクチュエー タ駆動電流の複数の逐次成分の各々の持続時間を制御する装置が、供給されたク ロック信号を制御可能にカウントし、カウントされたクロック信号の数と、シャ ッタ絞りサイズ及びシャッタ速度を表す制御符号との間の既定の関係にしたがっ て出力信号を生成するように接続されたクロック信号カウンタ装置で、同カウン タ装置は、前記駆動電流の逐次成分に関連する逐次時間インタバルを通じてシー ケンスしかつ前記クロック信号カウンタ装置によるクロック信号のカウントを制 御するマスタ・カウンタを含む、クロック信号カウンタ装置と、前記クロック信 号カウンタ装置に接続され、前記アクチュエータ駆動電流の各成分の発生を前記 クロック信号カウンタ回路により生成される出力信号にしたがって制御する制御 回路とを含むことを特徴とする装置。
30. ３０．請求項２９に記載の装置において、前記クロック信号カウンタ装置が、前 記アクチュエータ駆動電流の成分に各々関連する複数のカウンタ回路で、前記マ スタ・カウンタにフィードバック経路で接続され、その結果、前記マスタ・カウ ンタが前記カウンタの動作を逐次可能化して前記アクチュエータ駆動電流の逐次 成分を実現するカウンタ回路を含むごとを特徴とする装置。
31. ３１．請求項２９に記載の装置において、前記アクチュエータ駆動電流が、前記 シャッタ・アクチュエータに前記シャッタを逐次開口、開口保持、及び閉鎖させ る各成分を含むことを特徴とする装置。
32. ３２．請求項３１に記載の装置において、前記シャッタ・アクチュエータに前記 シャッタをその開口ポジションに保持させる前記アクチュエータ駆動電流の前記 逐次成分のひとつが、一連の電流パルスを含むことを特徴とする装置。
33. ３３．請求項３１に記載の装置において、前記シャッタ・アクチュエータに前記 シャッタをその開口ポジションに置かせる前記アクチュエータ駆動電流の前記逐 次成分のひとつが、一組の逐次反対極性の電流パルスで、前記シャッタ・アクチ ュエータを駆動して前記シャッタをその閉鎖ポジションから既定の開口ポジショ ンへ開口加速させ、次いで前記シャッタの開口を制動して、前記シャッタを前記 既定の開口ポジションに置かせるパルスを含むことを特徴とする装置。
34. ３４．請求項３１に記載の装置において、前記シャッタ・アクチュエータに前記 シャッタをその開口ポジションから閉鎖ポジションに復帰させる前記アクチュエ ータ駆動電流の前記逐次成分のひとつが、一組の逐次反対極性の電流パルスで、 前記シャッタ・アクチュエータを駆動して前記シャッタをその開口ポジションか ら閉鎖ポジションへ加速させ、次いで前記シャッタの閉鎖を制動して、前記シャ ッタをその閉鎖ポジションに置かせるパルスを含むことを特徴とする装置。
35. ３５．請求項２９に記載の装置において、前記アクチュエータ駆動電流が、前記 シャッタ・アクチュエータに前記シャッタを第１の開口ポジションに逐次開口さ せ、前記シャッタを第２の開口ポジションに更に開かせ、次いで前記シャッタを 閉鎖させる各成分を含むことを特徴とする装置。
36. ３６．請求項３５に記載の装置において、前記シャッタ・アクチュエータに前記 シャッタを第２の開口ポジションに更に開かせる前記アクチュエータ駆動電流の 前記逐次成分のひとつが、一連のパルスを第１のデューティサイクルに発して前 記シャッタを前記第１の開口ポジションに開口保持させ、その後前記パルスのデ ューティサイクルを増加して前記シャッタを前記第２の開口ポジションに更に開 かせる手段を含むことを特徴とする装置。
37. ３７．請求項２９に記載の装置において、前記クロック信号カウンタ装置の動作 機能性を外部制御信号にしたがって選択的に制御する手段を更に含むことを特徴 とする装置。
38. ３８．請求項３７に記載の装置において、前記選択的に制御する手段が、前記ク ロック信号カウンタ装置の所定のクロック信号カウント動作を選択的にバイパス し、かつ生成された出力信号の特性を外部より適用した信号にしたがって制御し 、それによって前記制御回路が前記アクチュエータ駆動電流の各々の成分の発生 を前記外部より適用の信号によって制御する手段を含むことを特徴とする装置。
39. ３９．請求項３８に記載の装置において、前記選択的に制御する手段が、前記ク ロック信号カウンタ装置のクロック信号カウント動作を選択的にバイパスし、か つ生成された出力信号の特性を外部より適用した信号により排他的に制御し、そ れによって前記制御回路が前記アクチュエータ駆動電流の各々の成分の発生を前 記外部より適用の信号にしたがい、かつ前記クロック信号ジェネレータ回路によ り生成されたクロック信号のカウントを除外して制御する手段を含むことを特徴 とする装置。
40. ４０．請求項３７に記載の装置において、前記選択的に制御する手段が、前記ク ロック信号カウンタ装置の所定のクロック信号カウント動作を選択的にバイパス し、かつ生成された出力信号の特性を外部より適用した信号にしたがって、前記 シャッタ・アクチュエータに前記シャッタを開口保持させるアクチュエータ駆動 電流の成分各々について制御し、それによって前記制御回路が、前記シャッタを 開閉する前記アクチュエータ駆動電流の各々の成分の発生を前記クロック信号カ ウンタ装置のクロック信号カウント動作にじたがって制御し、かつ前記シャッタ を開口保持する前記アクチュエータ駆動電流の各々の成分の発生を前記外部より 適用の信号によって制御する手段を含むことを特徴とする装置。
41. ４１．請求項３７に記載の装置において、前記選択的に制御する手段が、前記ク ロック信号カウンタ装置の動作機能性を前記制御符号の所定値によって制御する 手段を含むことを特徴とする装置。
42. ４２．請求項２９に記載の装置において、前記クロック信号カウンタ装置が、ク ロック信号をシャッタ開口サイズを表す制御符号にしたがってカウントする第１ のカウンタと、クロック信号をシャッタ速度を表す制御符号にしたがってカウン トする第２のカウンタとを含み、前記第１及び第２のカウンタが前記マスタ・カ ウンタにフィードバック経路で接続され、前記マスタ・カウンタが前記駆動電流 の逐次成分と関連する前記逐次時間インタバルを通じてシーケンスし、かつクロ ック信号を前記クロック信号カウンタ装置により制御することを特徴とする装置 。
43. ４３．シャッタの動作を制御するシャッタ・アクチュエータにアクチュエータ駆 動電流を供給するシャッタ・アクチュエータ制御回路を有し、前記アクチュエー タ駆動電流は複数の逐次成分を含み、それによって前記シャッタ・アクチュエー タが前記シャッタを開口及び閉鎖ポジションを通じてステップさせるシャッタ制 御機構に使用され、前記アクチュエータ駆動電流の複数の逐次成分の各々の持続 時間を制御する装置が、 供給されたクロック信号を制御可能にカウントし、カウントされたクロック信号 の数と、所定のシャッタ特性を表す制御符号との間の既定の関係にしたがって出 力信号を生成するように接続されたクロック信号カウンタ装置で、同カウンタ装 置は、前記駆動電流の逐次成分に関連する逐次時間インタバルを通じてシーケン スしかつ前記クロック信号カウンタ装置によるクロック信号のカウントを制御す るマスタ・カウンタを含む、クロック信号カウンタ装置と、前記クロック信号カ ウンタ装置に接続され、前記アクチュエータ駆動電流の各成分の発生を前記クロ ック信号カウンタ回路により生成される出力信号にしたがって制御する制御回路 とを含むことを特徴とする装置。
44. ４４．請求項４３に記載の装置において、前記クロック信号カウンタ装置が、前 記アクチュエータ駆動電流の成分に関連する複数のカウンタ回路で、前記マスタ ・カウンタにフィードバック経路で接続され、その結果、前記マスタ・カウンタ が前記カウンタの動作を逐次可能化して前記アクチュエータ駆動電流の逐次成分 を実現するカウンタ回路を含むことを特徴とする装置。