JPH0547809A - 半導体素子のダイボンド方法 - Google Patents

半導体素子のダイボンド方法

Info

Publication number
JPH0547809A
JPH0547809A JP19767291A JP19767291A JPH0547809A JP H0547809 A JPH0547809 A JP H0547809A JP 19767291 A JP19767291 A JP 19767291A JP 19767291 A JP19767291 A JP 19767291A JP H0547809 A JPH0547809 A JP H0547809A
Authority
JP
Japan
Prior art keywords
via hole
fine powder
die
solder
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19767291A
Other languages
English (en)
Inventor
Toshiaki Kitano
俊明 北野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP19767291A priority Critical patent/JPH0547809A/ja
Publication of JPH0547809A publication Critical patent/JPH0547809A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【目的】 バイアホールのクラックを防止し、信頼性・
歩留りを向上させた半導体素子のダイボンド方法を得
る。 【構成】 微小粉体６を樹脂７で被覆し、これをＧａＡ
ｓ基板２に形成されたバイアホール４に充填して加熱
し、微小粉体６をバイアホール４内に固着し、これをパ
ッケージ１０にソルダ１１を用いてダイボンドすること
を特徴とし、ダイボンドにおけるソルダ１１のバイアホ
ール４内への浸入が防止され、製造歩留りおよび信頼性
が向上する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、バイアホールにソルダ
が浸入するのを防止するようにしたバイアホールを備え
た半導体素子のダイボンド方法に関するものである。
【０００２】
【従来の技術】図５はバイアホールを有する半導体素子
１の断面図であり、この図において、２はＧａＡｓ等の
基板、３は上部電極、４はバイアホール、５は表面メッ
キ層である。図６はパッケージ１０上にソルダ１１を塗
布した状態を示す断面図である。図７は、図５の半導体
素子１を、図６のパッケージ１０上にダイボンドした後
のバイアホール４を備えた半導体素子１の断面図であ
る。
【０００３】上記のダイボンドは、パッケージ１０を高
温プレート（図示せず）上におき、ソルダ１１をパッケ
ージ１０上に塗布し、中空のバイアホール４を備えた半
導体素子１をパッケージ１０に接着する。
【０００４】
【発明が解決しようとする課題】従来のダイボンド方法
は、以上のように行われているので、中空のバイアホー
ル４にソルダ１１が浸入することを防ぐことができず、
凝固したソルダ１１による応力によって、特定の結晶方
向にクラックが発生する問題点があった。
【０００５】本発明は、上記のような問題点を解消する
ためになされたもので、クラックの発生が防止できる半
導体素子のダイボンド方法を得ることを目的とする。
【０００６】
【課題を解決するための手段】本発明に係る半導体素子
のダイボンド方法は、中空のバイアホールを微小粉体で
充填し、ソルダのバイアホールへの浸入を防ぐものであ
る。微小粉体としては、シリコン，ガラス，酸化チタ
ン，酸化鉄などの少なくとも１種からなり、３〜１００
μｍの粒径のものを用いる。
【０００７】
【作用】本発明においては、バイアホールに充填された
微小粉体によりバイアホール内にソルダが浸入すること
がなくなる。
【０００８】
【実施例】図１は本発明の一実施例を示すバイアホール
を有する半導体素子の断面図である。この図において、
１〜５は図５〜図７と同じものであり、６は前記中空の
バイアホール４内に充填された３〜１００μｍの微小粉
体、７は樹脂である。図２は本発明に基づく半導体素子
１をパッケージ１０上にソルダ１１を用いてダイボンド
した様子を示す断面図である。バイアホール４は、径が
３００μｍ、深さが１５０μｍ程度であるので、微小粉
体６の粒径は３〜１００μｍ程度が良い。
【０００９】微小粉体６で充填されたバイアホール４の
形成方法は、図３に示すように、樹脂７を被覆した微小
粉体６を図４（ａ）に示すように充填し、これを加熱し
て樹脂７により微小粉体６を図４（ｂ）に示すようにバ
イアホール４に接着し、固着させる。このように、微小
粉体６を充填したバイアホール４を従来例と同様にダイ
ボンドを行うと、図２に示すように、バイアホール４に
微小粉体６が充填されているので、ダイボンド工程にお
けるソルダ１１の浸入を防ぐことができる。
【００１０】また、微小粉体６の材料としては、熱膨張
係数がＧａＡｓと同等で、基板２に熱応力でクラックが
入らない材料、例えばシリコン，ガラス，酸化チタン，
酸化鉄などを用いることができる。また、微小粉体６の
バイアホール４内への接着は樹脂７のみでなく、シリコ
ーングリース等他の接着剤を用いることもできる。
【００１１】
【発明の効果】以上説明したように、本発明によれば、
基板に形成したバイアホールに微小粉体を充填した後、
ソルダによりパッケージにダイボンドするので、ソルダ
がバイアホールに浸入することはなく、したがって、ソ
ルダによる応力の発生がなく、クラックの発生が防止で
き、信頼性・歩留りの向上が可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例のバイアホールを有する半導
体素子の断面図である。
【図２】本発明の一実施例のバイアホールを備えたダイ
ボンド後の断面図である。
【図３】本発明における微小粉体の一例を示す断面図で
ある。
【図４】本発明の微小粉体の充填方法を示す断面図であ
る。
【図５】従来のバイアホールを有する半導体素子の断面
図である。
【図６】従来のソルダを塗布したパッケージの断面図で
ある。
【図７】従来のバイアホールを有する半導体素子のダイ
ボンド後の様子を示す断面図である。
【符号の説明】
１ 半導体素子 ２ 基板 ３ 上部電極 ４ バイアホール ５ 表面メッキ層 ６ 微小粉体 ７ 樹脂 １０ パッケージ １１ ソルダ

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】半導体素子を構成する基板に形成されたバ
    イアホールに、微小粉体を充填し、この基板をパッケー
    ジにソルダによりダイボンドすることを特徴とする半導
    体素子のダイボンド方法。
  2. 【請求項２】微小粉体は、シリコン，ガラス，酸化チタ
    ン，酸化鉄などの少なくとも１種からなり、３〜１００
    μｍの粒径を有することを特徴とする請求項１に記載の
    半導体素子のダイボンド方法。
JP19767291A 1991-08-07 1991-08-07 半導体素子のダイボンド方法 Pending JPH0547809A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19767291A JPH0547809A (ja) 1991-08-07 1991-08-07 半導体素子のダイボンド方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19767291A JPH0547809A (ja) 1991-08-07 1991-08-07 半導体素子のダイボンド方法

Publications (1)

Publication Number Publication Date
JPH0547809A true JPH0547809A (ja) 1993-02-26

Family

ID=16378419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19767291A Pending JPH0547809A (ja) 1991-08-07 1991-08-07 半導体素子のダイボンド方法

Country Status (1)

Country Link
JP (1) JPH0547809A (ja)

Similar Documents

Publication Publication Date Title
US4772935A (en) Die bonding process
JP3233535B2 (ja) 半導体装置及びその製造方法
US4545840A (en) Process for controlling thickness of die attach adhesive
JPH0222540B2 (ja)
JP2000022052A (ja) 半導体装置及びその製造方法
EP0119691A2 (en) Bonding semiconductive bodies
JP2943764B2 (ja) フリップチップ実装型半導体素子の樹脂封止構造
EP0090566B1 (en) Semiconductor device package
JPH0340939B2 (ja)
US3785892A (en) Method of forming metallization backing for silicon wafer
US4592794A (en) Glass bonding method
US3233309A (en) Method of producing electrically asymmetrical semiconductor device of symmetrical mechanical design
JPH0547809A (ja) 半導体素子のダイボンド方法
CA1244147A (en) Die bonding process
JPH0653271A (ja) 半導体装置のワイヤーボンディング方法
JPH03108361A (ja) 半導体集積回路装置
JP2504465B2 (ja) 半導体装置
KR100192226B1 (ko) 반도체 패키지 제조방법
JP2522165B2 (ja) 半導体装置
JPH09237863A (ja) 半導体リードフレーム及び半導体パッケージ方法
JPS60170246A (ja) 半導体装置及びその製造方法
JPH0136705B2 (ja)
JPH07176557A (ja) 半導体装置
JPH0527979B2 (ja)
JPS6016432A (ja) 半導体装置