JPH0547599A - Ｃｒアレイ - Google Patents

Abstract

(57)【要約】 【構成】 積層セラミックブロック１１の側面２１，２
２上に、第１および第２の端子電極２３，２５ならびに
アース端子電極２４，２６を形成し、主面２７上に、第
１および第２の端子電極２３，２５間で延びる、第１の
抵抗膜３３、タップ電極１３および第２の抵抗膜３４を
形成する。ブロック１１の内部において複数のコンデン
サエレメントを与えるように形成された第１のコンデン
サ電極は、バイアホールを介してタップ電極１３に接続
されるとともに、第２のコンデンサ電極は、共通にアー
ス端子電極２４，２６に接続される。 【効果】 高周波用フィルタアレイとして用いることが
できるＣＲアレイが一体化かつ小型化され、高密度実装
に対応することができるとともに、表面実装が可能にな
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、複数個のコンデンサ
エレメントおよび複数個の抵抗器エレメントを含むＣＲ
アレイに関するもので、特に、このようなＣＲアレイを
一体化された部品とするための改良に関するものであ
る。

【０００２】

【従来の技術】たとえばコンピュータに含まれるいくつ
かの集積回路素子とアースとの間には、信号中のノイズ
を除去するため、フィルタアレイが挿入される。フィル
タアレイは、各々、少なくとも１つのコンデンサエレメ
ントおよび少なくとも１つの抵抗器エレメントを含み、
かつ共通にアース接続された、複数のフィルタ回路を構
成するもので、集積回路素子に備える複数のピンの各々
に個々のフィルタ回路が接続される。

【０００３】このようなフィルタアレイの一例が、図５
に示されている。図５に示したフィルタアレイ１は、複
数、たとえば８つのコンデンサエレメント２を備え、こ
れらコンデンサエレメント２の各々の一方端子は、第１
の抵抗器エレメント３を介して第１の端子４に電気的に
接続される。また、コンデンサエレメント２のこの一方
端子は、さらに、第２の抵抗器エレメント５を介して第
２の端子６に電気的に接続される。コンデンサエレメン
ト２の各々の他方端子は、共通に接続され、アース端子
７に電気的に接続される。

【０００４】

【発明が解決しようとする課題】図５に示したフィルタ
アレイ１は、最も典型的には、コンデンサエレメント２
を与える複数のコンデンサ部品ならびに第１および第２
の抵抗器エレメント３および５を与える複数の抵抗器部
品といったディスクリートな部品を組合わせて構成され
ていた。しかしながら、このようにディスクリートな複
数の部品を組合わせてフィルタアレイ１を構成すると、
フィルタアレイ１が占める実装面積が大きくなるばかり
でなく、フィルタアレイ１を得るための作業が煩雑であ
るという問題に遭遇する。

【０００５】上述の問題を解決することを目的として、
たとえばアルミナ基板上に複数の抵抗膜を印刷したＲア
レイを用い、この基板上に対応のＲアレイと電気的に接
続されるようにコンデンサ部品を配置したものも提案さ
れている。また、これらの基板およびコンデンサ部品を
パッケージング化したＳＯＰパッケージも実用化されて
いる。しかしながら、これら後者の方法によっても、小
型化の要求を十分に満たしているとは言えない。

【０００６】それゆえに、この発明の目的は、上述した
ようなフィルタアレイを１個の部品として構成できると
ともに、十分に小型化され得る、ＣＲアレイを提供しよ
うとすることである。

【０００７】

【課題を解決するための手段】この発明によるＣＲアレ
イは、積層セラミックブロックを備える。このブロック
の内部には、互いに対向する少なくとも１対の第１およ
び第２のコンデンサ電極がそれぞれ形成されることによ
って、複数のコンデンサエレメントが与えられる。他
方、ブロックの外表面上には、複数のタップ電極、複数
の第１の抵抗膜、複数の第２の抵抗膜、複数の第１の端
子電極、複数の第２の端子電極ならびにアース端子電極
が形成される。

【０００８】複数のタップ電極は、コンデンサエレメン
トの各々の第１のコンデンサ電極にそれぞれ電気的に接
続される。また、これらタップ電極の各々に、第１およ
び第２の抵抗膜の各一方端が電気的に接続される。

【０００９】第１の抵抗膜の各々の他方端は、第１の端
子電極にそれぞれ電気的に接続される。また、第２の抵
抗膜の各々の他方端は、第２の端子電極にそれぞれ電気
的に接続される。

【００１０】また、複数のコンデンサエレメントの各々
の第２のコンデンサ電極は、接続導体により共通に接続
されるとともに、この接続導体を介してアース端子電極
に電気的に接続される。

【００１１】

【作用】この発明によれば、たとえば図５に示したフィ
ルタアレイ１が与える回路を、１個の積層セラミックブ
ロックを用いて構成され、かつ１個の部品として取扱う
ことができるＣＲアレイによって構成することができ
る。

【００１２】

【発明の効果】したがって、この発明によれば、ＣＲア
レイを小型化することができ、このようなＣＲアレイを
用いる機器において、高密度実装に対応することができ
る。

【００１３】この発明において、ブロックが、互いに平
行な１対の主面およびこれら主面に直交する方向に延び
る４つの側面を有しており、前記第１の端子電極、前記
第２の端子電極および前記アース端子電極が、それぞ
れ、４つの側面のいずれか上に延びる部分を含み、前記
タップ電極ならびに前記第１および第２の抵抗膜が一方
の主面上に形成されたとき、この発明によるＣＲアレイ
は、表面実装可能な部品として取り扱うことができる。
したがって、高密度実装に一層寄与することができる。
この場合、タップ電極の各々と第１のコンデンサ電極の
各々とは、ブロック内部から一方の主面にまで少なくと
も延びる、たとえばバイアホールまたはスルーホールの
ような内部導体によって電気的に接続されるのが好まし
い。

【００１４】

【実施例】図１ないし図４は、この発明の一実施例を説
明するためのものである。図１には、この実施例による
ＣＲアレイ１０の外観が斜視図で示されている。このよ
うなＣＲアレイ１０は、コンピュータ等の回路に用いら
れる高周波用フィルタアレイとして有利に用いることが
できる。

【００１５】ＣＲアレイ１０は、積層セラミックブロッ
ク１１を備える。ブロック１１は、図２に示すように、
複数のセラミックシート１２ａ〜１２ｆが積層されて得
られたものである。セラミックシート１２ａ〜１２ｆの
各々を得るため、誘電体セラミック材料およびバインダ
を含むセラミックグリーンシートが所定の大きさに打抜
かれる。

【００１６】セラミックシート１２ａ上には、複数、た
とえば８つのタップ電極１３が並んで形成される。各タ
ップ電極１３内にはバイアホール１４が設けられる。タ
ップ電極１３は、たとえば、導電ペーストを印刷するこ
とにより形成され、このとき、バイアホール１４内にも
導電ペーストが付与される。

【００１７】セラミックシート１２ｂ上には、タップ電
極１３に対応して８つの第１のコンデンサ電極１５が並
列して形成される。各第１のコンデンサ電極１５内に
は、バイアホール１４に対応してバイアホール１６が設
けられる。これら第１のコンデンサ電極１５は、たとえ
ば印刷により形成され、この印刷と同時に、バイアホー
ル１６内にも導電ペーストが付与される。

【００１８】セラミックシート１２ｃ上には、第１のコ
ンデンサ電極１５のそれぞれに対向する第２のコンデン
サ電極１７が形成される。これら第２のコンデンサ電極
１７は、共通に接続導体１８により接続される。接続導
体１８は、セラミックシート１２ｃの両端部において両
側縁にまで延びている。また、セラミックシート１２ｃ
には、上述したバイアホール１４および１６に対応し
て、バイアホール１９が設けられる。各バイアホール１
９の周囲には、バイアホール電極２０が形成される。こ
れら第２のコンデンサ電極１７、接続導体１８およびバ
イアホール電極２０は、たとえば印刷により同時に形成
され、この印刷時において、バイアホール１９内に導電
ペーストが付与される。

【００１９】セラミックシート１２ｄ上には、セラミッ
クシート１２ｂと同様、第１のコンデンサ電極１５が形
成される。このセラミックシート１２ｄ上に形成される
第１のコンデンサ電極１５内には、バイアホールが設け
られていない。

【００２０】セラミックシート１２ｅ上には、セラミッ
クシート１２ｃと同様、第２のコンデンサ電極１７およ
び接続導体１８が形成される。このセラミックシート１
２ｅには、バイアホールおよびバイアホール電極が形成
されていない。

【００２１】セラミックシート１２ｆには、何らの電極
もバイアホールも形成されていない。

【００２２】これらのセラミックシート１２ａ〜１２ｆ
は、図２に示すような順序で積み重ねられ、次いで圧着
される。これによって、図３に示すようなブロック１１
が得られる。ブロック１１の側面２１には、前述した接
続導体１８が露出している。側面２１に対向する側面２
２にも、図示しないが、接続導体１８が露出している。
ブロック１１は、たとえば、空気中において１２００℃
〜１３００℃の温度で焼成され、焼結体とされる。

【００２３】なお、ブロック１１を得るため、単に１対
の第１および第２のコンデンサ電極１５および１７によ
ってコンデンサエレメントを与えるように、たとえばセ
ラミックシート１２ｂおよび１２ｃが用いられなくて
も、逆に、コンデンサエレメントを与える第１および第
２のコンデンサ電極１５および１７の対の数を増やすた
め、セラミックシート１２ｂおよび１２ｃに相当するセ
ラミックシートをさらに積層してもよい。

【００２４】次に、図４に示すように、ブロック１１の
側面２１上には、複数、たとえば８つの第１の端子電極
２３および２つのアース端子電極２４が形成される。ま
た、ブロック１１の側面２２上には、複数、たとえば８
つの第２の端子電極２５および２つのアース端子電極２
６が形成される。これら端子電極２３，２４，２５，２
６は、各々の一部が、ブロック１１の互いに対向する主
面２７および２８にまで延びるように形成されるのが好
ましい。

【００２５】ブロック１１の一方の主面２７上には、各
タップ電極１３の両端にそれぞれ電気的に接続される第
１および第２のランド電極２９および３０、各第１の端
子電極２３に電気的に接続される第３のランド電極３
１、ならびに各第２の端子電極２５に電気的に接続され
る第４のランド電極３２がそれぞれ形成される。これら
電極２３〜２６ならびに２９〜３２は、適当な導電ペー
ストを印刷し、次いで焼付けることにより形成される。
また、これらランド電極２９〜３２は、タップ電極１３
や端子電極２３〜２６の形成前、形成後のいずれにおい
て形成してもよく、さらに省略することも可能である。

【００２６】次に、図１に示すように、ブロック１１の
主面２７上において、第１のランド電極２９の各々と第
３のランド電極３１の対応のものとの間で延びるよう
に、第１の抵抗膜３３が形成される。また、第２のラン
ド電極３０の各々と第４のランド電極３２の対応のもの
との間で延びるように、第２の抵抗膜３４が形成され
る。これら抵抗膜３３および３４は、たとえば、サーメ
ットを印刷し、次いで焼付けることにより形成される。
これら抵抗膜３３および３４は、必要に応じて、トリミ
ングされる。また、抵抗膜３３および３４を覆うよう
に、たとえば樹脂からなるオーバーコートを施してもよ
い。

【００２７】このようにして、ＣＲアレイ１０が得ら
れ、このＣＲアレイ１０は、図５に示したフィルタアレ
イ１を構成する回路を与えている。すなわち、第１およ
び第２のコンデンサ電極１５および１７によってコンデ
ンサエレメント２が与えられ、第１の抵抗膜３３によっ
て第１の抵抗器エレメント３が与えられ、第２の抵抗膜
３４によって第２の抵抗器エレメント５が与えられる。
また、セラミックシート１２ｂおよび１２ｄの各上に形
成された第１のコンデンサ電極１５は、バイアホール１
６および１９を介して互いに接続されるとともに、これ
ら第１のコンデンサ電極１５は、バイアホール１４を介
してタップ電極１３に電気的に接続される。タップ電極
１３には、第１および第２のランド電極２９および３０
をそれぞれ介して、第１および第２の抵抗膜３３および
３４の各一方端が電気的に接続される。第１の抵抗膜３
３の他方端は、第３のランド電極３１を介して第１の端
子電極２３に電気的に接続され、他方、第２の抵抗膜３
４は、第４のランド電極３２を介して第２の端子電極２
５に電気的に接続される。これら第１および第２の端子
電極２３および２５は、それぞれ、第１および第２の端
子４および６となる。セラミックシート１２ｃおよび１
２ｅの各上に形成された第２のコンデンサ電極１７は、
ともに、接続導体１８を介して共通に接続されるととも
に、アース端子電極２４および２６に電気的に接続され
る。これらアース端子電極２４および２６は、アース端
子７となる。

【００２８】このようなＣＲアレイ１０は、たとえば、
１０ｍｍ×５ｍｍ×１ｍｍの大きさのチップ部品として
構成することができる。

【００２９】なお、図２に示した第２のコンデンサ電極
１７は、接続導体１８とともに全体として櫛歯状の形状
を与えていたが、これら第２のコンデンサ電極および接
続導体が区別なく連続的に延びる形状をもって与えられ
てもよい。

【００３０】また、第１のコンデンサ電極１５相互およ
び第１のコンデンサ電極１５とタップ電極１３とを接続
するため、バイアホール１４，１６，１９を用いたが、
このようなバイアホールの代わりに、スルーホールを用
いてもよい。

【００３１】また、図示したＣＲアレイ１０は、表面実
装が可能である。しかしながら、この発明は、表面実装
可能なＣＲアレイに限定されるものではなく、したがっ
て、積層セラミックブロックは、直方体状でなくても、
また、種々の端子電極は、直方体状のブロックの側面以
外の部分に形成されていてもよい。

【図面の簡単な説明】

【図１】この発明の一実施例によるＣＲアレイ１０を示
す斜視図である。

【図２】図１に示す積層セラミックブロック１１を構成
する複数のセラミックシート１２ａ〜１２ｆを互いに分
離して示す斜視図である。

【図３】図２に示したセラミックシート１２ａ〜１２ｆ
を積層して得られた積層セラミックブロック１１を示す
斜視図である。

【図４】図３に示した積層セラミックブロック１１の外
表面上に端子電極２３〜２６を形成した状態を示す斜視
図である。

【図５】この発明にとって興味あるフィルタアレイ１を
示す回路図である。

【符号の説明】

１０ ＣＲアレイ １１ 積層セラミックブロック １２ａ〜１２ｆ セラミックシート １３ タップ電極 １４，１６，１９ バイアホール １５ 第１のコンデンサ電極 １７ 第２のコンデンサ電極 ２１，２２ 側面 ２３ 第１の端子電極 ２４，２６ アース端子電極 ２５ 第２の端子電極 ２６，２８ 主面 ２９〜３２ ランド電極 ３３ 第１の抵抗膜 ３４ 第２の抵抗膜

Claims (2)

【特許請求の範囲】
1. 【請求項１】 積層セラミックブロックと、 前記ブロックの内部において対向する少なくとも１対の
   第１および第２のコンデンサ電極をそれぞれ有する複数
   のコンデンサエレメントと、 前記複数のコンデンサエレメントの各々の前記第１のコ
   ンデンサ電極にそれぞれ電気的に接続され、かつ前記ブ
   ロックの外表面上に形成される複数のタップ電極と、 前記複数のタップ電極の各々にそれぞれの一方端が電気
   的に接続され、かつ前記ブロックの外表面上に形成され
   る、複数の第１の抵抗膜および複数の第２の抵抗膜と、 前記複数の第１の抵抗膜の各々の他方端に電気的に接続
   され、かつ前記ブロックの外表面上に形成される複数の
   第１の端子電極と、 前記複数の第２の抵抗膜の各々の他方端に電気的に接続
   され、かつ前記ブロックの外表面上に形成される複数の
   第２の端子電極と、 前記複数のコンデンサエレメントの各々の前記第２のコ
   ンデンサ電極を共通に接続する接続導体と、 前記接続導体に電気的に接続され、かつ前記ブロックの
   外表面上に形成されるアース端子電極とを備える、ＣＲ
   アレイ。
2. 【請求項２】 前記ブロックは、互いに平行な１対の主
   面およびこれら主面に直交する方向に延びる４つの側面
   を有し、 前記第１の端子電極、前記第２の端子電極および前記ア
   ース端子電極は、それぞれ、前記４つの側面のいずれか
   上に延びる部分を含み、 前記タップ電極、ならびに前記第１および第２の抵抗膜
   は、一方の前記主面上に形成され、 前記タップ電極の各々と前記第１のコンデンサ電極の各
   々とは、前記ブロックの内部から前記一方の主面にまで
   少なくとも延びる内部導体によって電気的に接続されて
   いる、請求項１に記載のＣＲアレイ。