JPH0547209A - 導体組成物およびそれを用いたセラミツク基板 - Google Patents

導体組成物およびそれを用いたセラミツク基板

Info

Publication number
JPH0547209A
JPH0547209A JP22522791A JP22522791A JPH0547209A JP H0547209 A JPH0547209 A JP H0547209A JP 22522791 A JP22522791 A JP 22522791A JP 22522791 A JP22522791 A JP 22522791A JP H0547209 A JPH0547209 A JP H0547209A
Authority
JP
Japan
Prior art keywords
alumina
oxide
conductor
substrate
conductor composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP22522791A
Other languages
English (en)
Other versions
JP3098288B2 (ja
Inventor
Shinji Totokawa
真志 都外川
Junji Ishikawa
純次 石川
Akihiro Kobayashi
明広 小林
Takenao Watanabe
武尚 渡辺
Hideyuki Sato
日出之 佐藤
Kiyomi Kobayashi
清美 小林
Shuichi Nomura
修一 野村
Koki Yamada
幸喜 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Denso Corp
Original Assignee
Sumitomo Metal Mining Co Ltd
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd, NipponDenso Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP22522791A priority Critical patent/JP3098288B2/ja
Publication of JPH0547209A publication Critical patent/JPH0547209A/ja
Application granted granted Critical
Publication of JP3098288B2 publication Critical patent/JP3098288B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Conductive Materials (AREA)

Abstract

(57)【要約】 【目的】 基板の反り,クラック等の外観不良,該基板
と内部導体層とビアホール導体との間に剥がれ等の接合
不良を生ずることがない,導体組成物およびそれを用い
たセラミック基板を提供すること。 【構成】 多層に積層したアルミナ系低温焼成基板1の
間に設けた内部導体層2と,その間を導通させるビアホ
ール導体3に用いる導体組成物である。該導体組成物
は,金属粉末,焼結制御剤,無機結合剤,ビヒクルより
なる導体組成物により構成され,上記金属粉末はAg及
びPdを含有し,焼結制御剤はMn,Ni,これらの化
合物の1種以上を含有し,無機結合剤はアルミナ系低温
焼成基板材料の粉末を含有している。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は,基板と内部導体層とビ
アホール導体との間の接合性に優れた,導体組成物およ
びそれを用いたセラミック基板に関する。
【0002】
【従来技術】従来,半導体を実装するための多層セラミ
ック基板においては,その絶縁基板として,例えばアル
ミナ系材料にガラスを加えたセラミックス材料を用い,
比較的低温で焼成したアルミナ系低温焼成基板がある。
そして,従来の多層セラミック基板においては,上記ア
ルミナ系低温焼成基板の間に,例えばAu,Ag,Ag
−Pd,Cu等の導電性に優れた,金属粉末を主成分と
する導体組成物を介在させて,同時焼成し,内部導体層
及びビアホール導体を形成している〔エレクトロニクセ
ラミックス,5月号(1987)〕。そして,上記内部
導体層には,導電性等の基本特性が要求されることは勿
論のこと,基板との焼成収縮率を整合させて該基板の反
り,クラック等の外観不良,該基板と内部導体層とビア
ホール導体との間の剥がれ等の接合不良の発生がないこ
とが強く要望されている。そこで,内部導体層を形成す
る導体組成物としては,例えばアルミナ系材料に,ガラ
スフリットを添加した導体組成物を使用する試みがあ
る。該導体組成物は,主に基板と内部導体層とビアホー
ル導体との焼成収縮率を整合させ,これらを比較的低温
で同時焼成することを特徴とするものである〔Elec
tronicPackaging Technolog
y 1968.1(VOL2,NO1)〕。
【0003】
【解決しようとする課題】しかしながら,上記後者の従
来技術には,次の問題点がある。即ち,上記導体組成物
は,特定の低温焼成セラミック基板に合致させたもので
ある。そのため,特定の低温焼成セラミック基板におい
ては,反り,剥がれについて満足すべきものでない。
【0004】本発明は,かかる従来の問題点に鑑みてな
されたもので,アルミナ系低温焼成基板の反り,クラッ
ク等の外観不良,該アルミナ系低温焼成基板と内部導体
層とビアホール導体の間に剥がれ等の接合不良のない,
導体組成物およびそれを用いたセラミック基板を提供し
ようとするものである。
【0005】
【課題の解決手段】本発明は,金属粉末,焼結制御剤,
無機結合剤,ビヒクルを含み,アルミナ複合系低温焼成
基板に適用される導体組成物であって,前記金属粉末
は,銀およびパラジウムを含有し,前記焼結制御剤は,
マンガン,ニッケル,これらの化合物を1種以上を含有
し,前記無機結合剤は,アルミナ系低温焼成基板材料の
粉末を含有することを特徴とする導体組成物にある。
【0006】本発明において,上記マンガン化合物とし
ては,MnO2 等の酸化物,ナフテン酸マンガン等の有
機化合物などがある。また,ニッケル化合物としては,
NiO等の酸化物,ナフテン酸ニッケル等の有機化合物
などがある。また,上記無機結合剤としては,例えばア
ルミナ(Al2 3 )に,酸化鉛(PbO),酸化珪素
(SiO2 ),酸化ホウ素(B2 3 ),酸化チタン
(TiO2 ),酸化リチウム(LiO),酸化カルシウ
ム(CaO)等の各種セラミックス材料を添加したもの
がある。
【0007】また,上記ビヒクルとしては,例えばポリ
ビニルブチラール,ジブチルフタレート,エチルセルロ
ース,ターピネオール,エタノール,ブタノール等の各
種の粘結剤及びこれに溶剤を混合したものを用いる。
【0008】また,上記金属粉末と焼結制御剤と無機結
合剤とビヒクルとの合計を100重量%(以下,単に%
で表示する)とする。そして,これらの配合量は,例え
ば上記Agを40〜87%,Pdを20%以下,Mn,
Ni,これらの化合物の1種以上をMn又はNi換算で
0.05〜0.6%,上記無機結合剤を1〜20%,上
記ビヒクルを残部とすることが好ましい。上記Agが8
7%を越えるとペースト状態となり得ず,またPbが2
0%を越えるとPdの酸化による割れの発生の問題を生
ずるおそれがある。一方,Agが40%,Pdが20%
未満であると導体組成物中の導体金属の配合割合が足り
なくなり,導体不良を生ずるおそれがある。
【0009】また,上記Mn,Ni,これらの化合物の
含有量が上記の0.6%を越えると導体抵抗が大きくな
るおそれがある。一方,0.05%未満であると,焼結
制御剤としての効果が現れないおそれがある。また,無
機結合剤としては,上記アルミナ系低温焼成基板に用い
る組成物を粉末としたものを用いる。そして,無機結合
剤の含有量が20%を越えると導体抵抗が大きくなるお
それがある。一方,1%未満であると,内部導体層と基
板との接合不良を生じるおそれがある。また,ビヒクル
は上記導体組成物に粘着性を付与し,ペースト状の導体
組成物となし,スクリーン印刷を良好にする。
【0010】前記アルミナ複合系低温焼成基板材料は,
アルミナと添加物系材料とにより構成されている導体組
成物であることが好ましい。また,前記添加物系材料
は,(a)酸化鉛,酸化ケイ素より成るもの,(b)上
記(a)に酸化亜鉛,酸化チタン,酸化ストロンチウム
の1種以上を添加したもの,(c)酸化ケイ素,酸化ホ
ウ素,酸化リチウム,酸化カルシウムよりなるものの上
記(a)〜(c)のグループより選択された少なくとも
1種の材料により構成されている導体組成物であること
が好ましい。
【0011】また,上記アルミナ系低温焼成基板として
は,例えばアルミナ系材料の粉末を主成分とし,これに
ガラス,各種のセラミックス材料を添加したものを用い
る。また,上記同時焼成としては,850〜1000℃
位の比較的低温で,上記内部導体層及びビアホール導体
を同時焼成する。上記多層導体組成物を用いたセラミッ
ク基板は,例えば,次のようにして製造する。即ち,上
記導体組成物は,上記無機結合剤に,上記金属粉末,焼
結制御剤,ビヒクルを添加混合し,ペースト状とする。
【0012】一方,上記アルミナ系低温焼成基板は,A
2 3に,各種の上記セラミックス材料を添加した上
記アルミナ系低温焼成基板材料を用いて,ドクターブレ
ード法によりグリーンシートを作成する。次に,このグ
リーンシートに,ビアホール用の貫通穴を設ける。次い
で,該グリーンシートに,上記導体組成物を,例えばス
クリーン印刷法により塗布して,内部導体層を形成す
る。また,これと同時に,上記貫通穴内に,上記導体組
成物を充填してビアホール導体を形成する。その後,こ
れらのグリーンシートを多層に積層し,脱脂した後に,
例えば850〜1000℃の比較的低温で同時焼成す
る。
【0013】次に,上記導体組成物を用いて製造したセ
ラミック基板は,アルミナ系低温焼成セラミック多層基
板の,基板間に設けられた内部導体層と,該内部導体層
の間を導通させるビアホール導体に,上記導体組成物を
用い,一体的に同時焼成されたものである。上記内部導
体層,ビアホール導体に用いる導体組成物としては,上
記した種々の態様のものを用いる。
【0014】また,このセラミック基板に用いるアルミ
ナ系低温焼成セラミック多層基板は,上記した種々の態
様のアルミナ系低温焼成材料と同様の材料を用いること
が好ましい。
【0015】
【作用及び効果】本発明においては,内部導体層及びビ
アホール導体を形成するための導体組成物として,上記
成分の金属粉末と焼結制御剤と無機結合剤とビヒクルと
よりなる導体組成物を用いている。また,該金属粉末
は,Ag及びPdを含有している。このAg,Pdは,
比較的融点が低く,また優れた導電性材料である。その
ため,上記導体組成物を用いて形成した内部導体層は,
例えば850〜1000℃の比較的低温で,アルミナ系
低温焼成基板との同時焼成が可能となり,優れた導電性
を有することになる。
【0016】また,上記焼結制御剤は,Mn,Ni,こ
れらの化合物のいずれか1種又は2種以上を含有してい
る。そして,これらは,AgとPdとの粒界に存在して
おり,これら相互の焼結を抑制し調整している。そのた
め,導体組成物の緻密化が遅れて,導体組成物とアルミ
ナ系低温焼成基板の焼成収縮率が高温域(例えば900
〜950℃)において,近似し整合してくる(図2参
照)。その結果,上記アルミナ系低温焼成基板は,反
り,クラック等の接合不良を生ずることがなく,該アル
ミナ系低温焼成基板と内部導体層との間に剥がれ等の接
合不良を生ずることがない。また,このような特性は,
上記アルミナ系低温焼成基板とビアホール導体,該ビア
ホール導体と内部導体層との間についても,同様のこと
がいえる。
【0017】一方,上記導体組成物においては,無機結
合剤として上記アルミナ系低温焼成基板材料を用いてい
る。そのため,上記導体組成物により形成した内部導体
層及びビアホール導体とアルミナ系低温焼成基板とは,
これらを構成する材料の一部が直接反応し,一体化す
る。その結果,これらの間の接合性が向上し,導通の信
頼性が高まる。また,上記ビヒクルを含有しているの
で,優れた粘性を有するため,上記導体組成物をスクリ
ーン印刷等により塗布する際の作業性が向上する。
【0018】また,上記セラミック基板は,上記のごと
く優れた性質を有する導体組成物を用いて一体的に同時
焼成しているので,基板全体が反り,クラック等の外観
不良及び層間の剥がれ等の接合不良を生ずることがな
い。以上のごとく,本発明によれば,反り,クラック等
の外観不良を生ずることがなく,該アルミナ系低温焼成
基板と内部導体層,ビアホール導体との間に,剥がれ等
の接合不良を生ずることがない,導体組成物およびそれ
を用いたセラミック基板を提供することができる。
【0019】
【実施例】
実施例1〜9,比較例1,2 以下,本発明にかかる実施例を比較例と共に説明する。
本例においては,まず導体組成物及びアルミナ系低温焼
成基板用の基板組成物をそれぞれ調整した。次いで,該
基板組成物を用いて,ドクターブレード法により,厚み
が約0.2mmのグリーンシートを成形した。そして,
該グリーンシートに,ビアホール形成用の貫通穴を設け
た後,上記導体組成物を用いて,スクリーン印刷法によ
り,所定の位置に内部導体層及びビアホール導体を形成
した。
【0020】そして,図1に示すごとく,内部導体層2
及びその間を導通させるビアホール導体3を有するアル
ミナ系低温焼成基板1を,多層に積層して,850〜1
000℃の比較的低温で,同時焼成した。これにより,
同図に示すごとく,4層に積層されたアルミナ系低温焼
成基板1と,該アルミナ系低温焼成基板1に設けられた
内部導体層2と,該内部導体層2間を導通させるビアホ
ール導体3とよりなるアルミナ系のセラミック基板を得
た。
【0021】そして,上記セラミック基板につき,ビア
ホール導体3の周縁におけるクラック,ふくれの外観不
良の有無を判定して,ビアホール特性を得た。また,ア
ルミナ系低温焼成基板1と内部導体層2との間におい
て,剥がれについて,接合不良の有無を判定して,内部
導体層の特性を得た。なお,上記ビアホール特性は実施
例1〜5,内部導体層の特性については実施例6〜9に
ついて測定した。これらの結果を,表1に示す。また,
上記基板及び導体組成物の成分の配合割合を表1に,ま
た表1中の基板A〜Cについての,主としてアルミナ系
低温焼成材料の配合割合を表2に示す。なお,これらの
配合量は,全て重量%で示す。
【0022】
【表1】
【0023】
【表2】
【0024】表1において焼結制御剤の中,NiはNi
Oの状態で,またMnはMnO2 の状態で添加した。ま
た,無機結合剤は,当該実施例,比較例に用いた上記基
板と同一組成物の粉末(粒径2.0〜3.0μm)を用
いた。また,ビヒクルとしては,エチルセルロースとタ
ーピンネオールとの混合物を用いた。なお,上記導体組
成物を調整するに際しては,ポットミルを用いて,上記
組成物を充分に混合した。
【0025】次に,上記両特性の測定結果について,説
明する。表1より知られるごとく,実施例1〜5は,ビ
アホール導体3(図1)の周縁部には,クラックの発生
は全く見られなかった。これに対し,比較例1は明らか
にクラックが見られた。また,ビアホール導体3の周縁
部のふくれについては,実施例1〜5は微小なものがル
ーペにより観察された。これに対し,比較例1には大き
なふくれが観察された。なお,実施例6〜9について
は,ビアホール特性は測定しなかった。
【0026】また,表1より知られるごとく,実施例6
〜9は,アルミナ系低温焼成基板1と内部導体層2(図
1)の間には,剥がれは全く見られなかった。これに対
し,比較例2には剥がれが見られた。また,反りについ
ては,実施例6〜9は,わずかに小さな反りを生じてい
た。これに対し,比較例2には,かなり大きな反りを生
じていた。なお,実施例1〜5については,内部導体層
の特性は測定しなかった。
【0027】次に,図2は,導体組成物,アルミナ系低
温焼成基板の焼成収縮率(%)と焼成温度との関係を示
すグラフである。同グラフにおいて,曲線Xはアルミナ
系低温焼成基板1,曲線Yは実施例2における導体組成
物,曲線Zは比較例1の導体組成物の各測定値を示す。
【0028】同図に示すごとく,600〜950℃の焼
成温度においては,XとYとの焼成収縮率の間に,Y<
Xの関係がある。そして,昇温と共にYはほぼXに沿っ
て収縮し,950℃付近では,両者の焼成収縮率はほぼ
一致する。そのため,本発明においては,上記アルミナ
系低温焼成基板と内部導体層は,反り,クラック等の外
観不良を生じない。また,両者の間には,剥がれ等の接
合不良を生じない。また,このような特性は,アルミナ
系低温焼成基板とビアホール導体,該ビアホール導体と
内部導体層との間についても,同様のことがいえる。
【0029】これに対して,比較例(曲線Z)の導体組
成物は,600〜950℃の間において,大きな収縮
(同図b)を示し,上記基板(曲線x)との間に大きな
収縮差を有している。そのため,基板の反り,上記剥が
れの原因となる。また,該比較例の導体組成物は,88
0℃付近まで大きく収縮した後,逆に膨張している(同
図a)。そのため,ビアホールのふくれ,基板反りの原
因となる。
【図面の簡単な説明】
【図1】実施例にかかるセラミック基板の断面図。
【図2】実施例及び比較例において,焼成温度(℃)と
焼成収縮率(%)との関係を示すグラフ。
【符号の説明】
1...アルミナ系低温焼成基板, 2...内部導体層, 3...ビアホール導体,
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H05K 1/03 B 7011−4E 1/09 A 8727−4E 3/46 H 6921−4E S 6921−4E (72)発明者 小林 明広 愛知県刈谷市昭和町1丁目1番地 日本電 装株式会社内 (72)発明者 渡辺 武尚 愛知県刈谷市昭和町1丁目1番地 日本電 装株式会社内 (72)発明者 佐藤 日出之 愛知県刈谷市昭和町1丁目1番地 日本電 装株式会社内 (72)発明者 小林 清美 愛知県刈谷市昭和町1丁目1番地 日本電 装株式会社内 (72)発明者 野村 修一 東京都港区新橋5丁目11番3号 住友金属 鉱山株式会社内 (72)発明者 山田 幸喜 東京都港区新橋5丁目11番3号 住友金属 鉱山株式会社内

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 金属粉末,焼結制御剤,無機結合剤,ビ
    ヒクルを含み,アルミナ複合系低温焼成基板に用いられ
    る導体組成物であって,前記金属粉末は,銀およびパラ
    ジウムを含有し,前記焼結制御剤は,マンガン,ニッケ
    ル,これらの化合物を1種以上を含有し,前記無機結合
    剤は,アルミナ系低温焼成基板材料の粉末を含有するこ
    とを特徴とする導体組成物。
  2. 【請求項2】 前記金属粉末,前記焼結制御剤,前記無
    機結合剤,前記ビヒクルの4成分の合計を100重量%
    としたとき,前記金属粉末については,銀粉末は40〜
    87%であり,パラジウム粉末は20%以下であり,前
    記焼結制御剤については,マンガン,ニッケル,これら
    の化合物の1種以上を,Mn,Ni換算で0.05〜
    0.6%含有し,前記無機結合剤については,アルミナ
    系低温焼成基板材料の粉末を1〜20%含有し,前記ビ
    ヒクルは,残部であることを特徴とする請求項1記載の
    導体組成物。
  3. 【請求項3】 前記アルミナ複合系低温焼成基板材料
    は,アルミナと添加物系材料とにより構成されているこ
    とを特徴とする請求項2記載の導体組成物。
  4. 【請求項4】 前記添加物系材料は,(a)酸化鉛,酸
    化ケイ素より成るもの,(b)上記(a)に酸化亜鉛,
    酸化チタン,酸化ストロンチウムの1種以上を添加した
    もの,(c)酸化ケイ素,酸化ホウ素,酸化リチウム,
    酸化カルシウムより成るものの上記(a)ないし(c)
    のグループより選択された少なくとも1種の材料により
    構成されていることを特徴とする請求項3記載の導体組
    成物。
  5. 【請求項5】 アルミナ系低温焼成セラミック多層基板
    の,該基板間に設けられた内部導体層と,該内部導体層
    の間を導通させるビアホール導体に,請求項1又は請求
    項2記載の態様の導体組成物を用い,一体的に同時焼成
    して成ることを特徴とするセラミック基板。
  6. 【請求項6】 前記アルミナ系低温焼成セラミック多層
    基板は,アルミナとその添加物系材料で構成されている
    ことを特徴とする請求項5記載のセラミック基板。
  7. 【請求項7】 前記添加物系材料は,(a)酸化鉛,酸
    化ケイ素より成るもの,(b),上記(a)に酸化亜
    鉛,酸化チタン,酸化ストロンチウムの1種以上を添加
    したもの,(c)酸化ケイ素,酸化ホウ素,酸化リチウ
    ム,酸化カルシウムより成るものの上記(a)ないし
    (c)のグループより選択された少なくとも1種の材料
    で構成されていることを特徴とする請求項6に記載のセ
    ラミック基板。
JP22522791A 1991-08-08 1991-08-08 導体組成物およびそれを用いたセラミック基板 Expired - Fee Related JP3098288B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22522791A JP3098288B2 (ja) 1991-08-08 1991-08-08 導体組成物およびそれを用いたセラミック基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22522791A JP3098288B2 (ja) 1991-08-08 1991-08-08 導体組成物およびそれを用いたセラミック基板

Publications (2)

Publication Number Publication Date
JPH0547209A true JPH0547209A (ja) 1993-02-26
JP3098288B2 JP3098288B2 (ja) 2000-10-16

Family

ID=16825983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22522791A Expired - Fee Related JP3098288B2 (ja) 1991-08-08 1991-08-08 導体組成物およびそれを用いたセラミック基板

Country Status (1)

Country Link
JP (1) JP3098288B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176864A (ja) * 1993-12-21 1995-07-14 Fujitsu Ltd 多層セラミック基板の製造方法
JPH07307573A (ja) * 1994-05-13 1995-11-21 Nec Corp 多層配線セラミック基板のビア構造及びその製造方法
US6738251B2 (en) 2000-01-28 2004-05-18 Tdk Corporation Conductive pattern incorporated in a multilayered substrate, multilayered substrate incorporating a conductive pattern, and a method of fabricating a multilayered substrate
KR100604366B1 (ko) * 1999-12-10 2006-07-25 고등기술연구원연구조합 금속상 저온 동시 소성 세라믹 기판 및 그 세라믹 기판의접지면 형성방법
US7749592B2 (en) 2007-02-06 2010-07-06 Tdk Corpoation Multilayer ceramic substrate

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176864A (ja) * 1993-12-21 1995-07-14 Fujitsu Ltd 多層セラミック基板の製造方法
JPH07307573A (ja) * 1994-05-13 1995-11-21 Nec Corp 多層配線セラミック基板のビア構造及びその製造方法
KR100604366B1 (ko) * 1999-12-10 2006-07-25 고등기술연구원연구조합 금속상 저온 동시 소성 세라믹 기판 및 그 세라믹 기판의접지면 형성방법
US6738251B2 (en) 2000-01-28 2004-05-18 Tdk Corporation Conductive pattern incorporated in a multilayered substrate, multilayered substrate incorporating a conductive pattern, and a method of fabricating a multilayered substrate
US7749592B2 (en) 2007-02-06 2010-07-06 Tdk Corpoation Multilayer ceramic substrate

Also Published As

Publication number Publication date
JP3098288B2 (ja) 2000-10-16

Similar Documents

Publication Publication Date Title
JP3226280B2 (ja) 多層回路板の製造方法
JP2952303B2 (ja) 複合型回路装置
JP2001143910A (ja) 積層チップバリスタの製造方法および積層チップバリスタ
JPH09246723A (ja) 低温焼成セラミック回路基板
JPH05235497A (ja) 銅導電性ペースト
KR100617436B1 (ko) Ltcc 테이프를 위한 후막 도체 페이스트 조성물
KR100744855B1 (ko) 높은 열적 사이클 전도체 시스템
JP3098288B2 (ja) 導体組成物およびそれを用いたセラミック基板
JP4844317B2 (ja) セラミック電子部品およびその製造方法
JP2002043757A (ja) 多層基板及びその製造方法
JPH05221686A (ja) 導体ペースト組成物および配線基板
US6738251B2 (en) Conductive pattern incorporated in a multilayered substrate, multilayered substrate incorporating a conductive pattern, and a method of fabricating a multilayered substrate
JPH06334351A (ja) 導体ペーストおよびそれを用いたセラミック多層配線基板
JP2699467B2 (ja) 導体ペースト及び多層のセラミックス基板
JP2003224338A (ja) ガラスセラミック配線基板
JPH0620516A (ja) 導体組成物,セラミック多層基板及び半導体装置
JPH07326835A (ja) 低温焼成セラミック回路基板
JP2738600B2 (ja) 回路基板
JP2893711B2 (ja) 導体ペースト及びセラミックス基板
JP2002198624A (ja) 回路基板
JPH06314517A (ja) 導体ペースト及びそれを用いたセラミック多層配線基板
JPH0548225A (ja) 導体ペースト
JPH0974256A (ja) 低温焼成回路基板
JPH04334803A (ja) 導体ペースト組成物およびセラミックス基板
JPH09246722A (ja) ガラスセラミックス多層配線基板とその製造方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees