JPH0545080Y2 - - Google Patents
Info
- Publication number
- JPH0545080Y2 JPH0545080Y2 JP1987064588U JP6458887U JPH0545080Y2 JP H0545080 Y2 JPH0545080 Y2 JP H0545080Y2 JP 1987064588 U JP1987064588 U JP 1987064588U JP 6458887 U JP6458887 U JP 6458887U JP H0545080 Y2 JPH0545080 Y2 JP H0545080Y2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- load
- supply device
- error amplifier
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 101150004026 SOP1 gene Proteins 0.000 claims description 9
- 101100366622 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SRO7 gene Proteins 0.000 claims description 9
- 101100508810 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) INP53 gene Proteins 0.000 claims description 8
- 101100366621 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SRO77 gene Proteins 0.000 claims description 8
- 101100217143 Schizosaccharomyces pombe (strain 972 / ATCC 24843) arc1 gene Proteins 0.000 claims description 8
- 101150083500 sop-2 gene Proteins 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000001052 transient effect Effects 0.000 description 3
- 101100456566 Caenorhabditis elegans dpy-22 gene Proteins 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Description
【考案の詳細な説明】
（産業上の利用分野）
本考案は、冗長化された電源から負荷に電力を
並列的に供給する冗長化電源装置に関し、更に詳
しくは、スイツチング・レギユレータのような出
力電圧安定化機能を有する直流安定化電源装置を
並列運転し、負荷に電力を供給するような冗長化
電源装置に関する。
並列的に供給する冗長化電源装置に関し、更に詳
しくは、スイツチング・レギユレータのような出
力電圧安定化機能を有する直流安定化電源装置を
並列運転し、負荷に電力を供給するような冗長化
電源装置に関する。
（従来の技術）
第４図は、従来のこの種の冗長化電源装置の構
成ブロツク図である。図において、PS１，PS２
は電源装置で、スイツチング・レギユレータを用
いた直流安定化電源装置が用いられている。AD
１，AD２は各電源装置PS１，PS２に対応して
設けられている比較増幅器である。比較増幅器
AD１は、基準電圧Vrefと負荷Loに加えられる出
力電圧Eoを入力し、その偏差Er1を電源装置PS
１の制御電圧として与えている。比較増幅器AD
２は、電源装置PS１が分担している負荷電流Io1
に応じた電圧e1と、電源装置PS２が分担してい
る負荷電流Io2に応じた電圧e2とを入力し、両電
圧e1，e2が等しくなるような制御電圧Er2を電源
装置PS２に与えている。
成ブロツク図である。図において、PS１，PS２
は電源装置で、スイツチング・レギユレータを用
いた直流安定化電源装置が用いられている。AD
１，AD２は各電源装置PS１，PS２に対応して
設けられている比較増幅器である。比較増幅器
AD１は、基準電圧Vrefと負荷Loに加えられる出
力電圧Eoを入力し、その偏差Er1を電源装置PS
１の制御電圧として与えている。比較増幅器AD
２は、電源装置PS１が分担している負荷電流Io1
に応じた電圧e1と、電源装置PS２が分担してい
る負荷電流Io2に応じた電圧e2とを入力し、両電
圧e1，e2が等しくなるような制御電圧Er2を電源
装置PS２に与えている。
電源装置PS１は、出力電圧Eoが基準電圧Vref
に対応した一定電圧になるように制御し、電源装
置PS２は、電源装置PS１が分担する負荷電流Io1
と自身が分担する負荷電流Io2とが等しくなるよ
うに制御する。
に対応した一定電圧になるように制御し、電源装
置PS２は、電源装置PS１が分担する負荷電流Io1
と自身が分担する負荷電流Io2とが等しくなるよ
うに制御する。
（考案が解決しようとする問題点）
このような構成の従来の冗長化電源装置は、電
源装置PS２が電源装置PS１からの電圧e1に応答
して動作するもので、電源装置PS１よりその動
作が遅れる。このため、負荷電流Ioの過渡変動に
対して系の応答が遅れたり、電源装置PS１に過
大な負担がかかる等の問題点がある。
源装置PS２が電源装置PS１からの電圧e1に応答
して動作するもので、電源装置PS１よりその動
作が遅れる。このため、負荷電流Ioの過渡変動に
対して系の応答が遅れたり、電源装置PS１に過
大な負担がかかる等の問題点がある。
本考案は、このような問題点に鑑みてなされた
もので、その目的は、並列運転している各電源装
置の各々の分担電流を、定常時のみならず、過渡
的な負荷変動時にも等しく制御できる動作安定な
冗長化電源装置を実現しようとするものである。
もので、その目的は、並列運転している各電源装
置の各々の分担電流を、定常時のみならず、過渡
的な負荷変動時にも等しく制御できる動作安定な
冗長化電源装置を実現しようとするものである。
（問題点を解決するための手段）
第１図は、本考案の基本的な構成ブロツク図で
ある。図においてPS１，PS２は負荷Loに流れる
負荷電流Ioを分担する電源装置、MOPは第１の
基準電圧Vref１と負荷Loに加えられる出力電圧
Eoとの誤差を増幅する主誤差増幅器、AD１，
AD２は各電源装置PS１，PS２に対応して設け
られ、主誤差増幅器MOPの出力電圧Eosと、対
応する電源装置PS１，PS２が分担している電流
Io1，Io2に応じた信号e1，e2をそれぞれ加算する
加算器、SOP１，SOP２は各電源装置PS１，PS
２に対応して設けられ、加算器AD１，AD２か
らの加算信号e11，e21と、共通の第２の基準電圧
Vref２との誤差を増幅しその出力を対応する電
源装置に制御信号Er1，Er2として与える副誤差増
幅器である。
ある。図においてPS１，PS２は負荷Loに流れる
負荷電流Ioを分担する電源装置、MOPは第１の
基準電圧Vref１と負荷Loに加えられる出力電圧
Eoとの誤差を増幅する主誤差増幅器、AD１，
AD２は各電源装置PS１，PS２に対応して設け
られ、主誤差増幅器MOPの出力電圧Eosと、対
応する電源装置PS１，PS２が分担している電流
Io1，Io2に応じた信号e1，e2をそれぞれ加算する
加算器、SOP１，SOP２は各電源装置PS１，PS
２に対応して設けられ、加算器AD１，AD２か
らの加算信号e11，e21と、共通の第２の基準電圧
Vref２との誤差を増幅しその出力を対応する電
源装置に制御信号Er1，Er2として与える副誤差増
幅器である。
（作用）
主誤差増幅器MOPは、負荷Loに印加される出
力電圧Eoを第１の基準電圧Vref１に対応した一
定電圧になるように制御し、副誤差増幅器SOP
１，SOP２は、各電源装置が分担する電流Io1，
Io2が等しくなるように制御する。
力電圧Eoを第１の基準電圧Vref１に対応した一
定電圧になるように制御し、副誤差増幅器SOP
１，SOP２は、各電源装置が分担する電流Io1，
Io2が等しくなるように制御する。
（実施例）
第２図は、本考案に係る装置の一実施例を示す
構成ブロツク図である。この図において、第１図
の各部分と対応する部分には同一符号を付して示
す。主誤差増幅器MOP、副誤差増幅器SOP１，
SOP２はいずれも演算増幅器が用いてあり、ま
た、加算器AD１，AD２はそれぞれ加算抵抗Ｒ
１，Ｒ２によつて構成されている。
構成ブロツク図である。この図において、第１図
の各部分と対応する部分には同一符号を付して示
す。主誤差増幅器MOP、副誤差増幅器SOP１，
SOP２はいずれも演算増幅器が用いてあり、ま
た、加算器AD１，AD２はそれぞれ加算抵抗Ｒ
１，Ｒ２によつて構成されている。
このように構成した装置の動作を次に説明す
る。
る。
各電源装置PS１，PS２は、対応する副誤差増
幅器SOP１，SOP２から与えられる制御電圧
Er1，Er2によつて制御され、出力電圧Eoが生ず
る。この出力電圧Eoは、主誤差増幅器MOPに帰
還されており、出力電圧Eoが第１の基準電圧
Vref１に対応した一定電圧になるように信号Eos
を出力する。
幅器SOP１，SOP２から与えられる制御電圧
Er1，Er2によつて制御され、出力電圧Eoが生ず
る。この出力電圧Eoは、主誤差増幅器MOPに帰
還されており、出力電圧Eoが第１の基準電圧
Vref１に対応した一定電圧になるように信号Eos
を出力する。
一方、副誤差増幅器SOP１，SOP２は、その
入力端（＋），（−）に印加される信号の誤差がな
くなるような制御電圧Er1，Er2を出力するもの
で、入力端（＋）には、主誤差増幅器MOPの出
力電圧Eosと、分担電流Io1，Io2に対応した電圧
e1，e2を加算した信号が印加され、また、入力端
（−）には、第２の基準電圧Vref２が印加されて
いる。ここで、第２の基準電圧Vref２は、各電
源装置PS１，PS２に対して共通に用いられてお
り、各電源装置PS１，PS２は、最終的に自分が
分担する負荷電流Io1，Io2が相等しくなるように
制御される。
入力端（＋），（−）に印加される信号の誤差がな
くなるような制御電圧Er1，Er2を出力するもの
で、入力端（＋）には、主誤差増幅器MOPの出
力電圧Eosと、分担電流Io1，Io2に対応した電圧
e1，e2を加算した信号が印加され、また、入力端
（−）には、第２の基準電圧Vref２が印加されて
いる。ここで、第２の基準電圧Vref２は、各電
源装置PS１，PS２に対して共通に用いられてお
り、各電源装置PS１，PS２は、最終的に自分が
分担する負荷電流Io1，Io2が相等しくなるように
制御される。
第３図は、本考案の他の実施例を示す構成ブロ
ツク図である。この実施例では、２以上の電源装
置PS１，PS２……PSnを用いた場合であつて、
加算器AD１〜ADn及び副誤差増幅器SOP１〜
SOPnは、電源装置PS１〜PSnに対応して設けら
れている。
ツク図である。この実施例では、２以上の電源装
置PS１，PS２……PSnを用いた場合であつて、
加算器AD１〜ADn及び副誤差増幅器SOP１〜
SOPnは、電源装置PS１〜PSnに対応して設けら
れている。
主誤差増幅器MOPの出力Eosは、各加算器AD
１〜ADnに与えられ、また、第２の基準電圧
Vref２は各副誤差増幅器SOP１〜SOP２に共通
に与えられている。
１〜ADnに与えられ、また、第２の基準電圧
Vref２は各副誤差増幅器SOP１〜SOP２に共通
に与えられている。
なお、上記の各実施例において、各電源装置か
ら電力が供給されて動作する負荷は、一般的に大
きな負荷電流が流れるものであり、それ故に電源
装置から負荷Loに至る線路抵抗による電圧降下
が無視できない。従つて、この場合は、主誤差増
幅器MOPは、負荷Loの両端から負荷に実際に加
わる電圧を入力するようなリモートセンス方式を
採用することになる。
ら電力が供給されて動作する負荷は、一般的に大
きな負荷電流が流れるものであり、それ故に電源
装置から負荷Loに至る線路抵抗による電圧降下
が無視できない。従つて、この場合は、主誤差増
幅器MOPは、負荷Loの両端から負荷に実際に加
わる電圧を入力するようなリモートセンス方式を
採用することになる。
（考案の効果）
以上詳細に説明したように、本考案によれば各
電源装置は、主，従の区別なく、電圧制御モード
で動作するもので、過渡的な負荷変動に対し、応
答が速く、ひとつの電源装置に対してのみ過大な
負担がかかるといつた不具合も解決され、動作安
定な冗長化電源装置が実現できる。
電源装置は、主，従の区別なく、電圧制御モード
で動作するもので、過渡的な負荷変動に対し、応
答が速く、ひとつの電源装置に対してのみ過大な
負担がかかるといつた不具合も解決され、動作安
定な冗長化電源装置が実現できる。
また、本考案においては、各副誤差増幅器
SOP１，SOP２の一方の入力端に、第２の基準
信号（Vref2）を共通に与えるような構成とした
もので、電源装置PS１，PS２は、対応する副誤
差増幅器SOP１，SOP２の入力端間電圧の差
（Er1＝Vref2−e11），（Er2＝Vref2−e21）が零
（誤差が零）となるように、その出力をそれぞれ
制御し、また、各副誤差増幅器に与えられる電圧
ｅ１１，ｅ２１は、いずれも、各電源装置が分担
している負荷電流に対応する電圧ｅ１，ｅ２が加
算されたものとなつている。
SOP１，SOP２の一方の入力端に、第２の基準
信号（Vref2）を共通に与えるような構成とした
もので、電源装置PS１，PS２は、対応する副誤
差増幅器SOP１，SOP２の入力端間電圧の差
（Er1＝Vref2−e11），（Er2＝Vref2−e21）が零
（誤差が零）となるように、その出力をそれぞれ
制御し、また、各副誤差増幅器に与えられる電圧
ｅ１１，ｅ２１は、いずれも、各電源装置が分担
している負荷電流に対応する電圧ｅ１，ｅ２が加
算されたものとなつている。
従つて、各電源装置の出力は、各電源装置が分
担する電流が等しくなるように制御されると共
に、最終的に第１の基準電圧Vref１に正確に対
応する一定電圧に精度よく制御されることとな
る。
担する電流が等しくなるように制御されると共
に、最終的に第１の基準電圧Vref１に正確に対
応する一定電圧に精度よく制御されることとな
る。
第１図は本考案の基本的な構成ブロツク図、第
２図は本考案に係る装置の一実施例を示す構成ブ
ロツク図、第３図は本考案の他の実施例を示す構
成ブロツク図、第４図は従来装置の構成ブロツク
図である。 PS１〜PSn……電源装置、MOP……主誤差増
幅器、SOP１〜SOPn……副誤差増幅器、AD１
〜ADn……加算器、Lo……負荷。
２図は本考案に係る装置の一実施例を示す構成ブ
ロツク図、第３図は本考案の他の実施例を示す構
成ブロツク図、第４図は従来装置の構成ブロツク
図である。 PS１〜PSn……電源装置、MOP……主誤差増
幅器、SOP１〜SOPn……副誤差増幅器、AD１
〜ADn……加算器、Lo……負荷。
Claims (1)
- 【実用新案登録請求の範囲】 負荷LOに対して並列に接続され、当該負荷に
電力をそれぞれ供給する第１，第２の電源装置
PS１，PS２と、 前記負荷に与えられる電圧と第１の基準信号
（Vref1）との誤差を増幅する主誤差増幅器MOP
と、 前記第１，第２の電源装置に対応して設けら
れ、対応する電源装置が分担する負荷電流に応じ
た信号（ei）と前記主誤差増幅器の出力信号
（EOS）とを加算する第１，第２の加算器AD１，
AD２と、 前記第１の加算器からの信号と第２の基準信号
（Vref2）との誤差を増幅しその出力を第１の電
源装置に制御信号として与える第１の副誤差増幅
器SOP１と、 前記第２の加算器からの信号と第２の基準信号
（Vref2）との誤差を増幅しその出力を第２の電
源装置に制御信号として与える第２の副誤差増幅
器SOP２と を備えた冗長化電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987064588U JPH0545080Y2 (ja) | 1987-04-28 | 1987-04-28 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987064588U JPH0545080Y2 (ja) | 1987-04-28 | 1987-04-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63172237U JPS63172237U (ja) | 1988-11-09 |
| JPH0545080Y2 true JPH0545080Y2 (ja) | 1993-11-17 |
Family
ID=30900882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987064588U Expired - Lifetime JPH0545080Y2 (ja) | 1987-04-28 | 1987-04-28 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0545080Y2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59170916A (ja) * | 1983-03-17 | 1984-09-27 | Fuji Facom Corp | 安定化電源の並列運転方式 |
-
1987
- 1987-04-28 JP JP1987064588U patent/JPH0545080Y2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59170916A (ja) * | 1983-03-17 | 1984-09-27 | Fuji Facom Corp | 安定化電源の並列運転方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63172237U (ja) | 1988-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5157269A (en) | Load current sharing circuit | |
| JPH0254575B2 (ja) | ||
| US4302726A (en) | Current sources | |
| JPH0117332B2 (ja) | ||
| JPH0691748B2 (ja) | 多重出力型エネルギ変換装置 | |
| US5977757A (en) | Power supply having automatic voltage sensing | |
| JPH027206B2 (ja) | ||
| JPH0545080Y2 (ja) | ||
| TWI693770B (zh) | 電力負載分配系統 | |
| JPH04592Y2 (ja) | ||
| JPH0712128B2 (ja) | 増幅器 | |
| JPH0993929A (ja) | 並列冗長電源システム | |
| JPH0261047B2 (ja) | ||
| JPH0895650A (ja) | 電源装置 | |
| JPH04330812A (ja) | Ｖｃａ回路 | |
| JPS60145710A (ja) | ドリフト補正増幅装置 | |
| JP2638178B2 (ja) | 並列運転電源制御方式 | |
| JPS6142190Y2 (ja) | ||
| WO1979000295A1 (en) | Current sources | |
| SU708462A2 (ru) | Устройство дл управлени регулируемым источником реактивной мощности | |
| JPS63109600A (ja) | アイソレ−タ | |
| JPS6118457Y2 (ja) | ||
| JPH01122371A (ja) | インバータ周波数指令回路 | |
| SU1206763A1 (ru) | Многоканальна система электропитани с равномерным токораспределением | |
| CN114415772A (zh) | 一种低压差线性稳压器电路设计方法 |