JPH0544053B2 - - Google Patents
Info
- Publication number
- JPH0544053B2 JPH0544053B2 JP62290221A JP29022187A JPH0544053B2 JP H0544053 B2 JPH0544053 B2 JP H0544053B2 JP 62290221 A JP62290221 A JP 62290221A JP 29022187 A JP29022187 A JP 29022187A JP H0544053 B2 JPH0544053 B2 JP H0544053B2
- Authority
- JP
- Japan
- Prior art keywords
- message
- received
- messages
- transmission
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62290221A JPH01131945A (ja) | 1987-11-17 | 1987-11-17 | 通信制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62290221A JPH01131945A (ja) | 1987-11-17 | 1987-11-17 | 通信制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01131945A JPH01131945A (ja) | 1989-05-24 |
| JPH0544053B2 true JPH0544053B2 (OSRAM) | 1993-07-05 |
Family
ID=17753323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62290221A Granted JPH01131945A (ja) | 1987-11-17 | 1987-11-17 | 通信制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01131945A (OSRAM) |
-
1987
- 1987-11-17 JP JP62290221A patent/JPH01131945A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01131945A (ja) | 1989-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4674033A (en) | Multiprocessor system having a shared memory for enhanced interprocessor communication | |
| JPS6250862B2 (OSRAM) | ||
| JPH08288941A (ja) | コンピュータ・システム及びメッセージ転送方法 | |
| JPH0821013B2 (ja) | ダイレクトメモリアクセスオ−ダ競合制御方式 | |
| JPH0544053B2 (OSRAM) | ||
| JPS5833970B2 (ja) | プロセッサ間通信方式 | |
| JPH0666061B2 (ja) | マルチcpu通信装置 | |
| JP2924783B2 (ja) | リモートリード処理方法およびその装置 | |
| JP3016788B2 (ja) | 装置間通信・キャッシュ一致処理方式 | |
| JP3644158B2 (ja) | 並列計算機におけるデータ送受信方法 | |
| JP3799741B2 (ja) | バスコントローラ | |
| JP2715815B2 (ja) | デ−タ書き込み方法 | |
| JP2664208B2 (ja) | ダイレクトメモリアクセス制御装置ならびにダイレクトメモリアクセス制御方法 | |
| KR100290092B1 (ko) | 지연 응답신호 처리 입출력 버스 인터페이스 장치 | |
| JP3457084B2 (ja) | パケットバス制御装置 | |
| JPS6298444A (ja) | デ−タ通信方式 | |
| JP2853607B2 (ja) | ジョブ間通信システム | |
| JPH064401A (ja) | メモリアクセス回路 | |
| EP1459191B1 (en) | Communication bus system | |
| JPH11252150A (ja) | ネットワーク接続装置、及びネットワーク接続制御方法 | |
| JPH05314061A (ja) | バス・インタフェース制御方式 | |
| JP2752456B2 (ja) | チャネル装置 | |
| JPH03252848A (ja) | スプリットバスにおける可変バス幅指定方式及び可変バス幅情報受信方式 | |
| JP2884943B2 (ja) | アドレス調停回路 | |
| JPH1115803A (ja) | 並列計算機におけるデータ送受信方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |