JPH01131945A - 通信制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明は、計算機システム等の通信路上に設置される少
なくとも１個以上のノードの内部に設けられる通信制御
装置に関し、特に各々のノード内の中央処理装置の負荷
の軽減を図るものである。

ｒ従来の技術ｊ 複数のノードが同一通信路に接続されたシステムの例を
第５図に表わす。

この図では、通信路Ｂにノード１．ノード２゜・・・、
ノードｌ、・・・、ノードＭが股！されている。

更に、ノード１は、中央処理装置ｃｐｕｉｏ、主メモリ
２０、チャネル３０、通信制御装置４０、Ｉ１０インタ
ーフェイス５０より構成される。ＣＰＵｌ０は主メモリ
２０．チャネル３０とメモリ・バスｂ１に接続され、チ
ャネル３０、通信制御装置４０、Ｉ１０インターフェイ
ス５０はＩ１０バスｂ２に接続される０通信制御装置４
０は通信路Ｂを介して他のノードと通信動作を制御する
。

このようなノードｉにあって、ＣＰＵｌ０で実行される
ドライバ・プログラムは、システムに設定されるアプリ
ケーション・プログラムか・らの複数の通信要求を１つ
にまとめてチャネル３０に指令を出している。

即ち、第６図（Ａ＞、（Ｂ）に示すように、（ａ）ＣＰ
ＵＩＯのアプリケーション・プログラムに発生する第１
番目の通信要求＃１．第２番目の通信要求＃２．・・・
、＃Ｎは主メモリ２０の領域Ａ１に送信メツセージとし
て格納され、（ｂ）ドライバ・プログラム内でそれぞれ
送信メツセージのＤＭＡ　　ＷＲＩＴＥ要求（データ長
さ、先頭アドレス指定）としてチャネル３０を指令し、
（ｃ）−旦通信制御装置４０内の送信バッファに送信メ
ツセージとして蓄えられて、（ｄ）順次通信路Ｂに送出
される。

（ｅ）送信メツセージを受信したノードより受信メツセ
ージが通信路Ｂから返信されると、送信側ノードの通信
制御装置４０は内部の受信バッファに一旦これを取り込
み、ドライバ・プログラムへ割り込みを行なう、（ｆ）
更にドライバ・プログラムはチャネル３０に受信メツセ
ージのＤＭＡＲＥＡＤ要求（データ長さ、先頭アドレス
指定）を指令し、（ｇ）この受信メツセージをドライバ
・プログラム内受信バッファに格納する。そして、ドラ
イバ・プログラムは、この受信メツセージの宛て先（対
応する受信メツセージ）をチエツクし、（ｈ）アプリケ
ーション・プログラムの受信バッファ（主メモリ２０上
の領域Ａ２）にコピーする６以上のような操作手順で送
信メツセージ、受信メツセージの授受が行われている。

「発明が解決しようとする問題点ｊ しかしながら、上記手順にあって、送信側ノードは送信
要求順に送信メツセージを送出するが、相手側ノードか
ら返信される受信メツセージの到着順は送信メツセージ
の送信順とは異なる。即ち、相手側の複数のノードはそ
の動作状況により、受信メツセージを返信するタイミン
グは一致していない。

従って、ドライバ・プログラムは、受信メツセージの到
着順が不定のため、逐一受信メツセージを一旦自己のバ
ッファに取り込んでその宛て先（対応する送信メツセー
ジ）をチエツクしくｇ）、宛て先を確認してからアプリ
ケーション・プログラムにコピーするという複雑な手続
きが必要であり、ＣＰＵの負荷が大であった。

本発明はこのような問題を解決するものであり、上記の
ような送信メツセージ、受信メツセージを授受するノー
ド内の中央処理装置の負荷の軽減を図ることを目的とす
る。

「問題を解決するための手段」 本発明は、通信制御装置内に新たに送受信用のバッファ
・メモリを設けたものであり、その具体的な構成は次の
通りである。

即ち、通信路に設置されるノード内部に設けられ、少な
くとも１個以上のノードと送信メツセージ及び受信メツ
セージを授受する通信制御装置において、当該ノードに
発生する他ノードに対する全ての送信要求を貯蔵すると
ともに、前記送信要求に対する他ノードからの全ての受
信情報を貯蔵するバッファ・メモリを設け、送信メツセ
ージ発生時にドライバ・プログラムにより送受信ＤＭＡ
が起動され、受信メツセージ受信時にアプリケーション
・プログラムにより前記、バッファ・メモリの受信メツ
セージが読み出されて送受信動作を完了することを特徴
とする通信制御装置である。

「作用」 本発明の通信制御装置は、通信要求が発生した際に、ド
ライバ・プログラムのＤＭＡ送受信起動によりバッファ
・メモリに一括して送信要求を蓄　　　　゛え、その応
答である受信メツセージがこのバッファ・メモリに蓄え
られると、アプリケーション・プログラムはこのバッフ
ァ・メモリの内容をドライバ・プログラムの介在なしに
直接読み取り、送受信動作を完了する。

ｒ実施例１ 第１図に本発明を実施した通信制御装置４０の構成を表
わす。

この図において、４１は通信路Ｂに直接結合する通信イ
ンターフェイス、４２はＣＰＵｌ０と接続するホスト・
インターフェイス、４３はこの通信制御装置４０の制御
部、４４は複数の送信メツセージ及び受信メツセージを
蓄えることができるバッファ・メモリである６通信イン
ターフェイス４１はバッファ・メモリ４４内の送信メッ
セージを通信路Ｂ上へ送出するとともに、通信路Ｂ上の
受信メツセージをバッファ・メモリ４４に取り込む。

また、バッファ・メモリ４４は、ＣＰｔＪｌｏで発生す
る他ノードに対する送信メツセージを全て格納する送信
チャネル部４４１と、通信路Ｂを介して返信される全て
の受信メツセージを格納する受信チャネル部４４２とに
より構成される。

このような通信制御装置４０の動作のフローチャートを
第２図に表わす。

はじめに、ＣＰＵｌ０から通信指令が与えられると、変
数１＝Ｏを設定する。

そして、ＣＰＵｌ０から発生する送信メツセージをバッ
ファ・メモリ４４の送信チャネル部４４１に、Ｉ＝Ｉ＋
１として順次格納していく。

送信メツセージ格納完了となると、このときのＩ値をＭ
とし、再び変数Ｉ＝Ｏとし、送信チャネル部４４１に蓄
えられている送信メツセージを■＝Ｍまでその相手先ノ
ードへ送信する。

次に、受信メツセージの受信段階となり、到着した受信
メツセージを順次バッファ・メモリ４４の受信チャネル
部４４２に格納していく、このときも変数Ｉ＝Ｏを設定
し、Ｉ＝Ｉ＋１としＩ＝Ｍとなるまで、送信メツセージ
の数だけ受信メツセージを全て受信チャネル部４４２に
格納する。

ここで、各受信メツセージは各ノードのエコー機能によ
り対応する送信メツセージの識別情報（宛て先）を含ん
でおり、アプリケーション・プログラムに受信チャネル
部４４２読み出し指令を付加することにより、ドライバ
・プログラムを介さずに直接、受信メツセージを主メモ
リ２０上の領域Ａ２に転送することができる。即ち、従
来は受信メツセージが返信される毎にドライバ・プログ
ラムが起動して、受信メツセージをアプリケーション・
プログラムに転送していたが、このような処理操作を省
略することができる。

次に、バッファ・メモリ４４を用いた具体的な送受信メ
ツセージの授受について第３図を参照して説明する。

第３図（ａ）はアグリゲーション・プログラムにおける
送信バッファ領域Ａｌ、受信バッファ領域Ａ２（主メモ
リ２０上の領域）を表わし、アプリケーション・プログ
ラムは送信メツセージを要求発生順（＃１．＃２．・・
・、＃Ｎ）に領域Ａ１に格納する。尚、領域Ａ２は、送
信メツセージの相手先ノードから返信される受信メツセ
ージが最終的に格納される領域である。

さて、（ｂ）アプリケーション・プログラム（主メモリ
２０の領域Ａｔ）からの送信メツセージは、ドライバ・
プログラムにより、（ｃ）＃１送信メツセージＤＭＡ　
　ＷＲＩＴＥ（データ長さ。

先頭アドレス）から順次＃Ｎ送信メツセージＤＭＡ　　
ＷＲＩＴＥ（データ長さ、先頭アドレス）が設定されて
チャネル３０へ送られる。一方、この時点において、ド
ライバ・プログラムは同時にチャネル３０へ＃１〜＃Ｎ
の受信メツセージ（データ長さ、先頭アドレス）のＤＭ
Ａ　　ＲＥＡＤ起動を要求する。そして、ドライバ・プ
ログラムのＤＭＡ　　ＷＲＩＴＥ起動により、送信メツ
セージは順次バッファ・メモリ４４の送信チャネル部４
４１に要求発生順に格納される。

次に、通信制御部４０内の制御部４３により、バッファ
・メモリ４４内の送信メツセージが通信路Ｂに送出され
る。

（ｄ）各々の送信メツセージが宛て先ノードに到着し、
各ノードから受信メツセージが送出されると、送信メツ
セージ発信元のノードはこの受信メツセージを順次受は
取る。

この時、受信チャネル部４４２に受信メツセージは到着
順に格納される。但し、受信メツセージには該当する送
信メツセージの識別情報が含まれている。

（ｅ）アプリケーション・プログラムは、ドライバ・プ
ログラムにより既に受信メツセージのＤＭＡ　　ＲＥＡ
Ｄ起動がかけられているため、受信チャネル部４４２の
受信メツセージを主メモリ２０の領域Ａ２に直ちに転送
を開始する。転送終了となると、ドライバ・プログラム
に送受信完了割り込みをかけ、送受信動作が完了する。

以上のように送受信動作がなされるなめ、従来行なわれ
ていた、ドライバ・プログラムが到着した受信メツセー
ジを一部ドライバ・プログラム内のバッファに格納して
その該当送信メツセージを逐一チエツクし、その結果に
よりアプリケーション・プログラムへ受信メツセージを
送信するという動作を省略できる。

また、第２図のフローチャートに示すように受信メツセ
ージが全て要求送信元に到着してから中央処理装置ＣＰ
Ｕｌ０に送信するのではなく、第４図のように返信順序
が＃２．＃１．＃３．・・・の時に、＃１の受信メツセ
ージが返信された時点で直ちにこの＃１受信メツセージ
をＣＰＵｌ０へ送信し、以後＃２受信メツセージ、＃３
受信メツセージ、・・・を送信するようにしても良い。

ｒ発明の効果」 以上述べたように、本発明の通信制御装置によれば次の
ような効果が得られる。

受信メツセージの到着順が不定であっても、ドライバ・
プログラムがその内容をチエツクしてアプリケーション
・プログラムにコピーするという複雑な手続きが省略さ
れ、ＣＰＵの負荷が軽減される。

【図面の簡単な説明】 第１図は本発明を実施した通信制御装置の構成を表わす
図、第２図は本発明装置の動作を表わすフローチャート
、第３図は本発明装置の動作概略図、第４図は本発明装
置の動作を一部変更した際の動作概略図、第５図は複数
のノードが同一通信路に接続されたシステムの例、第６
図（Ａ）。 （Ｂ）は従来装置の送受信メツセージを授受する際の動
作説明図である。 １０・・・中央処理装置ＣＰＵ、２０・・・主メモリ、
３０・・・チャネル、４０・・・通信制御装置、４１・
・・通信インターフェイス、 ４２・・・ホスト・インターフェイス、４３・・・制御
部、４４・・・バッファ・メモリ、 ４４１・・・送信チャネル部、 ４４２・・・受信チャネル部、 ５０・・・Ｉ１０インターフェイス、 Ｂ・・・通信路、ｂｌ・・・メモリ・バス、ｂ２・・・
Ｉ１０バス。 第１図 （）　　　　　　　　　　　　　　　　ｆ）、　　　　
　　　　　　　　　　　　Ｖ　　　　　　　　　　　Φ
−ノ　　　　　　　　　　　　　　　　　　　−＼／宵
　４　図 第５図 、〆へ、　　　　　　　　　　　　　　　　　　どへ０
　　　　　　　　　　．０ ＼↑ Ｕ　　　　　　　　　　　　　　　　　　　　　　ｖ＾
ハ

Claims (1)

【特許請求の範囲】
1. 通信路に設置されるノード内部に設けられ、少なくとも
   １個以上のノードと送信メッセージ及び受信メッセージ
   を授受する通信制御装置において、当該ノードに発生す
   る他ノードに対する全ての送信要求を貯蔵するとともに
   、前記送信要求に対する他ノードからの全ての受信情報
   を貯蔵するバッファ・メモリを設け、送信メッセージ発
   生時にドライバ・プログラムにより送受信ＤＭＡが起動
   され、受信メッセージ受信時にアプリケーション・プロ
   グラムにより前記バッファ・メモリの受信メッセージが
   読み出されて送受信動作を完了することを特徴とする通
   信制御装置。