JPH0537877A

JPH0537877A - インデツクス管

Info

Publication number: JPH0537877A
Application number: JP18778391A
Authority: JP
Inventors: Koji Kanbayashi; 宏次神林
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1991-07-26
Filing date: 1991-07-26
Publication date: 1993-02-12

Abstract

(57)【要約】【目的】インデックス信号の時間遅延を解消する。【構成】インデックス管８の管体の表示面に短冊状の
自己発光型絵素からなる原色素子Ｒ、Ｇ、Ｂの組が所定
のピッチで配列されると共に、原色素子Ｒ、Ｇ、Ｂの組
の間で且つ面走査方向にインデックス信号発生用のイン
デックス素子Ｉが設けられる。そしてこの原色素子Ｒ、
Ｇ、Ｂの組とインデックス素子Ｉとが、面走査方向と直
交する方向に所定のずれｄをもって配置される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数の表示素子を配列
して大画面表示装置を構成する場合に使用されるインデ
ックス管に関するものである。

【０００２】

【従来の技術】いわゆるテレビジョン信号を大画面表示
する装置として、従来からカラー陰極線管等の表示装置
を複数上下左右に組み立てて画像を分割表示するもの、
あるいは単色または３原色の表示素子を多数マトリクス
配置して絵素ごとに表示を行うものなどが知られてい
る。しかしながらこれらの装置を用いる場合に、前者で
は陰極線管の継ぎ目等の非表示部が黒線となって表示面
内に形成され画像の鑑賞の障害になる。また後者では表
示素子の小型化に限界があり、絵素が粗くなって至近距
離からの鑑賞が良好に行えないなどの欠点があった。

【０００３】これに対して、本願出願人は先に上述の欠
点を解消する大画面表示素子及び装置を提案した（特開
平２−１７８６９２号公報、特開平２−２６２１９０号
公報参照）。

【０００４】すなわち図３のＡは上述の大画面表示素子
（インデックス管）の側断面図であり、同図のＢはその
正面図である。この図において、１は管体を示し、この
管体１はガラスよりなる前面パネル２及びネック部一体
のファンネル部３とから形成される。

【０００５】前面パネル２には、その内面に複数組の絵
素となる短冊状の蛍光表示部（自己発光型絵素）、この
例では横８組×縦８組の合計６４組のいわゆる蛍光体ト
リオ４が形成される。この蛍光体トリオ４は図中に示す
ように、長さＬ、幅Ｗを有する青発光、赤発光、緑発光
の蛍光体層Ｂ、Ｒ、Ｇにて構成され、表示面５上に所定
のピッチＰで且つその長手方向が水平方向に沿って配列
される。蛍光体層Ｂ、Ｒ、Ｇ以外の面には光吸収層が形
成される。さらにこの光吸収層の上に蛍光体トリオ４の
間で且つ面走査方向に破線で示すインデックス素子Ｉが
設けられる。なおこのインデックス素子Ｉは後述する電
子ビームｅの照射に対して、例えば所定波長の紫外線を
発生するものである。また蛍光体トリオ４及びインデッ
クス素子Ｉの形成は、印刷法あるいはスラリー法等によ
って行われる。

【０００６】前面パネル２及びファンネル部３は、フリ
ットガラスを使用して相互に接合される。この例では平
板状前面パネル２の内面側周縁に段差部を設け、この段
差部に嵌合するようにファンネル部３が接合される。フ
ァンネル部３の前面パネル２と接合される部分の外周面
は前面パネル２の面に対して垂直となるように形成され
る。

【０００７】また６は電子銃を示し、この電子銃６とし
ては単電子ビームｅを発射する装置が用いられる。この
単電子ビームｅは後述するように、例えばスイッチング
により３原色の映像信号で順次変調され、それぞれが蛍
光体トリオ４の各青蛍光体層Ｂ、赤蛍光体層Ｒ、緑蛍光
体層Ｇを叩くようにして、偏向ヨーク７により垂直、水
平に走査される。なお単電子ビームｅの形状は蛍光体層
の形状に対応するように横長ビーム形状、例えば長円形
であることが望ましい。またこの例で単電子ビームｅの
走査は、蛍光体トリオ４がその長手方向を水平方向に沿
って配列されているため、従来の走査方法、すなわち水
平に走査させながら蛍光体層Ｂ、Ｒ、Ｇを叩くという方
法ではなく、垂直に走査させながら蛍光体層Ｂ、Ｒ、Ｇ
を叩くようにされている。さらに後述するようにインデ
ックス素子Ｉも叩くように走査が行われる。

【０００８】そしてこのような構成のインデックス管８
を図４に示すように、２次元的に多数配列することによ
って、図５に示すように各インデックス管８間において
も蛍光体トリオ４のピッチＰが一定の大画面の表示装置
が構成される。なお具体的な例としては、上述のインデ
ックス管８を縦方向に３０個、横方向に４０個、計１２
００個配列して大画面表示装置を構成する。

【０００９】さらに図６は上述の単電子ビームｅを例え
ばスイッチングにより３原色の映像信号で順次変調する
ための回路構成を示す。この図においてアンテナ１１か
らの信号がチューナ１２に供給されて所望のテレビジョ
ン信号が受信され、この受信信号が検波回路１３に供給
されて複合映像信号が復調される。この復調信号が入力
選択スイッチ１４の一方の固定接点に供給される。また
映像入力端子１５に供給される複合映像信号が入力選択
スイッチ１４の他方の固定接点に供給され、このスイッ
チ１４で選択された信号が色復調回路１６に供給されて
青Ｂ、赤Ｒ、緑Ｇの３原色信号が取り出される。

【００１０】一方、スイッチ１４で選択された信号が同
期分離回路１７に供給されて水平及び垂直の同期信号が
分離され、これらの同期信号はタイミング制御回路１８
に供給される。このタイミング制御回路１８にてまず水
平の有効画面期間を例えば３２０等分したサンプリング
信号Ｓｐが形成され、このサンプリング信号Ｓｐが３系
統のＡ／Ｄ変換器１９Ｂ、１９Ｒ、１９Ｇに共通に供給
される。このＡ／Ｄ変換器１９Ｂ、１９Ｒ、１９Ｇにそ
れぞれ上述の色復調回路１６からの青Ｂ、赤Ｒ、緑Ｇの
３原色信号が供給される。そして上述のサンプリング信
号ＳｐのタイミングでＡ／Ｄ変換された例えば８ビット
のディジタル信号がそれぞれフィールドメモリ２０Ｂ、
２０Ｒ、２０Ｇに供給される。

【００１１】また上述のサンプリング信号Ｓｐとタイミ
ング制御回路１８からの有効画面の上端に相当するスタ
ート信号Ｓｓとがアドレス発生回路２１に供給され、こ
のアドレス発生回路２１で発生されたアドレスがフィー
ルドメモリ２０Ｂ、２０Ｒ、２０Ｇに供給される。これ
によって映像信号の１フィールドの期間に、そのフィー
ルドを構成する例えば３２０×２４０（水平走査線数）
＝７６８００個の映像信号データが、各原色別にフィー
ルドメモリ２０Ｂ、２０Ｒ、２０Ｇに書込まれる。さら
にフィールドメモリ２０Ｂ、２０Ｒ、２０Ｇはいわゆる
ダブルバッファー構成とされ、それぞれが２フィールド
分の記憶容量を有しており、その１フィールド分に書込
が行われている間に他の１フィールド分が読出されるよ
うになっている。

【００１２】このフィールドメモリ２０Ｂ、２０Ｒ、２
０Ｇから読出された映像信号データが、上述のインデッ
クス管８ごとに設けられる６４絵素メモリ２２Ｂ、２２
Ｒ、２２Ｇに供給される。ここでインデックス管８は例
えば縦方向に３個、横方向に４個の計１２個の配列でユ
ニットを構成するように成されている。従って上述の大
画面表示装置はこれらのユニットが縦方向、横方向にそ
れぞれ１０個ずつ、計１００個配列されて構成されてい
る。そこで６４絵素メモリ２２Ｂ、２２Ｒ、２２Ｇはユ
ニットごとに１２個のメモリ２２Ｂ、２２Ｒ、２２Ｇが
まとまって１枚の基板２３上に設けられており、この基
板２３が１００枚用意されている。

【００１３】また上述のサンプリング信号Ｓｐとタイミ
ング制御回路１８からの有効画面の上端に相当するスタ
ート信号Ｓｓとがアドレス発生回路２４に供給され、こ
のアドレス発生回路２４で発生されたアドレスが６４絵
素メモリ２２Ｂ、２２Ｒ、２２Ｇに供給される。これに
よって映像信号の１フィールドの期間に、対応するイン
デックス管８で表示される６４個の映像信号データが、
各原色別に６４絵素メモリ２２Ｂ、２２Ｒ、２２Ｇに書
込まれる。さらに６４絵素メモリ２２Ｂ、２２Ｒ、２２
Ｇはいわゆるダブルバッファー構成とされ、それぞれが
２×６４絵素分の記憶容量を有しており、その一方の６
４絵素分に書込が行われている間に他方の６４絵素分が
読出されるようになっている。またこの読出は後述する
インデックス信号の検出に対応して６４絵素メモリ２２
Ｂ、２２Ｒ、２２Ｇが順次に行われるようにされる。

【００１４】この６４絵素メモリ２２Ｂ、２２Ｒ、２２
Ｇから読出された映像信号データが１系統にまとめら
れ、インデックス管８ごとに設けられるＤ／Ａ変換器２
５に供給される。さらにこのＤ／Ａ変換器２５からの映
像信号がゲート回路２６を通じてビデオアンプ２７に供
給され、このビデオアンプ２７からの映像信号がインデ
ックス管８に供給される。またタイミング制御回路１８
からの信号が水平垂直の偏向回路２８に供給され、後述
する水平垂直の偏向信号が形成される。この偏向回路２
８からの偏向信号が偏向ヨーク７に供給される。これに
よって、各インデックス管８ごとに６４絵素ずつの映像
信号の表示が行われ、１２００個のインデックス管８の
全体で３２０（水平絵素数）×２４０（水平走査線数）
の表示が行われる。なお１００は電源ブロックであっ
て、インデックス管８に供給される高圧や各種グリッド
電圧が形成される。この電源ブロック１００は各ユニッ
トに１つずつ設けられるものである。

【００１５】さらにタイミング制御回路１８からの信号
がインデックスキャリアの発生回路２９に供給され、後
述する電子ビームｅがインデックス素子Ｉを叩く走査の
期間にこの発生回路２９からのインデックスキャリア信
号がゲート回路２６に供給される。そして各インデック
ス管８にはインデックス素子Ｉからのインデックス信号
を検出する手段９が設けられており、これらの検出手段
９からのインデックス信号がインデックスアンプ３０を
通じてインデックスメモリ３１に供給される。またタイ
ミング制御回路１８からの信号がインデックスメモリ３
１に供給され、上述の走査のタイミングに合わせてイン
デックス信号の記憶が行われる。さらにこの記憶された
インデックス信号が次の走査の期間に読出され、この読
出されたインデックス信号に従って６４絵素メモリ２２
Ｂ、２２Ｒ、２２Ｇの順次の読出のスイッチングが行わ
れる。

【００１６】また図７は上述の水平垂直の偏向信号を示
す。すなわち上述の装置において、垂直に走査させなが
ら蛍光体層Ｂ、Ｒ、Ｇを叩くと共に、水平に面走査が行
われる。そこで同図のＡに示す１フィールド期間の同期
信号と、同図のＢに示すようにこの信号を１６等分した
タイミング信号が水平垂直の偏向回路２８に供給され
る。そしてこれらの信号によって、同図のＣに示すよう
な鋸歯状の垂直偏向信号が形成されると共に、同図のＤ
に示すようなステップ状の水平偏向信号が形成される。
これによって図８に示すような電子ビームｅが蛍光体層
Ｂ、Ｒ、Ｇ及びインデックス素子Ｉを叩く走査が行われ
る。〜は走査の順を示す。

【００１７】ところがこの装置において、インデックス
アンプ３０を通じて取り出されるインデックス信号は、
このインデックスアンプ３０の伝達遅延によってτ₁の
時間遅延を生じている。またインデックスメモリ３１に
おいて、一般にメモリの書込／読出動作においては動作
クロックの前半または後半の一方で書込が行われ、他方
で読出が行われるようになっている。このためインデッ
クスメモリ３１に書込／読出されたインデックス信号
は、基準の動作クロックに対して時間がずれることにな
り、例えばτ₂の時間遅延を生じることになる。

【００１８】そしてこのようにインデックス信号に時間
遅延（τ₁＋τ₂）を生じていると、蛍光体層Ｂ、Ｒ、
Ｇへの電子ビームｅの照射位置が不正確になり、これに
よって表示の輝度が低下されてしまう。またこの時間遅
延は、特にインデックスアンプ３０では回路を構成する
素子の特性等によって値が異なり、これによって輝度が
変動するために表示の均一性が損なわれてしまうもので
あった。

【００１９】これに対して、インデックスメモリ３１の
読出のタイミングを早める等によって時間遅延を補償す
ることが考えられる。しかしながらタイミングを早める
補償は極めて困難であり、複雑な回路構成が必要になる
など、製造コストの上昇を招くものである。なおこの装
置は、同じ構成のユニットが例えば１００個用いられて
形成されるものであり、製造コストの上昇は１００倍に
なって影響されるものである。

【００２０】

【発明が解決しようとする課題】解決しようとする問題
点は、インデックス信号の時間遅延によって輝度が変動
し、これによって表示の均一性が損なわれてしまうとい
うものである。

【００２１】

【課題を解決するための手段】本発明は、管体の表示面
に短冊状の自己発光型絵素からなる原色素子Ｒ、Ｇ、Ｂ
の組が所定のピッチで配列されると共に、上記原色素子
の組の間で且つ面走査方向にインデックス信号発生用の
インデックス素子Ｉを配置したインデックス管におい
て、上記原色素子Ｒ、Ｇ、Ｂの組と上記インデックス素
子Ｉとが、上記面走査方向と直交する方向に所定のずれ
ｄをもって配置されていることを特徴とするインデック
ス管である。

【００２２】

【作用】これによれば、原色素子の組とインデックス素
子とが、面走査方向と直交する方向に所定のずれをもっ
て配置されることによって、インデックス信号の時間遅
延が解消され、輝度が安定にされると共に均一な表示を
得ることができる。

【００２３】

【実施例】図１において、インデックス管８の管体の表
示面に短冊状の自己発光型絵素からなる原色素子Ｒ、
Ｇ、Ｂの組が所定のピッチで配列されると共に、原色素
子Ｒ、Ｇ、Ｂの組の間で且つ面走査方向にインデックス
信号発生用のインデックス素子Ｉが設けられる。そして
この原色素子Ｒ、Ｇ、Ｂの組とインデックス素子Ｉと
が、面走査方向と直交する方向に所定のずれｄをもって
配置される。

【００２４】すなわちこの装置において、例えば６０×
６０ｍｍのインデックス管８で原色素子Ｒ、Ｇ、Ｂ及び
インデックス素子Ｉの幅は約０．６ｍｍである。また偏
向時間はブランキング期間が約１２５μ秒、走査時間は
約８００μ秒で行われている。この場合に上述のτ₁と
τ₂を合わせた遅延時間に相当する距離は、０．０６〜
０．１ｍｍ程度生じることになる。

【００２５】そこでこの装置において、インデックス素
子Ｉが面走査方向と直交する方向にｄ＝０．０６〜０．
１ｍｍ分先行して配置される。これによってインデック
ス素子Ｉからのインデックス信号は上述のτ₁＋τ₂分
先行して検出されることになり、インデックスメモリ３
１から読出される信号の時間遅延が解消される。

【００２６】こうして上述の装置によれば、原色素子
Ｒ、Ｇ、Ｂの組とインデックス素子Ｉとが、面走査方向
と直交する方向に所定のずれｄをもって配置されること
によって、インデックス信号の時間遅延が解消され、輝
度が安定にされると共に均一な表示を得ることができる
ものである。

【００２７】なお上述の装置において、インデックス素
子Ｉを例えばｄ＝０．１ｍｍ分以上先行して配置し、図
２に示すようにインデックスアンプ３０からのインデッ
クス信号が可変遅延手段３２を介してインデックスメモ
リ３１に供給されるようにする。これによってインデッ
クス素子Ｉの余分のずれを可変遅延手段３２で除去する
と共に、回路ごとの時間遅延の変動も可変遅延手段３２
の調整によって解消することができる。

【００２８】

【発明の効果】この発明によれば、原色素子の組とイン
デックス素子とが、面走査方向と直交する方向に所定の
ずれをもって配置されることによって、インデックス信
号の時間遅延が解消され、輝度が安定にされると共に均
一な表示を得ることができるようになった。

【図面の簡単な説明】

【図１】本発明によるインデックス管の一例の構成図で
ある。

【図２】その説明のための図である。

【図３】インデックス管の側断面及び正面図である。

【図４】その説明のための図である。

【図５】その説明のための図である。

【図６】大画面表示装置の回路図である。

【図７】偏向信号の波形図である。

【図８】走査の説明のための図である。

【符号の説明】

８インデックス管Ｒ、Ｇ、Ｂ原色素子Ｉインデックス素子ｄずれ

Claims

【特許請求の範囲】【請求項１】管体の表示面に短冊状の自己発光型絵素
からなる原色素子の組が所定のピッチで配列されると共
に、上記原色素子の組の間で且つ面走査方向にインデッ
クス信号発生用のインデックス素子を配置したインデッ
クス管において、上記原色素子の組と上記インデックス
素子とが、上記面走査方向と直交する方向に所定のずれ
をもって配置されていることを特徴とするインデックス
管。