JPH0537387A - デイジタル／アナログ変換装置 - Google Patents

Abstract

(57)【要約】 【目的】 ディジタル入力信号が「０」になったとき
のノイズをなくしたＤ／Ａ変換装置を提供することを目
的とする。 【構成】 入力ディジタル信号の絶対値が所定のレベ
ル以下となったことを検出して、そのときはアナログ信
号に代えて繰返し信号を選択的に出力することとし、フ
ィルタによりその出力から繰返し信号をフィルタリング
する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ディジタル／アナロ
グ（Ｄ／Ａ）変換装置に関し、特にノイズシェーピング
を利用した１ビットディジタル／アナログ変換器のノイ
ズを低減したディジタル／アナログ変換装置に関する。

【０００２】

【従来の技術】近年、ノイズシェーピングを利用した１
ビットディジタル／アナログ変換器（以下、１ビットＤ
ＡＣと呼ぶ）がよく用いられている。ノイズシェーピン
グを利用した１ビットＤＡＣは、無調整で高分解能およ
び高精度が得られ、変換精度（相対精度）の温度変化お
よび経年変化が少なく、低価格であるという利点を有す
る。

【０００３】図４（ａ）はノイズシェーピングを利用し
た１ビットＤＡＣの出力スペクトル、図４（ｂ）はその
一部拡大図を示す。ノイズシェーピングにより、音響信
号がある可聴帯域の量子化ノイズが高い周波数に追いや
られて可聴帯域のノイズが減っていることが分かる。反
面、入力信号が「０」になっても以前のデータが残って
いるため、図４（ｂ）のようにノイズ２１が残り、出力
が「０」にならず非常に小さいレベルで振動する。この
ような振動は雑音となる。

【０００４】このような雑音の発生を防止するため、従
来は入力信号が「０」になったことを検出してアナログ
出力をアナログゲートで遮断するようにしたＤＡＣがあ
る。

【０００５】

【発明が解決しようとする課題】ところが、このような
アナログゲートは１チップで構成された１ビットＤＡＣ
の外部に設けなければならず、規模が大きく構成が複雑
となるという問題があった。

【０００６】この発明は、上述の従来例における問題点
に鑑み、簡単な構成でかつディジタル入力信号が「０」
になったときのノイズをなくしたＤ／Ａ変換装置を提供
することを目的とする。

【０００７】

【課題を解決するための手段】上記の目的を達成するた
め、この発明に係るＤ／Ａ変換装置は、入力ディジタル
信号をアナログ信号に変換するために１ビット量子化出
力信号を出力する、ノイズシェーピングを利用した１ビ
ットディジタル／アナログ変換器と、前記入力ディジタ
ル信号の絶対値が所定のレベル以下となったことを検出
する所定レベル検出手段と、所定の繰返し信号を発生す
る繰返し信号発生手段と、前記１ビットディジタル／ア
ナログ変換器の１ビット量子化出力信号を選択的に出力
するとともに、前記所定レベル検出手段により入力ディ
ジタル信号の絶対値が所定のレベル以下となったことを
検出したときは前記１ビット量子化出力信号に代えて前
記繰返し信号を選択的に出力する制御手段と、前記制御
手段の出力から前記繰返し信号の周波数より低い周波数
の成分を通過させるフィルタ手段とを具備することを特
徴とする。

【０００８】前記の繰返し信号は、１ビットＤＡＣのオ
ーバ・サンプリングのためのマスタークロックなどを用
いるとよい。

【０００９】なお、ここでは「０」レベルと「１」レベ
ルの信号しか出力しないＤＡＣを総称して１ビットＤＡ
Ｃと呼ぶものとする。前記１ビット量子化出力信号と
は、１ビットＤＡＣの１ビット量子化回路の「０」また
は「１」の出力のことであり、いわゆるＰＷＭ（Pulse
Width Modulation）波形やＰＤＭ（Pulse Density Modu
lation）波形を含むものとする。

【００１０】

【作用】前記制御手段からは、通常は１ビットＤＡＣの
１ビット量子化出力信号が選択的に出力され、この１ビ
ット量子化出力信号は積分器である前記フィルタ手段を
介してアナログ信号に変換され出力される。一方、入力
ディジタル信号のレベルが所定値以下となった場合は、
繰返し信号が選択的に出力される。繰返し信号はフィル
タ手段により制限されるので、入力ディジタル信号のレ
ベルが所定値以下となった場合のノイズをなくすことが
できる。

【００１１】

【実施例】以下、図面を用いてこの発明の実施例を説明
する。

【００１２】図１は、この発明の一実施例に係るＤ／Ａ
変換装置を用いた電子楽器のブロック構成を示す。この
図において、１は鍵盤、２は音色を指定するための音色
スイッチ、３はマイコンシステムである。マイコンシス
テム３は、音色スイッチ２で指定された音色で鍵盤１の
操作に対応する楽音信号を発生するように、音源部４に
指令を発する。音源部４は、マイコンシステム３からの
指令に基づいて所定チャンネル分のディジタル楽音信号
を時分割で発生する音源である。各チャンネルのディジ
タル楽音信号は、例えば１６ビットである。音源部４
は、マイコンシステム３からの指令やパラメータを記憶
する制御レジスタ５、制御レジスタ５の値に応じて時分
割で波形データを発生する波形発生部６、制御レジスタ
５の値に応じて時分割でエンベロープデータを発生する
エンベロープジェネレータ７、波形発生部６から出力さ
れる波形にエンベロープジェネレータ７からのエンベロ
ープを付与する掛算器８、および掛算器８から時分割で
出力されるディジタル楽音信号を累算して楽音信号を出
力する累算器９を備える。１０はこの累算器９から出力
される楽音信号をＤ／Ａ変換するこの発明に係るＤ／Ａ
変換部、１１はＤ／Ａ変換部１０から出力されるアナロ
グ楽音信号を入力して楽音を発生するサウンドシステム
である。

【００１３】図２は、Ｄ／Ａ変換部１０のブロック構成
を示す。この図において、２１はオーバ・サンプリング
を行うためのディジタルフィルタ（オーバサンプリング
フィルタ）、２２はノイズシェーパおよび量子化器、２
３は１／２分周器、２４はセレクタ、２５はゼロレベル
検出器を示す。ゼロレベル検出器２５は、平均化回路２
６、絶対値比較回路２７，２８、およびＡＮＤ回路２９
を備える。３０はローパスフィルタである。オーバサン
プリングフィルタ２１、ノイズシェーパおよび量子化器
２２および１／２分周器２３には、マスタークロックφ
（２５６ｆｓ）が入力している。

【００１４】図１の累算器９から出力される楽音信号
（ディジタル入力）は、図２のオーバサンプリングフィ
ルタ２１に入力してオーバサンプリングされ、ノイズシ
ェーパおよび量子化器２２に入力する。そして、このノ
イズシェーパおよび量子化器２２でノイズシェーピング
と量子化がなされる。ノイズシェーパおよび量子化器２
２の出力である１ビットディジタルデータ（１ビット量
子化出力信号）はセレクタ２４のＢ端子に入力する。セ
レクタ２４のＡ端子にはクロックφを分周器２３で１／
２分周した周波数１２８ｆｓの繰返し信号が入力する。
セレクタ２４はゼロレベル検出器２５の出力に応じてＡ
端子またはＢ端子の入力を選択的に出力する。セレクタ
２４の出力はローパスフィルタ３０に入力する。

【００１５】ゼロレベル検出器２５において、絶対値比
較回路２７の一方の比較入力Ａにはディジタル入力信号
がそのまま入力する。絶対値比較回路２７の他方の比較
入力Ｂには所定値αが入力する。絶対値比較回路２７
は、絶対値で入力Ａと入力Ｂとを比較し、Ａ＜Ｂのとき
「１」をＡＮＤ回路２９に出力する。すなわち、絶対値
比較回路２７は、現在のディジタル入力がゼロレベルで
あるかどうかを検出する。

【００１６】平均化回路２６は現在から過去のｎ個のデ
ィジタル入力の平均値を算出し出力する。その平均値は
絶対値比較回路２８の一方の比較入力Ａに入力する。絶
対値比較回路２８の他方の比較入力Ｂには所定値βが入
力する。絶対値比較回路２８は、絶対値で入力Ａと入力
Ｂとを比較し、Ａ＜Ｂのとき「１」をＡＮＤ回路２９に
出力する。すなわち、絶対値比較回路２８は、ディジタ
ル入力の平均がゼロレベルであるかどうかを検出する。

【００１７】ディジタル入力が一瞬ゼロレベルになった
だけでは波形の途中でゼロレベルになることがあり得る
ので、絶対値比較回路２８でディジタル入力の平均につ
いてもゼロレベルを検出するようにしている。また、平
均のゼロレベルを検出するだけでは、平均の計算にかか
る時間だけ検出が遅れてしまうので、絶対値比較回路２
７で現在のディジタル入力についてもゼロレベルを検出
するようにしている。現在のディジタル入力の値がゼロ
レベルで、かつ平均がゼロレベルのとき、ＡＮＤ回路２
９は「１」をセレクタ２４に出力する。

【００１８】このときセレクタ２４はＡ端子の周波数１
２８ｆｓの繰返し信号を選択してローパスフィルタ３０
に出力する。図５は、この繰返し信号のスペクトルを示
す。図から分かるように繰返し信号のスペクトルは１２
８ｆｓ以上の周波数にあり、可聴帯域内ではレベルは−
∞である。したがって、この繰返し信号はローパスフィ
ルタ３０でフィルタリングされ、ディジタル入力がゼロ
レベルのときのノイズはまったくなくすことができる。
一方、ＡＮＤ回路２９が「０」を出力しているとき、セ
レクタ２４はＢ端子のノイズシェーパおよび量子化器２
２の出力（１ビット量子化出力信号）を選択してローパ
スフィルタ３０に出力する。ローパスフィルタ３０は積
分器として働き、ディジタル入力データに対応するアナ
ログデータが出力される。

【００１９】図３は、ノイズシェーパおよび量子化器２
２の構成例を示す。ノイズシェーパおよび量子化器２２
において、ディジタル入力データは加算器３１を介して
ディレイ回路３２に入力する。ここで所定の遅延時間の
後、加算器３３を介してディレイ回路３４に入力する。
ここで所定の遅延時間の後、量子化器３５に入力し１ビ
ットのディジタル出力信号が出力される。この１ビット
ディジタル出力は重み付け回路３６で重み付けされ、加
算器３７に入力する。加算器３７はディレイ回路３４の
出力値から重み付け回路３６の出力値を減算する。その
結果は、掛算器３８で２倍され、加算器３３に入力す
る。加算器３３は、ディレイ回路３２の出力値と掛算器
３８の出力値とを加算して出力する。加算器３７の出力
値は、加算器３１にも入力する。加算器３１はディジタ
ル入力データから加算器３７の出力値を減算して出力す
る。

【００２０】上記の実施例によれば、ディジタル入力信
号が「０」になったときのノイズを無くすことができ
る。また、アナログゲートを用いる必要がなく、セレク
タや繰返し信号の信号源やゼロレベル検出器の構成は簡
易である。

【００２１】図６は、この発明の第２の実施例に係る電
子楽器の音源部およびＤＡＣ部のブロック構成を示す。
前述した図１の実施例の音源部４およびＤＡＣ部１０を
この図６の構成に入替えることができる。図６におい
て、図１および図２と同一の付番は共通の部分を示し、
説明は省略する。

【００２２】図６の構成においては、エンベロープジェ
ネレータであるレベル発生部７から出力されるレベル値
（１２チャンネル時分割）をレベル検出部４４に入力
し、このレベル値が所定レベル以下となったかどうか検
出する。検出結果は１２チャンネルの各チャンネルごと
に時分割で出力される。検出結果の値は、そのチャンネ
ルのレベル値が所定レベル以下のとき「１」、そうでな
いとき「０」である。全チャンネルＡＮＤ部４５は、レ
ベル検出部４４からの全チャンネルの検出結果について
ＡＮＤ（論理積）をとる。したがって全チャンネルＡＮ
Ｄ部４５は、全チャンネルのレベル値がすべて所定レベ
ル以下のとき「１」、そうでないときは「０」を、それ
ぞれセレクタ４３に出力する。

【００２３】一方、掛算器８において波形発生部６から
出力された波形にレベル発生部７からのエンベロープを
付与し、その結果である全チャンネル分のディジタル楽
音信号を累算器９にて累算した出力である楽音信号は、
１ビットＤＡＣ部４１に入力する。１ビットＤＡＣ部４
１は、入力した楽音信号をノイズシェーピングおよび量
子化して、１ビットディジタルデータ（１ビット量子化
出力信号）をセレクタ４３のＢ端子に出力する。セレク
タ４３のＡ端子にはパルス列発生部４２からのパルス列
が入力する。このパルス列発生部４２から出力されるパ
ルス列は、そのスペクトルが可聴帯域内で−∞であり、
後段のローパスフィルタ３０でフィルタリングされまっ
たく出力されないようになっている。言替えれば、この
パルス列は、後段のローパスフィルタ３０が通過させな
い周波数成分のみからなる。

【００２４】セレクタ４３は全チャンネルＡＮＤ部４５
の出力に応じてＡ端子またはＢ端子の入力を選択的に出
力する。セレクタ４３の出力はローパスフィルタ３０に
入力する。

【００２５】全チャンネルＡＮＤ部４５からの出力が
「０」のとき、すなわちいずれかのチャンネルのレベル
値が所定レベルを越えていたときは発音すべき楽音デー
タがあるということだから、セレクタ４３はＢ端子の１
ビットディジタルデータを選択してローパスフィルタ３
０に出力する。ローパスフィルタ３０は積分器として働
き、ディジタル入力データに対応するアナログデータが
出力される。全チャンネルＡＮＤ部４５からの出力が
「１」のとき、すなわち全チャンネルのレベル値が所定
レベル以下のときは発音すべき楽音データはないという
ことだから、セレクタ４３はＡ端子のパルス列を選択し
てローパスフィルタ３０に出力する。このパルス列はロ
ーパスフィルタ３０を通過しないから、サウンドシステ
ムへのアナログ出力は「０」となる。

【００２６】図６の実施例によれば、ディジタル入力信
号が「０」になったときのノイズを無くすことができ
る。また、アナログゲートを用いる必要がなく、セレク
タやパルス列発生部などの構成は簡易である。また、図
１，２の実施例では波形発生部６から出力される波形に
エンベロープジェネレータ７からのエンベロープを付与
した結果からレベル検出しているが、図６の実施例では
レベル値そのものを用いてレベル検出している。したが
って、検出方式として簡便でかつ正確である。

【００２７】

【発明の効果】以上説明したように、この発明によれ
ば、入力ディジタル信号の絶対値が所定のレベル以下と
なったことを検出して、そのときには１ビットＤＡＣの
出力でなく所定の繰返し信号をフィルタ手段に入力して
フィルタリングするようにしているので、入力信号が
「０」になったときのノイズをなくしたＤ／Ａ変換装置
が実現される。また、このような構成は簡単にディジタ
ルの回路に取り込むことができ、容易に実現することが
できる。

【図面の簡単な説明】

【図１】 この発明の一実施例に係るＤ／Ａ変換装置を
用いた電子楽器のブロック構成図

【図２】 図１のＤ／Ａ変換部のブロック構成図

【図３】 図２のノイズシェーパおよび量子化器の構成
図

【図４】 ノイズシェーピングを利用した１ビットＤＡ
Ｃの出力スペクトルを示す図

【図５】 繰返し信号のスペクトルを示す図

【図６】 この発明の第２の実施例に係る電子楽器の音
源部およびＤＡＣ部のブロック構成図

【符号の説明】

１…鍵盤、２…音色スイッチ、３…マイコンシステム、
４…音源部、５…制御レジスタ、６…波形発生部、７…
エンベロープジェネレータ、８…掛算器８、９…累算
器、１０…Ｄ／Ａ変換部、１１…サウンドシステム、２
１…オーバサンプリングフィルタ、２２…ノイズシェー
パおよび量子化器、２３…１／２分周器、２４…セレク
タ、２５…ゼロレベル検出器、２６…平均化回路、２
７，２８…絶対値比較回路、２９…ＡＮＤ回路、３０…
ローパスフィルタ。

Claims (1)

1. 【特許請求の範囲】 【請求項１】 入力ディジタル信号をアナログ信号に変
   換するために１ビット量子化出力信号を出力する、ノイ
   ズシェーピングを利用した１ビットディジタル／アナロ
   グ変換器と、 前記入力ディジタル信号の絶対値が所定のレベル以下と
   なったことを検出する所定レベル検出手段と、 所定の繰返し信号を発生する繰返し信号発生手段と、 前記１ビットディジタル／アナログ変換器の１ビット量
   子化出力信号を選択的に出力するとともに、前記所定レ
   ベル検出手段により入力ディジタル信号の絶対値が所定
   のレベル以下となったことを検出したときは前記１ビッ
   ト量子化出力信号に代えて前記繰返し信号を選択的に出
   力する制御手段と、 前記制御手段の出力から前記繰返し信号の周波数より低
   い周波数の成分を通過させるフィルタ手段とを具備する
   ことを特徴とするディジタル／アナログ変換装置。