JPH05343963A - 波形整形回路 - Google Patents
波形整形回路Info
- Publication number
- JPH05343963A JPH05343963A JP14567192A JP14567192A JPH05343963A JP H05343963 A JPH05343963 A JP H05343963A JP 14567192 A JP14567192 A JP 14567192A JP 14567192 A JP14567192 A JP 14567192A JP H05343963 A JPH05343963 A JP H05343963A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- reference voltage
- transistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【目的】 波形整形回路の基準電圧を、入力信号中の直
流電圧に追随させるとともに、前記基準電圧にオフセッ
トを持たせる。 【構成】 入力信号が印加される比較回路と、入力信号
中の直流電圧に応じて、前記比較回路の基準電圧を発生
する基準電圧発生回路と、前記基準電圧にオフセットを
持たせるオフセット発生回路と、前記比較回路の出力信
号に応じて前記オフセット発生回路を制御する制御回路
とによって構成される。
流電圧に追随させるとともに、前記基準電圧にオフセッ
トを持たせる。 【構成】 入力信号が印加される比較回路と、入力信号
中の直流電圧に応じて、前記比較回路の基準電圧を発生
する基準電圧発生回路と、前記基準電圧にオフセットを
持たせるオフセット発生回路と、前記比較回路の出力信
号に応じて前記オフセット発生回路を制御する制御回路
とによって構成される。
Description
【０００１】
【産業上の利用分野】本発明は、波形整形を行うための
基準電圧が入力信号中に含まれる直流電圧に応じて決ま
る波形整形回路に関するもので、特に入力信号中に含ま
れる雑音によって誤動作しない波形整形回路を提供せん
とするものである。
基準電圧が入力信号中に含まれる直流電圧に応じて決ま
る波形整形回路に関するもので、特に入力信号中に含ま
れる雑音によって誤動作しない波形整形回路を提供せん
とするものである。
【０００２】
【従来の技術】特開昭６１−１３１９１２号に記載され
ている如く、入力信号中に含まれる直流電圧を基準電圧
として波形整形を行う波形整形回路が知られている。こ
の種波形整形回路は、正負２つの入力端子を有する比較
回路と、該比較回路の一方の入力端子に入力信号を印加
する入力端子と、前記入力信号を平滑し基準電圧として
前記比較回路の他方に印加する平滑回路とを備え、前記
比較回路の出力端に波形整形された出力信号を得るもの
である。
ている如く、入力信号中に含まれる直流電圧を基準電圧
として波形整形を行う波形整形回路が知られている。こ
の種波形整形回路は、正負２つの入力端子を有する比較
回路と、該比較回路の一方の入力端子に入力信号を印加
する入力端子と、前記入力信号を平滑し基準電圧として
前記比較回路の他方に印加する平滑回路とを備え、前記
比較回路の出力端に波形整形された出力信号を得るもの
である。
【０００３】このような波形整形回路は、基準電圧が固
定のものに比べ、入力信号から直流電圧を除去しなくて
よい、入力信号中の直流電圧が変化しても基準電圧が追
随するので誤動作し辛い、等の利点を有する。
定のものに比べ、入力信号から直流電圧を除去しなくて
よい、入力信号中の直流電圧が変化しても基準電圧が追
随するので誤動作し辛い、等の利点を有する。
【０００４】
【発明が解決しようとする課題】しかしながら、単に基
準電圧が入力信号中の直流電圧に追随するものは、無信
号時の雑音によって誤動作を生じる危険がある。即ち、
中電界受信時で無信号時には、比較的大なる雑音が発生
するが、この雑音が検出され出力信号が発生する危険が
あった。
準電圧が入力信号中の直流電圧に追随するものは、無信
号時の雑音によって誤動作を生じる危険がある。即ち、
中電界受信時で無信号時には、比較的大なる雑音が発生
するが、この雑音が検出され出力信号が発生する危険が
あった。
【０００５】
【課題を解決するための手段】本発明は、上述の点に鑑
み成されたもので、オフセット発生回路を設け、入力信
号中の直流電圧に追随する基準電圧に所定のオフセット
を持たせるとともに、比較回路の出力信号に応じて、前
記オフセット発生回路を制御する制御回路を設けた点を
特徴とする。
み成されたもので、オフセット発生回路を設け、入力信
号中の直流電圧に追随する基準電圧に所定のオフセット
を持たせるとともに、比較回路の出力信号に応じて、前
記オフセット発生回路を制御する制御回路を設けた点を
特徴とする。
【０００６】
【作用】本発明によれば、まず、入力信号中に含まれる
直流電圧に応じた基準電圧を得ることができる。また、
オフセット発生回路を用いて前記基準電圧に所定のオフ
セットを持たせることができる。さらに、制御回路のよ
って前記オフセット回路を制御できるので、前記オフセ
ットを変更することができる。
直流電圧に応じた基準電圧を得ることができる。また、
オフセット発生回路を用いて前記基準電圧に所定のオフ
セットを持たせることができる。さらに、制御回路のよ
って前記オフセット回路を制御できるので、前記オフセ
ットを変更することができる。
【０００７】
【実施例】図１は、本発明の一実施例を示すもので、１
は入力信号が印加される入力端子、２は正及び負の入力
端子を有する比較回路、３は該比較回路２の正入力端子
に接続されたコンデンサ、４は前記入力端子１に印加さ
れる入力信号電圧に応じた電流を発生し、前記コンデン
サを充電する電圧電流変換回路、５はベースにバッファ
増幅回路６を介して比較回路２の出力が印加される出力
トランジスタ、７は該出力トランジスタ５のコレクタに
接続された負荷抵抗、８は定電流トランジスタ９と、前
記コンデンサ３を充電する充電トランジスタ１０と、前
記コンデンサを放電する放電トランジスタ１１とを有す
るオフセット発生回路及び１２はベース及びエミッタが
前記出力トランジスタ５のベース及びエミッタと共通接
続され、前記放電トランジスタ１１の動作を制御する制
御トランジスタである。尚、前記オフセット発生回路８
は、更に、定電流トランジスタ９のコレクタ電流を流す
ダイオード接続型のトランジスタ１３と、該トランジス
タ１３と電流ミラー接続されたトランジスタ１４と、該
トランジスタ１４のコレクタ電流を流すダイオード接続
型のトランジスタ１５を備え、充電トランジスタ１０は
トランジスタ１３と放電トランジスタ１１はトランジス
タ１５と電流ミラー接続されている。本実施例において
は、充電トランジスタ１０のミラー比を１：１に、放電
トランジスタ１１のミラー比を１：２に設定している。
は入力信号が印加される入力端子、２は正及び負の入力
端子を有する比較回路、３は該比較回路２の正入力端子
に接続されたコンデンサ、４は前記入力端子１に印加さ
れる入力信号電圧に応じた電流を発生し、前記コンデン
サを充電する電圧電流変換回路、５はベースにバッファ
増幅回路６を介して比較回路２の出力が印加される出力
トランジスタ、７は該出力トランジスタ５のコレクタに
接続された負荷抵抗、８は定電流トランジスタ９と、前
記コンデンサ３を充電する充電トランジスタ１０と、前
記コンデンサを放電する放電トランジスタ１１とを有す
るオフセット発生回路及び１２はベース及びエミッタが
前記出力トランジスタ５のベース及びエミッタと共通接
続され、前記放電トランジスタ１１の動作を制御する制
御トランジスタである。尚、前記オフセット発生回路８
は、更に、定電流トランジスタ９のコレクタ電流を流す
ダイオード接続型のトランジスタ１３と、該トランジス
タ１３と電流ミラー接続されたトランジスタ１４と、該
トランジスタ１４のコレクタ電流を流すダイオード接続
型のトランジスタ１５を備え、充電トランジスタ１０は
トランジスタ１３と放電トランジスタ１１はトランジス
タ１５と電流ミラー接続されている。本実施例において
は、充電トランジスタ１０のミラー比を１：１に、放電
トランジスタ１１のミラー比を１：２に設定している。
【０００８】次に動作を図２を参照しながら説明する。
尚、図２において、Ａは、入力信号（実線）、入力信号
中の直流電圧（ＶREF）、正のオフセットを持った基準
電圧ＶREF1（一点鎖線）及び負のオフセットを持った基
準電圧ＶREF2（二点鎖線）を示し、Ｂは、出力端子１６
に得られる出力信号を示す。今、トランジスタ５及び制
御トランジスタ１２がオンしているとすれば、出力端子
１６にＬレベルの出力信号が発生するとともに、放電ト
ランジスタ１１がオフとなる。そのため、コンデンサ３
は、電圧電流変換回路４の出力電流によって充電される
とともに、充電トランジスタ１０のコレクタ電流によっ
て充電され、前記コンデンサ３の端子電圧は、入力信号
中の直流電圧に対し、正方向にオフセットを持つ。従っ
て、比較回路２の基準電圧は、ＶREF1となる。その時、
無信号入力状態であれば（図２の範囲イ）、比較回路２
の出力はＨレベルとなり、出力トランジスタ５及び制御
トランジスタ１２はオン状態を維持する。その状態で、
正の入力信号が印加されたとしても、そのレベルがＶ
REF1よりも低い間（図２の範囲ロ）は、出力トランジス
タ及び制御トランジスタはオン状態を維持する。正の入
力信号がＶREF1を越えると、比較回路２の出力がＬレベ
ルとなり、出力トランジスタ５がオフになり、出力端子
１６に得られる出力信号がＨレベルとなる。同時に、制
御トランジスタ１２がオフになり、放電トランジスタ１
１が動作を開始する。先に述べた如く、充電トランジス
タ１０による充電電流と放電トランジスタ１１による放
電電流とは、１：２に成されているので、放電トランジ
スタ１１が動作を開始すると、コンデンサ３の放電が行
われ、該コンデンサ３は負方向にオフセットを持つ。従
って、比較回路２の基準電圧は、ＶREF2となる。正の入
力信号が印加されている間及びＶREF2よりも正である負
の入力信号が印加されている間は（図２の範囲ハ）、出
力トランジスタ５及び制御トランジスタ１２がオフ状態
を保ち、出力端子１６に得られる出力信号は、Ｈレベル
を保つ。
尚、図２において、Ａは、入力信号（実線）、入力信号
中の直流電圧（ＶREF）、正のオフセットを持った基準
電圧ＶREF1（一点鎖線）及び負のオフセットを持った基
準電圧ＶREF2（二点鎖線）を示し、Ｂは、出力端子１６
に得られる出力信号を示す。今、トランジスタ５及び制
御トランジスタ１２がオンしているとすれば、出力端子
１６にＬレベルの出力信号が発生するとともに、放電ト
ランジスタ１１がオフとなる。そのため、コンデンサ３
は、電圧電流変換回路４の出力電流によって充電される
とともに、充電トランジスタ１０のコレクタ電流によっ
て充電され、前記コンデンサ３の端子電圧は、入力信号
中の直流電圧に対し、正方向にオフセットを持つ。従っ
て、比較回路２の基準電圧は、ＶREF1となる。その時、
無信号入力状態であれば（図２の範囲イ）、比較回路２
の出力はＨレベルとなり、出力トランジスタ５及び制御
トランジスタ１２はオン状態を維持する。その状態で、
正の入力信号が印加されたとしても、そのレベルがＶ
REF1よりも低い間（図２の範囲ロ）は、出力トランジス
タ及び制御トランジスタはオン状態を維持する。正の入
力信号がＶREF1を越えると、比較回路２の出力がＬレベ
ルとなり、出力トランジスタ５がオフになり、出力端子
１６に得られる出力信号がＨレベルとなる。同時に、制
御トランジスタ１２がオフになり、放電トランジスタ１
１が動作を開始する。先に述べた如く、充電トランジス
タ１０による充電電流と放電トランジスタ１１による放
電電流とは、１：２に成されているので、放電トランジ
スタ１１が動作を開始すると、コンデンサ３の放電が行
われ、該コンデンサ３は負方向にオフセットを持つ。従
って、比較回路２の基準電圧は、ＶREF2となる。正の入
力信号が印加されている間及びＶREF2よりも正である負
の入力信号が印加されている間は（図２の範囲ハ）、出
力トランジスタ５及び制御トランジスタ１２がオフ状態
を保ち、出力端子１６に得られる出力信号は、Ｈレベル
を保つ。
【０００９】入力信号のレベルがＶREF2よりも低下する
と、比較回路２の出力が再びＨレベルとなり、出力トラ
ンジスタ５がオンし、出力端子１６に得られる出力信号
がＬレベルとなる。同時に、制御トランジスタ１２がオ
ンし、放電トランジスタ１１がオフし、比較回路２の基
準電圧は、再びＶREF1になる。この状態は、入力信号の
レベルがＶREF1を越えるまで継続する（図２の範囲
ニ）。入力信号のレベルがＶREF1を越えた後は（図２の
範囲ホ）、図２の範囲ロと同様出力信号がＨレベルにな
るとともに、基準電圧がＶREF2になる。
と、比較回路２の出力が再びＨレベルとなり、出力トラ
ンジスタ５がオンし、出力端子１６に得られる出力信号
がＬレベルとなる。同時に、制御トランジスタ１２がオ
ンし、放電トランジスタ１１がオフし、比較回路２の基
準電圧は、再びＶREF1になる。この状態は、入力信号の
レベルがＶREF1を越えるまで継続する（図２の範囲
ニ）。入力信号のレベルがＶREF1を越えた後は（図２の
範囲ホ）、図２の範囲ロと同様出力信号がＨレベルにな
るとともに、基準電圧がＶREF2になる。
【００１０】尚、上述の説明においては、制御トランジ
スタ１２がオンの場合をスタートとして説明を開始した
が、前記制御トランジスタがオフの場合をスタート（図
２の範囲ハ）としても全く同様に説明することができ
る。また、オフセット発生回路８のオフセット量は、定
電流トランジスタ９のベースに印加される電圧（＋Ｂ）
または前記トランジスタ９のエミッタ抵抗の値を変更す
ることにより自由に設定できる。更に、放電トランジス
タ１１のミラー比を１：Ｎとし前記Ｎの値を適切に設定
すれば、ＶREF2の値を自由に設定でき、設計の自由度が
向上する。また更に、図１の実施例においては、制御ト
ランジスタ１２により放電トランジスタ１１の動作を制
御するように構成したが、前記制御トランジスタ１２に
よって充電トランジスタ１０を制御するようにしてもよ
い。その場合、充電トランジスタ１０と放電トランジス
タ１１との電流の関係を、図１の実施例と逆にすればよ
い。
スタ１２がオンの場合をスタートとして説明を開始した
が、前記制御トランジスタがオフの場合をスタート（図
２の範囲ハ）としても全く同様に説明することができ
る。また、オフセット発生回路８のオフセット量は、定
電流トランジスタ９のベースに印加される電圧（＋Ｂ）
または前記トランジスタ９のエミッタ抵抗の値を変更す
ることにより自由に設定できる。更に、放電トランジス
タ１１のミラー比を１：Ｎとし前記Ｎの値を適切に設定
すれば、ＶREF2の値を自由に設定でき、設計の自由度が
向上する。また更に、図１の実施例においては、制御ト
ランジスタ１２により放電トランジスタ１１の動作を制
御するように構成したが、前記制御トランジスタ１２に
よって充電トランジスタ１０を制御するようにしてもよ
い。その場合、充電トランジスタ１０と放電トランジス
タ１１との電流の関係を、図１の実施例と逆にすればよ
い。
【００１１】
【発明の効果】以上述べた如く、本発明によれば、波形
整形回路を構成する比較回路の出力信号に応じてオフセ
ット発生回路を制御し、基準電圧を変更するようにした
ので、入力信号中の直流電圧に追随する基準電圧を得る
ことができるとともに、前記基準電圧にオフセットを持
たせることができ、雑音で誤動作しない波形整形回路を
提供できる。また、基準電圧を中心にオフセット量を切
り換えているので、波形整形時のデュ−ティの変化を防
止できる。
整形回路を構成する比較回路の出力信号に応じてオフセ
ット発生回路を制御し、基準電圧を変更するようにした
ので、入力信号中の直流電圧に追随する基準電圧を得る
ことができるとともに、前記基準電圧にオフセットを持
たせることができ、雑音で誤動作しない波形整形回路を
提供できる。また、基準電圧を中心にオフセット量を切
り換えているので、波形整形時のデュ−ティの変化を防
止できる。
【図１】本発明の一実施例を示す回路図
【図２】図１の動作を説明するための特性図
２ 比較回路 ３ コンデンサ ４ 電圧電流変換回路 ５ 出力トランジスタ８ オフセット発生回路 １０ 充電トランジスタ １１ 放電トランジスタ １２ 制御トランジスタ
Claims (3)
- 【請求項１】 入力信号中に含まれる直流電圧に応じた
基準電圧を発生する基準電圧発生回路と、 前記入力信号と基準電圧とを比較して出力を発生する比
較回路と、 該比較回路の出力に応じた出力信号を発生する出力トラ
ンジスタと、 前記基準電圧にオフセットを持たせるオフセット発生回
路と、 前記比較回路の出力に応じて前記オフセット発生回路を
制御する制御回路とから成ることを特徴とする波形整形
回路。 - 【請求項２】 前記基準電圧発生回路は、入力信号中に
含まれる直流電圧に応じて充放電されるコンデンサを備
え、前記オフセット発生回路は、前記コンデンサを強制
的に充電若しくは放電することによってオフセットを
得、前記基準電圧を変更することを特徴とする請求項１
記載の波形整形回路。 - 【請求項３】 前記制御回路は、比較回路の出力信号に
応じて前記オフセット発生回路による強制充電若しくは
強制放電を制御することを特徴とする請求項２記載の波
形整形回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14567192A JPH05343963A (ja) | 1992-06-05 | 1992-06-05 | 波形整形回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14567192A JPH05343963A (ja) | 1992-06-05 | 1992-06-05 | 波形整形回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05343963A true JPH05343963A (ja) | 1993-12-24 |
Family
ID=15390398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14567192A Pending JPH05343963A (ja) | 1992-06-05 | 1992-06-05 | 波形整形回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05343963A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105187032A (zh) * | 2015-08-14 | 2015-12-23 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种单电源供电的信号整流检波电路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5016463A (ja) * | 1973-06-11 | 1975-02-21 | ||
| JPS63263910A (ja) * | 1987-04-22 | 1988-10-31 | Nec Corp | 電圧比較器 |
-
1992
- 1992-06-05 JP JP14567192A patent/JPH05343963A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5016463A (ja) * | 1973-06-11 | 1975-02-21 | ||
| JPS63263910A (ja) * | 1987-04-22 | 1988-10-31 | Nec Corp | 電圧比較器 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105187032A (zh) * | 2015-08-14 | 2015-12-23 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种单电源供电的信号整流检波电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5399958A (en) | Switching power supply circuit having a reduced ripple voltage | |
| US7075277B2 (en) | DC-DC converter | |
| US6885177B2 (en) | Switching regulator and slope correcting circuit | |
| US20040257056A1 (en) | Switching regulator with improved load transient efficiency and method thereof | |
| JP3251770B2 (ja) | 半導体集積回路の電源回路 | |
| JP2704518B2 (ja) | 電源回路 | |
| US5510695A (en) | Power generation control system for generator | |
| JPH01268454A (ja) | スイッチング電源用漸進的始動回路 | |
| JPH05343963A (ja) | 波形整形回路 | |
| JPH06276677A (ja) | 突入電流防止回路 | |
| JPS5937174B2 (ja) | 放電加工電源 | |
| KR19990006822A (ko) | 충전발전기의 제어장치 | |
| US4233575A (en) | Wide frequency range current-controlled oscillator | |
| JP3144574B2 (ja) | ミューティング制御回路 | |
| JP2600103Y2 (ja) | 電源回路 | |
| JPH10289024A (ja) | 定電圧回路 | |
| JPS641797Y2 (ja) | ||
| JP2902653B2 (ja) | 直流電源装置 | |
| JP4400992B2 (ja) | 駆動信号供給回路 | |
| JP4810132B2 (ja) | 遅延回路およびリップルコンバータ | |
| JP3352048B2 (ja) | スイッチング電源用制御回路 | |
| JPH0728736Y2 (ja) | 電圧−周波数変換回路 | |
| JPH0451091B2 (ja) | ||
| JPS6122345Y2 (ja) | ||
| JP3281807B2 (ja) | パルス伸張回路 |