JPH05342338A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPH05342338A JPH05342338A JP4147208A JP14720892A JPH05342338A JP H05342338 A JPH05342338 A JP H05342338A JP 4147208 A JP4147208 A JP 4147208A JP 14720892 A JP14720892 A JP 14720892A JP H05342338 A JPH05342338 A JP H05342338A
- Authority
- JP
- Japan
- Prior art keywords
- pixel data
- display pixel
- original image
- data
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Input (AREA)
- Image Processing (AREA)
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】原画像データを一定容量に分割し、システムメ
モリに設けたバッファメモリに保持する手段を設けるこ
とで、原画像データの格納と画像エフェクトの準備を並
列処理できるようにする。 【構成】ＣＲＴコントローラ１０６と、ＶＲＡＭ１０７
と、カラーパレット１０８と、表示デバイス１１０とか
ら構成された表示装置であり、原画像データの格納とエ
フェクト画像用データの作成を並列処理するために、一
度バッファメモリ１０４に保持する。 【効果】原画像データの転送と画像エフェクト用データ
の作成が並列処理できることで、原画像データの転送時
間だけを考慮して、様々な画像エフェクトを盛り込んだ
静止画プレゼンテーションが可能である。
モリに設けたバッファメモリに保持する手段を設けるこ
とで、原画像データの格納と画像エフェクトの準備を並
列処理できるようにする。 【構成】ＣＲＴコントローラ１０６と、ＶＲＡＭ１０７
と、カラーパレット１０８と、表示デバイス１１０とか
ら構成された表示装置であり、原画像データの格納とエ
フェクト画像用データの作成を並列処理するために、一
度バッファメモリ１０４に保持する。 【効果】原画像データの転送と画像エフェクト用データ
の作成が並列処理できることで、原画像データの転送時
間だけを考慮して、様々な画像エフェクトを盛り込んだ
静止画プレゼンテーションが可能である。
Description
【０００１】
【産業上の利用分野】本発明は、カラーパレットを用い
た表示装置に係わり、特に、ディジタル画像エフェクト
を行う時の表示画像データの転送およびディジタル画像
エフェクト用画像データの転送手段およびデータ処理手
段に関する。
た表示装置に係わり、特に、ディジタル画像エフェクト
を行う時の表示画像データの転送およびディジタル画像
エフェクト用画像データの転送手段およびデータ処理手
段に関する。
【０００２】
【従来の技術】一般に、このような表示装置としては、
例えば、特開平3-11473号公報に記載のような装置があ
る。
例えば、特開平3-11473号公報に記載のような装置があ
る。
【０００３】同装置は、入力部に入力されたディジタル
データを一定個数単位で保持し、この一定個数単位のデ
ータに基づいてパラメータを算出する演算部と、この演
算部の出力をメモリに入力し、且つこのメモリの出力を
分岐し、論理演算部および切換手段を持つ切換部を介し
てメモリに転送し、ディジタルデータの演算処理を行う
表示装置である。前記パラメータを算出する演算部、論
理演算部および切換部は、ＡＮＤ、ＯＲ等の論理演算回
路によるハードウェアで構成されている。
データを一定個数単位で保持し、この一定個数単位のデ
ータに基づいてパラメータを算出する演算部と、この演
算部の出力をメモリに入力し、且つこのメモリの出力を
分岐し、論理演算部および切換手段を持つ切換部を介し
てメモリに転送し、ディジタルデータの演算処理を行う
表示装置である。前記パラメータを算出する演算部、論
理演算部および切換部は、ＡＮＤ、ＯＲ等の論理演算回
路によるハードウェアで構成されている。
【０００４】
【発明が解決しようとする課題】前記従来技術の表示装
置でのデータ処理は、前記パラメータを算出する演算部
等がディジタル回路による演算処理のため、高速に処理
できるが、ハードウェアの負担が大きく、予め固定され
ているディジタル回路により処理が制限されてしまうと
いう問題点があった。
置でのデータ処理は、前記パラメータを算出する演算部
等がディジタル回路による演算処理のため、高速に処理
できるが、ハードウェアの負担が大きく、予め固定され
ているディジタル回路により処理が制限されてしまうと
いう問題点があった。
【０００５】本発明の目的は、ハードウェアの軽減を図
り、次の１画面分の表示画素データをビデオメモリに取
り込んだ後、直ちに画像エフェクトの制御に移れること
で、前記次の表示画素データへの画面表示の切換えがで
き、論理回路によって制限されることなく、画像エフェ
クト用の処理が高速にできるようにすることである。
り、次の１画面分の表示画素データをビデオメモリに取
り込んだ後、直ちに画像エフェクトの制御に移れること
で、前記次の表示画素データへの画面表示の切換えがで
き、論理回路によって制限されることなく、画像エフェ
クト用の処理が高速にできるようにすることである。
【０００６】
【課題を解決するための手段】前記目的は、光ディスク
装置等の外部記憶装置から表示画素データをビデオメモ
リに格納する場合に、データを一定容量に分割し、一定
容量単位でシステムメモリに設けたバッファメモリに保
持し、バッファメモリに保持された表示画素データから
画像エフェクトに必要な表示画素データを作成後、それ
ぞれの画素データをビデオメモリの別々の領域に格納す
る処理を行うことにより達成できる。
装置等の外部記憶装置から表示画素データをビデオメモ
リに格納する場合に、データを一定容量に分割し、一定
容量単位でシステムメモリに設けたバッファメモリに保
持し、バッファメモリに保持された表示画素データから
画像エフェクトに必要な表示画素データを作成後、それ
ぞれの画素データをビデオメモリの別々の領域に格納す
る処理を行うことにより達成できる。
【０００７】
【作用】静止画プレゼンテーションシステム等で、表示
している静止画像から異なる静止画像への切換手法とし
て、スライド、スクロール等のディジタル画像エフェク
トがある。このようなディジタル画像エフェクトを行う
表示装置において、次に切換表示する１画面分の表示画
素データを外部記憶装置（光ディスク装置等）からビデ
オメモリに取り込んだ後、直ちにディジタル画像エフェ
クト制御による表示画面の切換えができる。
している静止画像から異なる静止画像への切換手法とし
て、スライド、スクロール等のディジタル画像エフェク
トがある。このようなディジタル画像エフェクトを行う
表示装置において、次に切換表示する１画面分の表示画
素データを外部記憶装置（光ディスク装置等）からビデ
オメモリに取り込んだ後、直ちにディジタル画像エフェ
クト制御による表示画面の切換えができる。
【０００８】
【実施例】以下、本発明の実施例を、図面を用いて説明
する。
する。
【０００９】図１は、本発明の一実施例における表示装
置の構成を示したブロック図である。図１において、１
０１は装置全体を制御するＣＰＵ、１０２は前記ＣＰＵ
１０１の動作を制御する制御プログラムが格納されてい
るＲＯＭ、１０３はデータ等を格納するＲＡＭ、１０４
は表示画素データを格納しデータ処理を行うバッファメ
モリ、１０５は外部記憶装置等と表示装置とのインタフ
ェイス部、１０６は前記ＣＰＵ１０１が扱うアプリケー
ションソフトに応じて同期信号を生成するＣＲＴコント
ローラ、１０７はカラーコードの形式で表示画素データ
が格納されているＶＲＡＭ、１０８は前記表示画素デー
タをアドレス情報とするパレットデータが格納されてい
るカラーパレット、１０９は前記カラーパレット１０８
が出力するディジタルな色階調データをアナログビデオ
信号に変換するＤ／Ａコンバータ、１１０は表示デバイ
スである。
置の構成を示したブロック図である。図１において、１
０１は装置全体を制御するＣＰＵ、１０２は前記ＣＰＵ
１０１の動作を制御する制御プログラムが格納されてい
るＲＯＭ、１０３はデータ等を格納するＲＡＭ、１０４
は表示画素データを格納しデータ処理を行うバッファメ
モリ、１０５は外部記憶装置等と表示装置とのインタフ
ェイス部、１０６は前記ＣＰＵ１０１が扱うアプリケー
ションソフトに応じて同期信号を生成するＣＲＴコント
ローラ、１０７はカラーコードの形式で表示画素データ
が格納されているＶＲＡＭ、１０８は前記表示画素デー
タをアドレス情報とするパレットデータが格納されてい
るカラーパレット、１０９は前記カラーパレット１０８
が出力するディジタルな色階調データをアナログビデオ
信号に変換するＤ／Ａコンバータ、１１０は表示デバイ
スである。
【００１０】図２は、本発明の一実施例における原画像
データおよびエフェクト画像データのデータの流れを示
した図である。図２において、１０３は図１と同様のＲ
ＡＭ、１０６は図１と同様のＣＲＴコントローラ、１０
７は図１と同様のＶＲＡＭ、２１は原画像用表示画素デ
ータを保持する前記ＲＡＭ１０３に設けた原画像用バッ
ファメモリ、２２はエフェクト画像用表示画素データを
保持する前記ＲＡＭ１０３に設けたエフェクト画像用バ
ッファメモリである。
データおよびエフェクト画像データのデータの流れを示
した図である。図２において、１０３は図１と同様のＲ
ＡＭ、１０６は図１と同様のＣＲＴコントローラ、１０
７は図１と同様のＶＲＡＭ、２１は原画像用表示画素デ
ータを保持する前記ＲＡＭ１０３に設けた原画像用バッ
ファメモリ、２２はエフェクト画像用表示画素データを
保持する前記ＲＡＭ１０３に設けたエフェクト画像用バ
ッファメモリである。
【００１１】図３は、本発明の一実施例における原画像
データおよびエフェクト画像データのデータ転送および
処理フローを示した図である。
データおよびエフェクト画像データのデータ転送および
処理フローを示した図である。
【００１２】図６は、原画像データの格納とエフェクト
準備を並列で処理した場合の各処理が行われるタイミン
グを示した図である。
準備を並列で処理した場合の各処理が行われるタイミン
グを示した図である。
【００１３】以上のように構成されている表示装置につ
いて、以下、図１、２、３および６を用いて、その動作
を簡単に説明する。
いて、以下、図１、２、３および６を用いて、その動作
を簡単に説明する。
【００１４】図１に示した表示装置で表示デバイス１１
０に画像を表示する場合は、ＣＲＴコントローラ１０６
により表示デバイス１１０の水平・垂直同期信号を出力
し、該水平・垂直同期信号のタイミングに合わせてＶＲ
ＡＭ１０７に格納されている表示画素データに応じてカ
ラーパレット１０８がアクセスされて表示信号を出力す
る。また、ＲＯＭ１０２に格納されている制御プログラ
ムにより表示画面を切換える場合、前記制御プログラム
は、準備期間として、次画面用および画像エフェクト用
のパレットデータをＲＡＭ１０３に用意し、次画面用お
よび画像エフェクト用の表示画素データをＶＲＡＭ１０
７に格納する。前記準備期間が終了し、画像エフェクト
による画面切換えを前記制御プログラムにより各エフェ
クト制御を行い表示画面を切換える。
０に画像を表示する場合は、ＣＲＴコントローラ１０６
により表示デバイス１１０の水平・垂直同期信号を出力
し、該水平・垂直同期信号のタイミングに合わせてＶＲ
ＡＭ１０７に格納されている表示画素データに応じてカ
ラーパレット１０８がアクセスされて表示信号を出力す
る。また、ＲＯＭ１０２に格納されている制御プログラ
ムにより表示画面を切換える場合、前記制御プログラム
は、準備期間として、次画面用および画像エフェクト用
のパレットデータをＲＡＭ１０３に用意し、次画面用お
よび画像エフェクト用の表示画素データをＶＲＡＭ１０
７に格納する。前記準備期間が終了し、画像エフェクト
による画面切換えを前記制御プログラムにより各エフェ
クト制御を行い表示画面を切換える。
【００１５】ここで、外部記憶装置にＣＤ−ＲＯＭドラ
イブ、１画面分が３００Ｋバイト（６４０×４８０ドッ
ト、８ビット／ドット）の表示画素データを用いて簡単
に説明する。
イブ、１画面分が３００Ｋバイト（６４０×４８０ドッ
ト、８ビット／ドット）の表示画素データを用いて簡単
に説明する。
【００１６】前記ＣＤ−ＲＯＭドライブは、最小分割単
位がセクタであり、３００Ｋバイトの原画像用表示画素
データが複数のセクタに記録されていることから、前記
原画像用表示画素データを１セクタ単位に分割処理す
る。また、前記ＣＤ−ＲＯＭドライブは、１／７５秒周
期で１セクタ分のデータを転送するが、バースト転送で
あるため１／７５秒はかからず、他の処理可能な時間が
存在する。そこで、図６に示したように、１セクタ分の
原画像データをＶＲＡＭ１０７に格納した後、次のセク
タデータが転送されるまでの間で、エフェクト準備のた
めの処理を行う。
位がセクタであり、３００Ｋバイトの原画像用表示画素
データが複数のセクタに記録されていることから、前記
原画像用表示画素データを１セクタ単位に分割処理す
る。また、前記ＣＤ−ＲＯＭドライブは、１／７５秒周
期で１セクタ分のデータを転送するが、バースト転送で
あるため１／７５秒はかからず、他の処理可能な時間が
存在する。そこで、図６に示したように、１セクタ分の
原画像データをＶＲＡＭ１０７に格納した後、次のセク
タデータが転送されるまでの間で、エフェクト準備のた
めの処理を行う。
【００１７】即ち、１／７５秒（１セクタ）の時間内
に、（i）ＣＤ−ＲＯＭから原画像用バッファメモリに
データをＤＭＡ転送、（ii）原画像用バッファメモリか
らビデオメモリにデータをＤＭＡ転送、（iii）原画像
用バッファメモリのデータからエフェクト画像用画素デ
ータを作成、（iv）エフェクト画像用バッファメモリか
らビデオメモリにＤＭＡ転送、の４段階の処理を行う
が、単純な画面切換えの場合は、（i）、（ii）の処理
だけを行う。
に、（i）ＣＤ−ＲＯＭから原画像用バッファメモリに
データをＤＭＡ転送、（ii）原画像用バッファメモリか
らビデオメモリにデータをＤＭＡ転送、（iii）原画像
用バッファメモリのデータからエフェクト画像用画素デ
ータを作成、（iv）エフェクト画像用バッファメモリか
らビデオメモリにＤＭＡ転送、の４段階の処理を行う
が、単純な画面切換えの場合は、（i）、（ii）の処理
だけを行う。
【００１８】また、前記ＣＤ−ＲＯＭドライブからは、
１セクタのデータが転送可能であることを知らせるため
の制御信号が供給され、該制御信号を、ＣＰＵ１０１に
割込み信号として供給する。該割込み信号により、前記
ＣＤ−ＲＯＭドライブからのデータ転送を、割込み処理
により優先させて取り込むことで、原画像用表示画素デ
ータの転送およびエフェクト画像用表示画素データの作
成の並列処理が、効率良く行える。
１セクタのデータが転送可能であることを知らせるため
の制御信号が供給され、該制御信号を、ＣＰＵ１０１に
割込み信号として供給する。該割込み信号により、前記
ＣＤ−ＲＯＭドライブからのデータ転送を、割込み処理
により優先させて取り込むことで、原画像用表示画素デ
ータの転送およびエフェクト画像用表示画素データの作
成の並列処理が、効率良く行える。
【００１９】例えば、１画面分の表示画素データを格納
し、エフェクト準備を行う場合について、処理動作を説
明する。
し、エフェクト準備を行う場合について、処理動作を説
明する。
【００２０】まず、１セクタ分の原画像用表示画素デー
タをＲＡＭ１０３に設けた原画像用バッファメモリ２１
に保持する。（ステップ３０１）原画像用バッファメモ
リ２１からＣＲＴコントローラ１０６を介してＶＲＡＭ
１０７の指定領域に原画像用表示画素データをＤＭＡ転
送する。（ステップ３０２）転送終了後、データ処理フ
ラグを判別し（ステップ３０３）、原画像用バッファメ
モリ２１に保持されている前記原画像用表示画素データ
からエフェクト画像用表示画素データを作成し、エフェ
クト画像用バッファメモリ２２に格納する。（ステップ
３０４）エフェクト画像用表示画素データの作成終了
後、ＣＲＴコントローラ１０６を介してＶＲＡＭ１０７
の指定領域に前記エフェクト画像用表示画素データをＤ
ＭＡ転送する。（ステップ３０５）１画面分の原画像用
表示画素データの転送が終了したかどうかを判別し、未
終了の場合は、ステップ３０１に移行する。（ステップ
３０６） 前記データ処理フラグの判別とは、制御プログラムが管
理するＲＡＭ１０３上に設けた任意の領域の１ビットを
データ処理フラグと設定し、前記１ビットのデータ処理
フラグの内容が、１の時データ処理を行い、０の時デー
タ処理を行わないという簡単な方法を取っている。ま
た、前記１ビットのデータ処理フラグの内容を、ハード
ウェアにより制御信号として出力させ、判別しても同様
である。
タをＲＡＭ１０３に設けた原画像用バッファメモリ２１
に保持する。（ステップ３０１）原画像用バッファメモ
リ２１からＣＲＴコントローラ１０６を介してＶＲＡＭ
１０７の指定領域に原画像用表示画素データをＤＭＡ転
送する。（ステップ３０２）転送終了後、データ処理フ
ラグを判別し（ステップ３０３）、原画像用バッファメ
モリ２１に保持されている前記原画像用表示画素データ
からエフェクト画像用表示画素データを作成し、エフェ
クト画像用バッファメモリ２２に格納する。（ステップ
３０４）エフェクト画像用表示画素データの作成終了
後、ＣＲＴコントローラ１０６を介してＶＲＡＭ１０７
の指定領域に前記エフェクト画像用表示画素データをＤ
ＭＡ転送する。（ステップ３０５）１画面分の原画像用
表示画素データの転送が終了したかどうかを判別し、未
終了の場合は、ステップ３０１に移行する。（ステップ
３０６） 前記データ処理フラグの判別とは、制御プログラムが管
理するＲＡＭ１０３上に設けた任意の領域の１ビットを
データ処理フラグと設定し、前記１ビットのデータ処理
フラグの内容が、１の時データ処理を行い、０の時デー
タ処理を行わないという簡単な方法を取っている。ま
た、前記１ビットのデータ処理フラグの内容を、ハード
ウェアにより制御信号として出力させ、判別しても同様
である。
【００２１】以上、説明してきたように、ステップ３０
１〜３０６までの一連の処理を１セクタ（１／７５秒）
の間に行い、表示画面を切換えるために、次の原画像用
表示画素データをビデオメモリに格納するのと並行し
て、エフェクト画像用表示画素データをビデオメモリの
別領域に格納することができ、次の原画像用表示画素デ
ータ格納終了後、直ちに、原画像とエフェクト画像を用
いたスクロール、スライド等の画像エフェクト制御によ
る表示画面の切換えができる。
１〜３０６までの一連の処理を１セクタ（１／７５秒）
の間に行い、表示画面を切換えるために、次の原画像用
表示画素データをビデオメモリに格納するのと並行し
て、エフェクト画像用表示画素データをビデオメモリの
別領域に格納することができ、次の原画像用表示画素デ
ータ格納終了後、直ちに、原画像とエフェクト画像を用
いたスクロール、スライド等の画像エフェクト制御によ
る表示画面の切換えができる。
【００２２】図４は、本発明の第２の実施例における原
画像用表示画素データおよびエフェクト用表示画素デー
タのデータの流れを示した図であり、図５は、データ転
送および処理のフローを示した図である。
画像用表示画素データおよびエフェクト用表示画素デー
タのデータの流れを示した図であり、図５は、データ転
送および処理のフローを示した図である。
【００２３】図４において、１０３は図１および図２と
同様のＲＡＭ、１０６は図１および図２と同様のＣＲＴ
コントローラ、１０７は図１および図２と同様のＶＲＡ
Ｍ、２１は図２と同様の原画像用表示画素データを保持
する前記ＲＡＭ１０３に設けた原画像用バッファメモ
リ、２２は図２と同様のエフェクト画像用表示画素デー
タを保持する前記ＲＡＭ１０３に設けたエフェクト画像
用バッファメモリである。 以上のように構成された表
示装置について、第１の実施例と同様に１画面分の表示
画素データの転送およびエフェクト画像用表示画素デー
タの作成処理を例にとり、図１、４および５を用いて、
その動作を簡単に説明する。
同様のＲＡＭ、１０６は図１および図２と同様のＣＲＴ
コントローラ、１０７は図１および図２と同様のＶＲＡ
Ｍ、２１は図２と同様の原画像用表示画素データを保持
する前記ＲＡＭ１０３に設けた原画像用バッファメモ
リ、２２は図２と同様のエフェクト画像用表示画素デー
タを保持する前記ＲＡＭ１０３に設けたエフェクト画像
用バッファメモリである。 以上のように構成された表
示装置について、第１の実施例と同様に１画面分の表示
画素データの転送およびエフェクト画像用表示画素デー
タの作成処理を例にとり、図１、４および５を用いて、
その動作を簡単に説明する。
【００２４】第１の実施例においては、前記ＣＤ−ＲＯ
Ｍからの原画像用表示画素データを全てバッファメモリ
に保持していたが、まず、転送される原画像用表示画素
データからエフェクト画像用表示画素データの作成処理
が必要かどうかの判別を行う。（ステップ５０１）エフ
ェクト画像用表示画素データの作成処理が必要ならば原
画像用バッファメモリ２１に転送する。（ステップ５０
２）エフェクト画像用表示画素データの作成処理が必要
ないならばＣＲＴコントローラ１０６を介してＶＲＡＭ
１０７の指定領域にＤＭＡ転送する。（ステップ５０
７）原画像用バッファメモリ２１に保持した原画像用表
示画素データをＣＲＴコントローラ１０６を介してＶＲ
ＡＭ１０７の指定領域にＤＭＡ転送する。（ステップ５
０３）原画像用バッファメモリ２１に保持している前記
原画像用表示画素データからエフェクト画像用表示画素
データを作成し、エフェクト画像用バッファメモリ２２
に格納する。（ステップ５０４）エフェクト画像用表示
画素データの作成処理終了後、ＣＲＴコントローラ１０
６を介してＶＲＡＭ１０７の指定領域にエフェクト画像
用表示画素データをＤＭＡ転送する。（ステップ５０
５）１画面分の表示画素データが転送終了したかを判別
し、未終了の場合は、ステップ５０１に移行する。（ス
テップ５０６） 以上、説明してきたように、ステップ５０１〜５０７間
での一連の処理を、第１の実施例と同様に、１／７５秒
内で実行することで、第１の実施例に比べ、単純な画面
切換えの場合は、原画像用表示画素データをバッファメ
モリに保持しないで、直接ＶＲＡＭにＤＭＡ転送するこ
とで、制御および処理時間を短縮することができる。
Ｍからの原画像用表示画素データを全てバッファメモリ
に保持していたが、まず、転送される原画像用表示画素
データからエフェクト画像用表示画素データの作成処理
が必要かどうかの判別を行う。（ステップ５０１）エフ
ェクト画像用表示画素データの作成処理が必要ならば原
画像用バッファメモリ２１に転送する。（ステップ５０
２）エフェクト画像用表示画素データの作成処理が必要
ないならばＣＲＴコントローラ１０６を介してＶＲＡＭ
１０７の指定領域にＤＭＡ転送する。（ステップ５０
７）原画像用バッファメモリ２１に保持した原画像用表
示画素データをＣＲＴコントローラ１０６を介してＶＲ
ＡＭ１０７の指定領域にＤＭＡ転送する。（ステップ５
０３）原画像用バッファメモリ２１に保持している前記
原画像用表示画素データからエフェクト画像用表示画素
データを作成し、エフェクト画像用バッファメモリ２２
に格納する。（ステップ５０４）エフェクト画像用表示
画素データの作成処理終了後、ＣＲＴコントローラ１０
６を介してＶＲＡＭ１０７の指定領域にエフェクト画像
用表示画素データをＤＭＡ転送する。（ステップ５０
５）１画面分の表示画素データが転送終了したかを判別
し、未終了の場合は、ステップ５０１に移行する。（ス
テップ５０６） 以上、説明してきたように、ステップ５０１〜５０７間
での一連の処理を、第１の実施例と同様に、１／７５秒
内で実行することで、第１の実施例に比べ、単純な画面
切換えの場合は、原画像用表示画素データをバッファメ
モリに保持しないで、直接ＶＲＡＭにＤＭＡ転送するこ
とで、制御および処理時間を短縮することができる。
【００２５】以上のように、本実施例によれば、ＣＤ−
ＲＯＭからのデータをセクタ単位に分割し、ビデオメモ
リへの格納およびエフェクト画像用表示画素データの作
成を並列処理したことで、原画像用表示画素データを取
込む時間だけで、様々なディジタル画像エフェクトによ
る表示画面の切換えができる。また、エフェクト画像用
表示画素データを作成する代りに、動画用圧縮画像デー
タの作成を行うことで、部分動画の表示もできる。
ＲＯＭからのデータをセクタ単位に分割し、ビデオメモ
リへの格納およびエフェクト画像用表示画素データの作
成を並列処理したことで、原画像用表示画素データを取
込む時間だけで、様々なディジタル画像エフェクトによ
る表示画面の切換えができる。また、エフェクト画像用
表示画素データを作成する代りに、動画用圧縮画像デー
タの作成を行うことで、部分動画の表示もできる。
【００２６】なお、上記実施例では、外部記憶装置にＣ
Ｄ−ＲＯＭドライブを用いて説明したが、本発明は、画
像データ等ディジタルデータを記録できる記憶装置全て
に適用することはいうまでもない。また、表示画素デー
タが、６４０×４８０ドット、８ビット／ドットの３０
０Ｋバイトとしたが、本発明は、これに限定されること
なく適用することはいうまでもない。
Ｄ−ＲＯＭドライブを用いて説明したが、本発明は、画
像データ等ディジタルデータを記録できる記憶装置全て
に適用することはいうまでもない。また、表示画素デー
タが、６４０×４８０ドット、８ビット／ドットの３０
０Ｋバイトとしたが、本発明は、これに限定されること
なく適用することはいうまでもない。
【００２７】
【発明の効果】以上、説明してきたように本発明によれ
ば、静止画プレゼンテーション等を実行する表示装置に
おいて、静止画用画像データをビデオメモリに取込む処
理と並行して画像エフェクトの準備を行うため、静止画
用画像データの転送終了直後に、単純な画面切換えだけ
でなく、様々なディジタル画像エフェクトによる表示画
面の切換えが可能であるという効果を有する。
ば、静止画プレゼンテーション等を実行する表示装置に
おいて、静止画用画像データをビデオメモリに取込む処
理と並行して画像エフェクトの準備を行うため、静止画
用画像データの転送終了直後に、単純な画面切換えだけ
でなく、様々なディジタル画像エフェクトによる表示画
面の切換えが可能であるという効果を有する。
【図１】本発明の一実施例における表示装置のブロック
構成を示す図である。
構成を示す図である。
【図２】本発明の第１の実施例における原画像データお
よびエフェクト画像用データの流れを示す図である。
よびエフェクト画像用データの流れを示す図である。
【図３】本発明の第１の実施例における原画像データの
転送および処理のフローを示す図である。
転送および処理のフローを示す図である。
【図４】本発明の第２の実施例における原画像データお
よびエフェクト画像用データの流れを示す図である。
よびエフェクト画像用データの流れを示す図である。
【図５】本発明の第２の実施例における原画像データの
転送および処理のフローを示す図である。
転送および処理のフローを示す図である。
【図６】本発明の一実施例における原画像データの格納
とエフェクト準備を並列で処理した場合の各処理のタイ
ミングを示す図である。
とエフェクト準備を並列で処理した場合の各処理のタイ
ミングを示す図である。
１０１…ＣＰＵ、１０２…ＲＯＭ、１０３…ＲＡＭ、１
０４…バッファメモリ、１０５…インタフェイス部、１
０６…ＣＲＴコントローラ、１０７…ＶＲＡＭ、１０８
…カラーパレット、１０９…Ｄ／Ａコンバータ、１１０
…表示デバイス、２１…原画像用バッファメモリ、２２
…エフェクト画像用バッファメモリ。
０４…バッファメモリ、１０５…インタフェイス部、１
０６…ＣＲＴコントローラ、１０７…ＶＲＡＭ、１０８
…カラーパレット、１０９…Ｄ／Ａコンバータ、１１０
…表示デバイス、２１…原画像用バッファメモリ、２２
…エフェクト画像用バッファメモリ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０９Ｇ 5/06 9175−5Ｇ
Claims (9)
- 【請求項１】表示画素データを記憶するビデオメモリ
と、前記ビデオメモリが出力する表示画素データをアド
レス情報として表示信号を出力するカラーパレットと、
前記ビデオメモリを制御するとともに表示のための同期
信号を発生するＣＲＴコントローラと、前記表示信号を
表示する表示デバイスとを備えた表示装置を用いて、相
異なる２つの原画像Ａ，Ｂの表示画素データからエフェ
クト画像用表示画素データを作成して、前記原画像Ａ，
Ｂと前記エフェクト画像を任意に表示することによって
画像エフェクトを行う表示方式において、前記原画像
Ａ，Ｂの表示画素データを外部記憶装置（光ディスク装
置等）から前記ビデオメモリに転送する処理と前記エフ
ェクト画像用表示画素データを作成する処理とを並列処
理で行い、リアルタイムに画像エフェクトが実行できる
ことを特徴とする表示装置。 - 【請求項２】１画面分の原画像用表示画素データを一定
容量の複数に分割し、分割単位毎に前記原画像用表示画
素データを前記ビデオメモリへ格納することを特徴とす
る請求項１記載の表示装置。 - 【請求項３】前記１画面分の原画像用表示画素データを
前記ビデオメモリに格納する場合、バッファメモリを設
け、前記原画像用表示画素データを、一度前記バッファ
メモリに保持し、前記バッファメモリから前記ビデオメ
モリに転送することを特徴とする請求項１または２記載
の表示装置。 - 【請求項４】前記１画面分の原画像用表示画素データを
前記バッファメモリに保持し、前記バッファメモリに保
持した前記原画像用表示画素データから前記エフェクト
画像用表示画素データを作成し、前記バッファメモリか
ら２種類の表示画素データを、前記ビデオメモリの別領
域に格納できることを特徴とする請求項１、２または３
記載の表示装置。 - 【請求項５】前記１画面分の原画像用表示画素データの
分割単位が、前記外部記憶装置（光ディスク装置等）の
物理セクタの容量、もしくは、その整数倍の容量に一致
していることを特徴とする請求項１または２記載の表示
装置。 - 【請求項６】前記バッファメモリに保持された前記原画
像用表示画素データを前記ビデオメモリに転送するだけ
か、前記原画像用表示画素データと前記原画像用表示画
素データから作成した前記エフェクト画像用表示画素デ
ータを前記ビデオメモリのそれぞれ別領域に転送するか
を、データ処理フラグ等の情報を与えることにより制御
できることを特徴とする請求項１、３または４記載の表
示装置。 - 【請求項７】前記原画像用表示画素データから前記エフ
ェクト画像用表示画素データを作成する代りに、前記原
画像用表示画素データから動画用圧縮画像データを作成
し、前記ビデオメモリの別領域に格納することで部分動
画表示ができることを特徴とする請求項１、３、４また
は６記載の表示装置。 - 【請求項８】前記１画面分の原画像用表示画素データを
一定容量の複数に分割し、前記ビデオメモリに格納する
ことで、データ転送処理がデータバスを占有することな
く、前記原画像用表示画素データから前記エフェクト画
像用表示画素データの作成およびその他のＣＰＵ制御が
できることを特徴とする請求項１、２または３記載の表
示装置。 - 【請求項９】前記エフェクト画像用表示画素データを、
前記バッファメモリに保持している前記原画像用画素デ
ータから作成することで、アクセス時間の遅いビデオメ
モリを使用した表示装置にも対応できることを特徴とす
る請求項１、３、４、７または８記載の表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4147208A JPH05342338A (ja) | 1992-06-08 | 1992-06-08 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4147208A JPH05342338A (ja) | 1992-06-08 | 1992-06-08 | 表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05342338A true JPH05342338A (ja) | 1993-12-24 |
Family
ID=15425014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4147208A Pending JPH05342338A (ja) | 1992-06-08 | 1992-06-08 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05342338A (ja) |
-
1992
- 1992-06-08 JP JP4147208A patent/JPH05342338A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU609342B2 (en) | Acoustic display generator | |
| EP1847965A1 (en) | Plotting device and plotting method | |
| EP0752695A2 (en) | Method and apparatus for simultaneously displaying graphics and video data on a computer display | |
| JP4707782B2 (ja) | 画像処理装置およびその方法 | |
| JPH05342338A (ja) | 表示装置 | |
| JPH05249953A (ja) | 画像表示装置 | |
| JPH0812208B2 (ja) | 波形表示装置 | |
| JPH05143720A (ja) | カラー画像処理装置 | |
| JPH0242489A (ja) | 画像表示装置 | |
| JP2001243446A (ja) | 画像入力処理装置及び処理方法 | |
| JPS59222888A (ja) | 映像表示装置 | |
| JPH1153528A (ja) | デジタル画像処理装置及び方法 | |
| JPH0764524A (ja) | 画像表示装置 | |
| JP3264941B2 (ja) | 画像表示制御方法及び装置 | |
| JP2751143B2 (ja) | 画像処理システム | |
| JP3119366B2 (ja) | 画像処理装置及び方法 | |
| JP3431925B2 (ja) | 画像表示制御装置及びその方法 | |
| JP3514763B6 (ja) | スクロール画面表示回路 | |
| JPH0695654A (ja) | 動画像転送制御装置 | |
| JPS63172190A (ja) | 画像表示コントロ−ラ | |
| JPH02137050A (ja) | データ転送制御装置 | |
| JPS60129786A (ja) | 画像メモリ装置 | |
| JPH0944693A (ja) | 図形表示装置 | |
| JPH02230473A (ja) | 並列計算機の画像処理システム | |
| JPH06118919A (ja) | アニメーション再生装置 |