JPH05336406A - ディジタル信号処理カメラ - Google Patents
ディジタル信号処理カメラInfo
- Publication number
- JPH05336406A JPH05336406A JP4163791A JP16379192A JPH05336406A JP H05336406 A JPH05336406 A JP H05336406A JP 4163791 A JP4163791 A JP 4163791A JP 16379192 A JP16379192 A JP 16379192A JP H05336406 A JPH05336406 A JP H05336406A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- bit
- dynamic range
- converter
- signal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【構成】 Ａ／Ｄ変換器４は、入力端子２１から供給さ
れた２４０％のダイナミックレンジを持つ信号を１０ビ
ットのディジタルデータに変換する。この１０ビットの
ディジタルデータは、２４０％のダイナミックレンジの
アナログ信号をオーバーフローさせないで表現する。Ｄ
ＳＰ回路５は、Ａ／Ｄ変換器４からの２４０％のダイナ
ミックレンジを持つ信号に対し所定の演算を施し、その
ダイナミックレンジを１／２以下の１００〜１２０％に
レベル圧縮する。このとき、ＤＳＰ回路５は、入力に対
する１／２以下のレベル圧縮に応じて出力１０ビットを
下位側に１ビットずらして割り当てる。 【効果】 量子化ステップを小さくできるので量子化誤
差を少なくでき、Ｓ／Ｎを向上できる。
れた２４０％のダイナミックレンジを持つ信号を１０ビ
ットのディジタルデータに変換する。この１０ビットの
ディジタルデータは、２４０％のダイナミックレンジの
アナログ信号をオーバーフローさせないで表現する。Ｄ
ＳＰ回路５は、Ａ／Ｄ変換器４からの２４０％のダイナ
ミックレンジを持つ信号に対し所定の演算を施し、その
ダイナミックレンジを１／２以下の１００〜１２０％に
レベル圧縮する。このとき、ＤＳＰ回路５は、入力に対
する１／２以下のレベル圧縮に応じて出力１０ビットを
下位側に１ビットずらして割り当てる。 【効果】 量子化ステップを小さくできるので量子化誤
差を少なくでき、Ｓ／Ｎを向上できる。
Description
【０００１】
【産業上の利用分野】本発明は、例えばガンマ補正、ニ
ー処理及びホワイトクリップ等の映像信号処理をディジ
タル信号処理で行うディジタル信号処理カメラに関す
る。
ー処理及びホワイトクリップ等の映像信号処理をディジ
タル信号処理で行うディジタル信号処理カメラに関す
る。
【０００２】
【従来の技術】一般に、ＣＣＤ（Charge Coupled Devic
e ：電荷結合デバイス）撮像素子の出力信号は、映像信
号の標準となるダイナミックレンジを１００％とすると
きの６倍（６００％）以上の広いダイナミックレンジを
有する。このような広いダイナミックレンジは、例え
ば、カメラ出力用の映像信号を映し出すモニタ自体がそ
んなに広いダイナミックレンジを持っていないため必要
ないものである。
e ：電荷結合デバイス）撮像素子の出力信号は、映像信
号の標準となるダイナミックレンジを１００％とすると
きの６倍（６００％）以上の広いダイナミックレンジを
有する。このような広いダイナミックレンジは、例え
ば、カメラ出力用の映像信号を映し出すモニタ自体がそ
んなに広いダイナミックレンジを持っていないため必要
ないものである。
【０００３】一方、現在、映像信号用に用いられている
Ａ／Ｄ、Ｄ／Ａ変換器の変換可能ビット数は１０ビット
が最大である。
Ａ／Ｄ、Ｄ／Ａ変換器の変換可能ビット数は１０ビット
が最大である。
【０００４】上述した６００％以上というＣＣＤ出力信
号の広いダイナミックレンジに対し、上記１０ビットの
Ａ／Ｄ変換器でこれを直接Ａ／Ｄ変換すると量子化ノイ
ズが大きくなり、Ｓ／Ｎ（Signal to Noise ratio)が悪
くなる。この量子化ノイズを抑えるためには、Ａ／Ｄ変
換器でＡ／Ｄ変換する以前に６００％のダイナミックレ
ンジを半分以下に圧縮する必要がある。このため、プリ
ニー処理等により、Ａ／Ｄ変換の前に２４０％までダイ
ナミックレンジを圧縮することが行われている。
号の広いダイナミックレンジに対し、上記１０ビットの
Ａ／Ｄ変換器でこれを直接Ａ／Ｄ変換すると量子化ノイ
ズが大きくなり、Ｓ／Ｎ（Signal to Noise ratio)が悪
くなる。この量子化ノイズを抑えるためには、Ａ／Ｄ変
換器でＡ／Ｄ変換する以前に６００％のダイナミックレ
ンジを半分以下に圧縮する必要がある。このため、プリ
ニー処理等により、Ａ／Ｄ変換の前に２４０％までダイ
ナミックレンジを圧縮することが行われている。
【０００５】そして、２４０％のダイナミックレンジに
対してＡ／Ｄ変換器では、１０ビットのビット割り当て
を行っている。
対してＡ／Ｄ変換器では、１０ビットのビット割り当て
を行っている。
【０００６】実際に映像信号は、１ＶP-P という規制が
あるので、上記ＣＣＤを用いたカメラは、６００％以上
のダイナミックレンジを最終的に１００〜１２０％程度
に圧縮しなければならない。
あるので、上記ＣＣＤを用いたカメラは、６００％以上
のダイナミックレンジを最終的に１００〜１２０％程度
に圧縮しなければならない。
【０００７】
【発明が解決しようとする課題】ところで、従来、上述
のように２４０％のダイナミックレンジに対して行った
ビットの割り当ては、ダイナミックレンジが最終的に例
えば１２０％程度に圧縮されてもそのままの状態であっ
た。すなわち、Ａ／Ｄ変換以後の量子化ステップは、ダ
イナミックレンジが１２０％程度に圧縮されても２４０
％のダイナミックレンジのときの量子化ステップと同じ
であった。そのため、ガンマ補正、ニー処理及びホワイ
トクリップ等のカメラ信号処理のプロセス出力の量子化
ステップをあまり小さくできず、例えばペデスタルレベ
ルを動かしてしまったときの映像信号の変動の調整が細
かくできなかった。さらに、量子化誤差も小さくでき
ず、Ｓ／Ｎの劣化を防げなかった。
のように２４０％のダイナミックレンジに対して行った
ビットの割り当ては、ダイナミックレンジが最終的に例
えば１２０％程度に圧縮されてもそのままの状態であっ
た。すなわち、Ａ／Ｄ変換以後の量子化ステップは、ダ
イナミックレンジが１２０％程度に圧縮されても２４０
％のダイナミックレンジのときの量子化ステップと同じ
であった。そのため、ガンマ補正、ニー処理及びホワイ
トクリップ等のカメラ信号処理のプロセス出力の量子化
ステップをあまり小さくできず、例えばペデスタルレベ
ルを動かしてしまったときの映像信号の変動の調整が細
かくできなかった。さらに、量子化誤差も小さくでき
ず、Ｓ／Ｎの劣化を防げなかった。
【０００８】そこで、本発明は、上記実情に鑑みてなさ
れたものであり、カメラ信号処理を行うディジタル信号
処理部のプロセス出力の量子化ステップを小さくし、よ
って量子化誤差も小さくできるディジタル信号処理カメ
ラの提供を目的とする。
れたものであり、カメラ信号処理を行うディジタル信号
処理部のプロセス出力の量子化ステップを小さくし、よ
って量子化誤差も小さくできるディジタル信号処理カメ
ラの提供を目的とする。
【０００９】
【課題を解決するための手段】本発明に係るディジタル
信号処理カメラは、入力された撮像信号をディジタル信
号に変換して信号処理するディジタル信号処理カメラに
おいて、上記アナログの撮像信号入力をディジタル撮像
信号に変換するＡ／Ｄ変換器と、上記Ａ／Ｄ変換器から
のディジタル信号を信号処理するディジタル信号処理回
路とを有し、上記ディジタル信号処理回路はＡ／Ｄ変換
器からのディジタル信号のレベルを１／２以下にレベル
圧縮するように信号処理を行い、そのレベル圧縮に応じ
て上記Ａ／Ｄ変換器からの入力に対して出力を下位側に
１ビットずらして割り当てることを特徴として上記課題
を解決する。
信号処理カメラは、入力された撮像信号をディジタル信
号に変換して信号処理するディジタル信号処理カメラに
おいて、上記アナログの撮像信号入力をディジタル撮像
信号に変換するＡ／Ｄ変換器と、上記Ａ／Ｄ変換器から
のディジタル信号を信号処理するディジタル信号処理回
路とを有し、上記ディジタル信号処理回路はＡ／Ｄ変換
器からのディジタル信号のレベルを１／２以下にレベル
圧縮するように信号処理を行い、そのレベル圧縮に応じ
て上記Ａ／Ｄ変換器からの入力に対して出力を下位側に
１ビットずらして割り当てることを特徴として上記課題
を解決する。
【００１０】上記出力を下位側に１ビットずらして割り
当てるのは、ディジタル信号処理回路では、１２０％以
上のダイナミックレンジを表現するビットが不要のため
である。そして、下位側にずらされた１ビットは分解能
を上げることになる。
当てるのは、ディジタル信号処理回路では、１２０％以
上のダイナミックレンジを表現するビットが不要のため
である。そして、下位側にずらされた１ビットは分解能
を上げることになる。
【００１１】
【作用】本発明に係るディジタル信号処理カメラは、デ
ィジタル信号処理回路がＡ／Ｄ変換器からのディジタル
信号の出力レベルを１／２以下にレベル圧縮することに
応じて、該ディジタル信号処理回路の入力に対して出力
を下位側に１ビットずらせ、分解能を上げることができ
る。
ィジタル信号処理回路がＡ／Ｄ変換器からのディジタル
信号の出力レベルを１／２以下にレベル圧縮することに
応じて、該ディジタル信号処理回路の入力に対して出力
を下位側に１ビットずらせ、分解能を上げることができ
る。
【００１２】
【実施例】以下、本発明に係るディジタル信号処理カメ
ラの一実施例を図面を参照しながら説明する。先ず、図
１を用いて、本発明に係るディジタル信号処理カメラの
一実施例の回路構成を説明する。
ラの一実施例を図面を参照しながら説明する。先ず、図
１を用いて、本発明に係るディジタル信号処理カメラの
一実施例の回路構成を説明する。
【００１３】この図１において、本実施例は、被写体か
らの光を電気信号に変換するＣＣＤ１と、このＣＣＤ１
からの映像信号をサンプルホールド及び増幅するプリア
ンプ２と、このプリアンプ２からのアナログ映像信号の
白バランスや黒バランス、ゲインアップ、シューディン
グ補正及びプリニー処理を行う映像増幅回路（以下ＶＡ
回路という）３と、このＶＡ回路３で処理されたアナロ
グ映像信号をディジタル映像信号に変換するＡ／Ｄ変換
器４と、このＡ／Ｄ変換器４からのディジタル映像信号
にガンマ補正、ニー処理及びホワイトクリップ等の信号
処理を施すディジタル信号処理（Digital Signal Proce
ssing ：以下ＤＳＰという）回路５と、このＤＳＰ回路
５からの処理信号に端子１６から入力される利得を乗算
する乗算器６と、この乗算器６からの乗算結果を例えば
ＮＴＳＣ規格に準拠したディジタル映像信号に変換する
エンコーダ回路７と、このエンコーダ回路７からのディ
ジタル映像信号をアナログ信号に変換し出力端子１２か
ら出力するＤ／Ａ変換器８と、同様にエンコーダ回路７
からの輝度信号Ｙ、色差信号Ｒ−Ｙ及びＢ−Ｙのディジ
タル信号をアナログ信号に変換し、出力端子１３、１４
及び１５を介して出力するＤ／Ａ変換器９、１０及び１
１とを有し、特に、上記Ａ／Ｄ変換器４とＤＳＰ回路５
を用い、該ＤＳＰ回路５はＡ／Ｄ変換器４からのディジ
タル信号の出力レベルを１／２以下にレベル圧縮するよ
うに信号処理を行う。そして、そのレベル圧縮に応じて
上記Ａ／Ｄ変換器４からの入力に対して出力を下位側に
１ビットずらして割り当てる。
らの光を電気信号に変換するＣＣＤ１と、このＣＣＤ１
からの映像信号をサンプルホールド及び増幅するプリア
ンプ２と、このプリアンプ２からのアナログ映像信号の
白バランスや黒バランス、ゲインアップ、シューディン
グ補正及びプリニー処理を行う映像増幅回路（以下ＶＡ
回路という）３と、このＶＡ回路３で処理されたアナロ
グ映像信号をディジタル映像信号に変換するＡ／Ｄ変換
器４と、このＡ／Ｄ変換器４からのディジタル映像信号
にガンマ補正、ニー処理及びホワイトクリップ等の信号
処理を施すディジタル信号処理（Digital Signal Proce
ssing ：以下ＤＳＰという）回路５と、このＤＳＰ回路
５からの処理信号に端子１６から入力される利得を乗算
する乗算器６と、この乗算器６からの乗算結果を例えば
ＮＴＳＣ規格に準拠したディジタル映像信号に変換する
エンコーダ回路７と、このエンコーダ回路７からのディ
ジタル映像信号をアナログ信号に変換し出力端子１２か
ら出力するＤ／Ａ変換器８と、同様にエンコーダ回路７
からの輝度信号Ｙ、色差信号Ｒ−Ｙ及びＢ−Ｙのディジ
タル信号をアナログ信号に変換し、出力端子１３、１４
及び１５を介して出力するＤ／Ａ変換器９、１０及び１
１とを有し、特に、上記Ａ／Ｄ変換器４とＤＳＰ回路５
を用い、該ＤＳＰ回路５はＡ／Ｄ変換器４からのディジ
タル信号の出力レベルを１／２以下にレベル圧縮するよ
うに信号処理を行う。そして、そのレベル圧縮に応じて
上記Ａ／Ｄ変換器４からの入力に対して出力を下位側に
１ビットずらして割り当てる。
【００１４】次に、上記構成の本実施例の各部について
説明する。先ず、上記ＣＣＤ１は、光導電効果によって
半導体内に生じた負の電荷をパルス電圧によって順次取
り出すようにしたものである。このＣＣＤ１の出力信号
は、標準となるダイナミックレンジの６００％以上の広
いダイナミックレンジを有する。
説明する。先ず、上記ＣＣＤ１は、光導電効果によって
半導体内に生じた負の電荷をパルス電圧によって順次取
り出すようにしたものである。このＣＣＤ１の出力信号
は、標準となるダイナミックレンジの６００％以上の広
いダイナミックレンジを有する。
【００１５】上記プリアンプ２は、上記ＶＡ回路３で行
われる白バランスや黒バランス、ゲインアップ及びシュ
ーディング補正等の処理のために、上記ＣＣＤ１から供
給される映像信号をサンプリングし、ＶＡ回路３での処
理中における供給映像信号の変化に備えてサンプリング
値をホールドし、そして増幅する。
われる白バランスや黒バランス、ゲインアップ及びシュ
ーディング補正等の処理のために、上記ＣＣＤ１から供
給される映像信号をサンプリングし、ＶＡ回路３での処
理中における供給映像信号の変化に備えてサンプリング
値をホールドし、そして増幅する。
【００１６】上記ＶＡ回路３は、上記プリアンプ２から
の映像信号（アナログ信号）に対して、白と黒のバラン
ス、暗い所での撮影の際にゲインを上げて電気的に信号
を増幅して明るくするゲインアップ、上記ＣＣＤ１の周
辺と中央での感度の違いから映像に影がついてしまうの
を補正するシューディング補正等を行う。また、プリニ
ー回路（ＶＡ回路３に含まれる）で上記ＣＣＤ１の出力
時の６００％以上のダイナミックレンジを２４０％に圧
縮する。
の映像信号（アナログ信号）に対して、白と黒のバラン
ス、暗い所での撮影の際にゲインを上げて電気的に信号
を増幅して明るくするゲインアップ、上記ＣＣＤ１の周
辺と中央での感度の違いから映像に影がついてしまうの
を補正するシューディング補正等を行う。また、プリニ
ー回路（ＶＡ回路３に含まれる）で上記ＣＣＤ１の出力
時の６００％以上のダイナミックレンジを２４０％に圧
縮する。
【００１７】上記Ａ／Ｄ変換器４は、上記ＶＡ回路３に
て白と黒のバランス、ゲインアップ及びシューディング
補正等が行われ、さらに２４０％に圧縮されたアナログ
の映像信号をディジタルの映像信号に変換する。このと
きこのＡ／Ｄ変換器４では、２４０％のダイナミックレ
ンジを１０ビットでビット割り当て（以下、ビットアサ
インという）る。そして、このＡ／Ｄ変換されたディジ
タル映像信号は、ＤＳＰ回路５に供給される。
て白と黒のバランス、ゲインアップ及びシューディング
補正等が行われ、さらに２４０％に圧縮されたアナログ
の映像信号をディジタルの映像信号に変換する。このと
きこのＡ／Ｄ変換器４では、２４０％のダイナミックレ
ンジを１０ビットでビット割り当て（以下、ビットアサ
インという）る。そして、このＡ／Ｄ変換されたディジ
タル映像信号は、ＤＳＰ回路５に供給される。
【００１８】上記ＤＳＰ回路５は、上記Ａ／Ｄ変換器４
からのディジタル映像信号に対して、ブラウン管の輝度
特性の非リニア性を撮像側で補正するガンマ補正、白を
圧縮するニー処理、白をクリップするホワイトクリップ
を行う。そして、最終的に、ダイナミックレンジを１０
０〜１２０％に圧縮する。
からのディジタル映像信号に対して、ブラウン管の輝度
特性の非リニア性を撮像側で補正するガンマ補正、白を
圧縮するニー処理、白をクリップするホワイトクリップ
を行う。そして、最終的に、ダイナミックレンジを１０
０〜１２０％に圧縮する。
【００１９】上記エンコーダ７は、供給されたディジタ
ル映像信号をＮＴＳＣ映像信号に調整する。
ル映像信号をＮＴＳＣ映像信号に調整する。
【００２０】上記Ｄ／Ａ８、９、１０及び１１は、上記
エンコーダからのディジタル映像信号をアナログ映像信
号に変換する。
エンコーダからのディジタル映像信号をアナログ映像信
号に変換する。
【００２１】次に、上記図１の構成を持つ本実施例の各
部での信号レベル（ダイナミックレンジ）の変化を図２
を用いて説明する。図２は、本実施例の各部での信号レ
ベルを示す図である。図２の（Ａ）は図１のプリアンプ
２の出力での信号レベル、（Ｂ）は映像増幅回路３の出
力及びＡ／Ｄ変換器４の出力での信号レベル、（Ｃ）は
ＤＳＰ５内のガンマ補正での信号レベル、（Ｄ）はＤＳ
Ｐ５の出力での信号レベルを示す。
部での信号レベル（ダイナミックレンジ）の変化を図２
を用いて説明する。図２は、本実施例の各部での信号レ
ベルを示す図である。図２の（Ａ）は図１のプリアンプ
２の出力での信号レベル、（Ｂ）は映像増幅回路３の出
力及びＡ／Ｄ変換器４の出力での信号レベル、（Ｃ）は
ＤＳＰ５内のガンマ補正での信号レベル、（Ｄ）はＤＳ
Ｐ５の出力での信号レベルを示す。
【００２２】図２の（Ａ）に示した信号レベルを持つ信
号、すなわち６００％以上のダイナミックレンジを持つ
信号は、映像増幅回路３でのプリニー処理により、
（Ｂ）に示すようにダイナミックレンジのピークが２４
０％に圧縮された信号となる。
号、すなわち６００％以上のダイナミックレンジを持つ
信号は、映像増幅回路３でのプリニー処理により、
（Ｂ）に示すようにダイナミックレンジのピークが２４
０％に圧縮された信号となる。
【００２３】図２の（Ｂ）に示したダイナミックレンジ
の信号は、ＤＳＰ５で行われるガンマ補正（例えばγ＝
0.45）により、（Ｃ）に示すように１４８（＝２.40.45
×１００）％のダイナミックレンジの信号に圧縮され
る。そして、最終的にはニー処理により、図２の（Ｄ）
に示すように１００〜１２０％のダイナミックレンジを
持つ信号に圧縮される。
の信号は、ＤＳＰ５で行われるガンマ補正（例えばγ＝
0.45）により、（Ｃ）に示すように１４８（＝２.40.45
×１００）％のダイナミックレンジの信号に圧縮され
る。そして、最終的にはニー処理により、図２の（Ｄ）
に示すように１００〜１２０％のダイナミックレンジを
持つ信号に圧縮される。
【００２４】ここで、上記Ａ／Ｄ変換器４は、２４０％
のダイナミックレンジを持つアナログ信号を１０ビット
のディジタルデータに変換するものであり、２４０％の
ダイナミックレンジを持つ信号の最大レベルをオーバー
フローなく、すなわち２10（正確には２10−１）までの
数値により表現できるようにしている。また、ＤＳＰ回
路５は、１００〜１２０％のダイナミックレンジに圧縮
された１０ビットのデータを出力する。このときのビッ
ト割り当て（以下ビットアサインという）としては、ダ
イナミックレンジの圧縮の比率が１／２以下であること
を考慮して、下位側に１ビットずらした１０ビットデー
タを取り出すようにしている。すなわち、ＤＳＰ回路５
での演算結果データの整数部の最上位の１０ビット目の
代わりに少数点以下１ビット目を付加して出力してい
る。図３と図４を用いてそれを説明する。
のダイナミックレンジを持つアナログ信号を１０ビット
のディジタルデータに変換するものであり、２４０％の
ダイナミックレンジを持つ信号の最大レベルをオーバー
フローなく、すなわち２10（正確には２10−１）までの
数値により表現できるようにしている。また、ＤＳＰ回
路５は、１００〜１２０％のダイナミックレンジに圧縮
された１０ビットのデータを出力する。このときのビッ
ト割り当て（以下ビットアサインという）としては、ダ
イナミックレンジの圧縮の比率が１／２以下であること
を考慮して、下位側に１ビットずらした１０ビットデー
タを取り出すようにしている。すなわち、ＤＳＰ回路５
での演算結果データの整数部の最上位の１０ビット目の
代わりに少数点以下１ビット目を付加して出力してい
る。図３と図４を用いてそれを説明する。
【００２５】図３は本実施例のＡ／Ｄ変換器４とＤＳＰ
回路５を信号レベルの変化と共に示した図であり、図４
はＡ／Ｄ変換器４とＤＳＰ回路５の出力のビットアサイ
ンを示した図である。
回路５を信号レベルの変化と共に示した図であり、図４
はＡ／Ｄ変換器４とＤＳＰ回路５の出力のビットアサイ
ンを示した図である。
【００２６】特に、図４のＡはＡ／Ｄ変換器４が２４０
％のダイナミックレンジを持つアナログ信号をディジタ
ル信号に変換した１０ビットデータを示している。ま
た、図４のＢはＤＳＰ回路５により所定の演算が行われ
最終的に得られた演算結果を示し、図４のＣはＤＳＰ回
路５が出力する１０ビットデータを示している。
％のダイナミックレンジを持つアナログ信号をディジタ
ル信号に変換した１０ビットデータを示している。ま
た、図４のＢはＤＳＰ回路５により所定の演算が行われ
最終的に得られた演算結果を示し、図４のＣはＤＳＰ回
路５が出力する１０ビットデータを示している。
【００２７】図３の入力端子２１からＡ／Ｄ変換器４に
は、図１に示した映像増幅回路３からの２４０％のダイ
ナミックレンジを持つアナログ信号が供給される。この
Ａ／Ｄ変換器４は、２４０％のダイナミックレンジのア
ナログ信号を図４のＡに示すような１０ビットのディジ
タルデータ（各ビットをＤ9 、Ｄ8 ・・・Ｄ1 、Ｄ0と
する）に変換する。ここで、１０ビットのディジタルデ
ータは、各ビットＤ9、Ｄ8 ・・・Ｄ1 、Ｄ0 が２9 、
２8 ・・・２1 、２0 の各数値に対応し、２４０％のダ
イナミックレンジのアナログ信号をオーバーフローさせ
ないで表現するものである。この図４のＡに示された１
０ビットのディジタルデータＤ9 、Ｄ8・・・Ｄ1 、Ｄ
0 を基に、ＤＳＰ回路５が所定の演算を行う。この演算
の過程では、加減乗除により上記１０ビットの範囲より
も上位側や下位側にも値が算出されることがある。その
ため演算語長は１０ビットよりも長くとるのが一般的で
ある。図４のＢは、このような演算結果を表しておりＤ
9'、Ｄ8'・・・Ｄ1'、Ｄ0'の各ビットは上記入力データ
Ｄ9 、Ｄ8 ・・・Ｄ1 、Ｄ0 の各ビットと対応して
２9 、２8 ・・・２1 、２0 を表し、これらの１０ビッ
トＤ9'、Ｄ8'・・・Ｄ1'、Ｄ0'よりも上位側の例えばＤ
10' は２10を表し、またＤ9'、Ｄ8'・・・Ｄ1'、Ｄ0'よ
り下位側のＤ-1' 、Ｄ-2' ・・・はそれぞれ２-1、２-2
・・・を表すものである。
は、図１に示した映像増幅回路３からの２４０％のダイ
ナミックレンジを持つアナログ信号が供給される。この
Ａ／Ｄ変換器４は、２４０％のダイナミックレンジのア
ナログ信号を図４のＡに示すような１０ビットのディジ
タルデータ（各ビットをＤ9 、Ｄ8 ・・・Ｄ1 、Ｄ0と
する）に変換する。ここで、１０ビットのディジタルデ
ータは、各ビットＤ9、Ｄ8 ・・・Ｄ1 、Ｄ0 が２9 、
２8 ・・・２1 、２0 の各数値に対応し、２４０％のダ
イナミックレンジのアナログ信号をオーバーフローさせ
ないで表現するものである。この図４のＡに示された１
０ビットのディジタルデータＤ9 、Ｄ8・・・Ｄ1 、Ｄ
0 を基に、ＤＳＰ回路５が所定の演算を行う。この演算
の過程では、加減乗除により上記１０ビットの範囲より
も上位側や下位側にも値が算出されることがある。その
ため演算語長は１０ビットよりも長くとるのが一般的で
ある。図４のＢは、このような演算結果を表しておりＤ
9'、Ｄ8'・・・Ｄ1'、Ｄ0'の各ビットは上記入力データ
Ｄ9 、Ｄ8 ・・・Ｄ1 、Ｄ0 の各ビットと対応して
２9 、２8 ・・・２1 、２0 を表し、これらの１０ビッ
トＤ9'、Ｄ8'・・・Ｄ1'、Ｄ0'よりも上位側の例えばＤ
10' は２10を表し、またＤ9'、Ｄ8'・・・Ｄ1'、Ｄ0'よ
り下位側のＤ-1' 、Ｄ-2' ・・・はそれぞれ２-1、２-2
・・・を表すものである。
【００２８】ところで、上述したように上記ＤＳＰ回路
５での所定の演算により、ダイナミックレンジは１００
〜１２０％にまで圧縮される。すなわち、ダイナミック
レンジが入力データの１／２以下となることより、図４
のＢに示された演算結果の１０ビット目以上のビットデ
ータＤ9'、Ｄ10' ・・・は全て“０”となる。したがっ
て、演算結果を１０ビットで表現する場合は、図４のＣ
の破線で示すビットデータＤ9'が不必要となることに着
目し、その１ビット分を整数部のビットデータＤ0’よ
りも下位側の少数部１ビット目のビットデータＤ-1' を
付加して出力している。この図４のＣに示すビットデー
タＤ-1' は、Ｂに示す演算結果のビットデータＤ-1' を
そのまま用いているが、ビットデータＤ-2' を四捨五入
する等の処理を施すようにしてもよい。いずれにして
も、ＤＳＰ回路５での演算結果データの整数部の１０ビ
ット目の代わりに少数点以下１ビット目を付加して１０
ビットとして出力することにより、量子化ステップを小
さくでき、分解能を上げることができる。
５での所定の演算により、ダイナミックレンジは１００
〜１２０％にまで圧縮される。すなわち、ダイナミック
レンジが入力データの１／２以下となることより、図４
のＢに示された演算結果の１０ビット目以上のビットデ
ータＤ9'、Ｄ10' ・・・は全て“０”となる。したがっ
て、演算結果を１０ビットで表現する場合は、図４のＣ
の破線で示すビットデータＤ9'が不必要となることに着
目し、その１ビット分を整数部のビットデータＤ0’よ
りも下位側の少数部１ビット目のビットデータＤ-1' を
付加して出力している。この図４のＣに示すビットデー
タＤ-1' は、Ｂに示す演算結果のビットデータＤ-1' を
そのまま用いているが、ビットデータＤ-2' を四捨五入
する等の処理を施すようにしてもよい。いずれにして
も、ＤＳＰ回路５での演算結果データの整数部の１０ビ
ット目の代わりに少数点以下１ビット目を付加して１０
ビットとして出力することにより、量子化ステップを小
さくでき、分解能を上げることができる。
【００２９】ここで、上記エンコーダ７の出力も、ビデ
オカメラの一般的なフォーマットであるＤ１、Ｄ２の規
格に合ったビット割り振りで出すことが要求され上記エ
ンコーダ７の出力のビット割り振りも変える。そして、
上記エンコーダ７でＮＴＳＣの映像信号に準拠されたデ
ィジタル映像信号は、Ｄ／Ａ変換器８により、アナログ
映像信号に変換され、出力端子１２を介してモニタ等へ
供給される。また、上記エンコーダ７からの輝度信号
Ｙ、色差信号Ｒ−Ｙ及びＢ−Ｙのディジタル信号は、Ｄ
／Ａ変換器９、１０及び１１に供給され、アナログ映像
信号に変換された後、出力端子１３、１４及び１５を介
してＶＴＲ等に記録される。
オカメラの一般的なフォーマットであるＤ１、Ｄ２の規
格に合ったビット割り振りで出すことが要求され上記エ
ンコーダ７の出力のビット割り振りも変える。そして、
上記エンコーダ７でＮＴＳＣの映像信号に準拠されたデ
ィジタル映像信号は、Ｄ／Ａ変換器８により、アナログ
映像信号に変換され、出力端子１２を介してモニタ等へ
供給される。また、上記エンコーダ７からの輝度信号
Ｙ、色差信号Ｒ−Ｙ及びＢ−Ｙのディジタル信号は、Ｄ
／Ａ変換器９、１０及び１１に供給され、アナログ映像
信号に変換された後、出力端子１３、１４及び１５を介
してＶＴＲ等に記録される。
【００３０】また、上記エンコーダ７は、セットアップ
等が必要な場合もあるので乗算器を入れ必要なビット割
り振りに変更する。こうすることにより、種々の要求に
対応できる。しかし、映像信号の可変範囲が余り大きく
ないので、乗算器は、簡単なものでよい。
等が必要な場合もあるので乗算器を入れ必要なビット割
り振りに変更する。こうすることにより、種々の要求に
対応できる。しかし、映像信号の可変範囲が余り大きく
ないので、乗算器は、簡単なものでよい。
【００３１】以上のように本実施例においては、Ａ／Ｄ
変換時のビットの割り当てに用いたＭＳＢ１ビット分を
分解能をあげるために下位側にずらして割り当てるた
め、例えばペデスタルレベルを動かしたときの信号の飛
びを半分にすることができ調整が細かく行える。また、
ＤＳＰ内部の丸め誤差を小さくできるので、これによる
Ｓ／Ｎ劣化を防ぐことができる。
変換時のビットの割り当てに用いたＭＳＢ１ビット分を
分解能をあげるために下位側にずらして割り当てるた
め、例えばペデスタルレベルを動かしたときの信号の飛
びを半分にすることができ調整が細かく行える。また、
ＤＳＰ内部の丸め誤差を小さくできるので、これによる
Ｓ／Ｎ劣化を防ぐことができる。
【００３２】なお、本発明に係るディジタル信号処理カ
メラは、上記実施例にのみ限定されるわけではなく、例
えば、レベル圧縮に応じてＤＳＰ回路で下位側にずらさ
れる出力ビットの個数は２又は３ビットでもよい。
メラは、上記実施例にのみ限定されるわけではなく、例
えば、レベル圧縮に応じてＤＳＰ回路で下位側にずらさ
れる出力ビットの個数は２又は３ビットでもよい。
【００３３】
【発明の効果】本発明に係るディジタル信号処理カメラ
は、ディジタル信号処理回路がＡ／Ｄ変換器からのディ
ジタル信号の出力レベルを１／２以下にレベル圧縮する
ことに応じて、該ディジタル信号処理回路の入力に対し
て出力を下位側に１ビットずらすことにより、分解能を
上げることができ、例えば、ペデスタルレベルを可変と
した時、信号が飛ぶのを小さくできる。また、信号処理
でのまるめ誤差を小さくできるのでこれによるＳ／Ｎを
小さくできる。さらに、入力の１ビット分だけ出力を下
位側にずらすだけなので簡単である。
は、ディジタル信号処理回路がＡ／Ｄ変換器からのディ
ジタル信号の出力レベルを１／２以下にレベル圧縮する
ことに応じて、該ディジタル信号処理回路の入力に対し
て出力を下位側に１ビットずらすことにより、分解能を
上げることができ、例えば、ペデスタルレベルを可変と
した時、信号が飛ぶのを小さくできる。また、信号処理
でのまるめ誤差を小さくできるのでこれによるＳ／Ｎを
小さくできる。さらに、入力の１ビット分だけ出力を下
位側にずらすだけなので簡単である。
【図１】本発明に係るディジタル信号処理カメラの一実
施例の構成を示すブロック回路図である。
施例の構成を示すブロック回路図である。
【図２】本発明に係るディジタル信号処理カメラの一実
施例の各部での信号レベルの変化を示す図である。
施例の各部での信号レベルの変化を示す図である。
【図３】本発明に係るディジタル信号処理カメラの一実
施例のダイナミックレンジの圧縮と、ビットアサインの
関係を説明するための図である。
施例のダイナミックレンジの圧縮と、ビットアサインの
関係を説明するための図である。
【図４】本発明に係るディジタル信号処理カメラの一実
施例のビットアサインを説明するための図である。
施例のビットアサインを説明するための図である。
１・・・・・ＣＣＤ ２・・・・・プリアンプ ３・・・・・映像増幅回路（ＶＡ） ４・・・・・アナログ／ディジタル（Ａ／Ｄ）変換器 ５・・・・・ＤＳＰ（ディジタル信号処理）回路 ７・・・・・エンコーダ ８、９・・・ディジタル／アナログ（Ｄ／Ａ）変換器 １０、１１
Claims (1)
- 【請求項１】 入力された撮像信号をディジタル信号に
変換して信号処理するディジタル信号処理カメラにおい
て、 上記アナログの撮像信号入力をディジタル撮像信号に変
換するＡ／Ｄ変換器と、 上記Ａ／Ｄ変換器からのディジタル信号を信号処理する
ディジタル信号処理回路とを有し、 上記ディジタル信号処理回路はＡ／Ｄ変換器からのディ
ジタル信号のレベルを１／２以下にレベル圧縮するよう
に信号処理を行い、そのレベル圧縮に応じて上記Ａ／Ｄ
変換器からの入力に対して出力を下位側に１ビットずら
して割り振ることを特徴とするディジタル信号処理カメ
ラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16379192A JP3440474B2 (ja) | 1992-05-30 | 1992-05-30 | ディジタル信号処理カメラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16379192A JP3440474B2 (ja) | 1992-05-30 | 1992-05-30 | ディジタル信号処理カメラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05336406A true JPH05336406A (ja) | 1993-12-17 |
| JP3440474B2 JP3440474B2 (ja) | 2003-08-25 |
Family
ID=15780775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16379192A Expired - Fee Related JP3440474B2 (ja) | 1992-05-30 | 1992-05-30 | ディジタル信号処理カメラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3440474B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017110823A1 (ja) * | 2015-12-25 | 2017-06-29 | シャープ株式会社 | 表示装置、表示装置の制御方法、制御プログラム、および記録媒体 |
-
1992
- 1992-05-30 JP JP16379192A patent/JP3440474B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017110823A1 (ja) * | 2015-12-25 | 2017-06-29 | シャープ株式会社 | 表示装置、表示装置の制御方法、制御プログラム、および記録媒体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3440474B2 (ja) | 2003-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4454750B2 (ja) | イメージセンサ用のフロントエンド信号処理の方法および装置 | |
| US5457494A (en) | Image pickup signal processing apparatus | |
| JP3302423B2 (ja) | 撮像装置 | |
| JPH10261078A (ja) | 撮像装置の階調補正方法 | |
| US6922209B1 (en) | Imaging apparatus and image signal processing method producing wide dynamic range | |
| JPH05336406A (ja) | ディジタル信号処理カメラ | |
| US4849813A (en) | Video camera with high-speed scanning | |
| JPH0357679B2 (ja) | ||
| JPH0218789B2 (ja) | ||
| JP2533203B2 (ja) | 映像信号処理方法 | |
| JP2671351B2 (ja) | 撮像信号処理回路 | |
| JP2935389B2 (ja) | 映像信号処理装置及び非線形信号処理装置 | |
| JP3117740B2 (ja) | 電子内視鏡装置用クランプ回路 | |
| US8373779B2 (en) | Imaging apparatus, signal processing circuit, signal processing apparatus, signal processing method, and computer program product | |
| JPH04165874A (ja) | ディジタル信号処理装置 | |
| JP2794841B2 (ja) | 撮像信号処理回路 | |
| JP3901808B2 (ja) | キャリアブースト補正回路 | |
| JP2586484B2 (ja) | 撮像装置 | |
| KR19980014689A (ko) | 히스토그램을 이용한 감마보정장치 | |
| JP3846655B2 (ja) | ビデオカメラ装置 | |
| JP2001024906A (ja) | 信号圧縮回路およびそれを用いたビデオカメラ処理装置 | |
| JP3845860B2 (ja) | 撮像装置、撮像結果の処理方法及び撮像結果の処理プログラム | |
| JP2000341571A (ja) | ビデオカメラ装置 | |
| JPH0566060B2 (ja) | ||
| JPH0697827A (ja) | アナログ・ディジタル変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030520 |
|
| LAPS | Cancellation because of no payment of annual fees |