JP3846655B2 - ビデオカメラ装置 - Google Patents
ビデオカメラ装置 Download PDFInfo
- Publication number
- JP3846655B2 JP3846655B2 JP32695097A JP32695097A JP3846655B2 JP 3846655 B2 JP3846655 B2 JP 3846655B2 JP 32695097 A JP32695097 A JP 32695097A JP 32695097 A JP32695097 A JP 32695097A JP 3846655 B2 JP3846655 B2 JP 3846655B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital video
- analog
- bit
- video camera
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Studio Devices (AREA)
- Analogue/Digital Conversion (AREA)
- Picture Signal Circuits (AREA)
Description
【目次】
以下の順序で本発明を説明する。
【0002】
発明の属する技術分野
従来の技術(図5〜図7)
発明が解決しようとする課題(図5〜図9)
課題を解決するための手段(図1〜図4)
発明の実施の形態
(1)第1の実施の形態
(1−1)第1の実施の形態によるデイジタルビデオカメラの構成(図1及び図2)
(1−2)第1の実施の形態の動作及び効果(図1及び図2)
(2)第2の実施の形態
(2−1)第2の実施の形態によるデイジタルビデオカメラの構成(図1〜図4)
(2−2)第2の実施の形態の動作及び効果(図1〜図4)
(3)他の実施の形態(図1〜図4)
発明の効果
【0003】
【発明の属する技術分野】
本発明はビデオカメラ装置に関し、例えばデイジタルビデオカメラに適用して好適なものである。
【0004】
【従来の技術】
従来、デイジタルビデオカメラでは必要とされる出力が規格によつて決まつていることが多く、例えばSMPTE(Society of Motion Picture and Television Engineers) 259M規格では量子化数が10〔bit 〕の場合、図5に示すように、映像信号のレベルが0〔%〕は16進法で「40」、100 〔%〕は同じく16進法で「3AC」と決められている。
【0005】
このようなデイジタルビデオカメラでは、ニー処理と呼ばれる高輝度を圧縮して撮像素子のダイナミツクレンジを生かす信号処理を行う回路があるために撮像素子として最大出力が100 〔%〕以上のものが用いられており、またガンマ処理と呼ばれる非線形処理によつて0〔%〕付近の信号が増幅されるため、ダイナミツクレンジ方向にも分解能方向にもビツト数を割り振る必要がある。このため例えば出力が10ビツトの場合にはアナログデイジタルコンバータとして10ビツト以上のものを用いることが望まれる。
【0006】
そしてこの場合、必要とされるビツト数のアナログデイシタルコンバータを用いることができれば何ら問題はないが、現実的には費用や消費電力等の技術的な問題から限られたものしか使用することができない。
【0007】
このためデイジタルビデオカメラでは、従来、アナログデイジタルコンバータとして対応する規格の量子化ビツト数以上のビツト数のものを使用し、出力ビツトに対して残りのビツトをダイナミツクレンジ方向及び分解能方向の両方に割り振るようにしている。因に、SMPTE 259M規格に対応したデイジタルビデオカメラにおいて、アナログデイジタルコンバータとして12ビツトのものを用い、出力の10ビツトに対して残り2ビツトをダイナミツクレンジ方向及び分解能方向の両方に1ビツトずつ割り振つた場合、ダイナミツクレンジを2倍、量子化誤差を半分にすることができる。
【0008】
ここで図6は、CCD(Charge Coupled Device )3から出力される撮像信号S1を出力の規格と同じ量子化ビツト数及びビツトアサインで信号処理し得るようになされた、例えばSMPTE 259M等の規格に対応し得るデイジタルビデオカメラの構成例を示すものである。
【0009】
かかる構成のデイジタルビデオカメラ1においては、レンズ2を介してCCD3(ダイナミツクレンジが600 〔%〕とする)に入射する被写体の光学像を当該CCD3において光電変換し、得られた撮像信号S1に対してアンプ部4においてローパスフイルタリング処理やホワイトバランス補正処理等の所定のアナログ信号処理を施した後、かくして得られたアナログ映像信号S2をアナログデイジタルコンバータ5に与える。
【0010】
アナログデイジタルコンバータ5は、供給されるアナログ映像信号S2を出力の規格と同じ量子化ビツト数及びビツトアサインでアナログデイジタル変換し、得られたデイジタル映像信号S3を輪郭強調回路6に送出する。
【0011】
輪郭強調回路6は、供給されるデイジタル映像信号S3に対して画像の輪郭を強調する所定の輪郭強調処理を施した後、得られた輪郭強調信号S4をニー回路6に送出する。ニー回路6は、供給される輪郭強調信号S4に対して所定レベル(例えば95〔%〕)以上の高輝度成分を圧縮処理するいわゆるニー処理を施し、得られたニー処理信号S5をガンマ補正回路8に送出する。
【0012】
ガンマ補正回路8は、供給されるニー処理信号S5に対して所定のガンマ補正処理を施し、かくして得られたガンマ補正信号S6をレートコンバータ9及びデイジタルアナログ変換回路10に送出する。
【0013】
そしてレートコンバータ9は、供給されるガンマ補正信号S6のビツトレートを出力規格に応じたビツトレートに変換し、かくして得られたビツトレート変換信号S7をドライバ11を介してデイジタル映像信号S8として外部に出力する。またデイジタルアナログ変換回路10は、供給されるガンマ補正信号S6をデイジタルアナログ変換し、得られたアナログ映像信号S9をドライバ12を介して外部に出力する。
【0014】
このようなデイジタルビデオカメラ1では、CCD3から出力される撮像信号S1を出力の規格と同じ量子化ビツト数及びビツトアサインで信号処理するため、信号処理されたデータを出力の規格に応じたビツトアサインに変換する変換手段を出力段に設ける必要がなく、またそこでの丸め誤差の発生を未然に防止し得る利点を有している。
【0015】
一方、図6との対応部分に同一符号又は同一符号に添字「A」を付して示す図7は、アナログデイジタルコンバータ21として出力の規格よりも大きいビツト数のものを用い、出力の量子化ビツト数に対して残りのビツトをダイナミツクレンジ方向及び分解能方向に整数ビツトずつ割り振つたデイジタルビデオカメラの構成例を示すものである。
【0016】
このデイジタルビデオカメラ20では、アナログデイジタルコンバータ21の構成と、レートコンバータ9及びドライバ11間に最終出力の量子化ビツト数を規格に合わせるためのクリツプ回路22と、必要分のデータを上位ビツトからとるための上位ビツト選択部23とが挿入されたこととを除いて図6に示すデイジタルビデオカメラ1とほぼ同様に構成されている。
【0017】
実際上、かかるデイジタルビデオカメラ20において、アナログデイジタルコンバータ21は、供給されるアナログ映像信号S2をデイジタル変換(この場合も100 〔%〕が「3AC」に変換される)する。
【0018】
そしてこの結果レートコンバータ9からはデイジタルアナログコンバータ21の出力に応じたビツトレート変換信号S7A が出力され、これがクリツプ回路22に与えられる。
【0019】
クリツプ回路22は、供給されるビツトレート変換信号S7A のうち規格外のコードをクリツプし、得られたクリツプ信号S10を上位ビツト選択部23に送出する。
【0020】
また上位ビツト選択部23は、供給されるクリツプ信号S10のうち、必要な上位数ビツトを選択し、これをドライバ11を介してデイジタル映像信号D8A として外部に送出する。
【0021】
このようなデイジタルビデオカメラ20は、図6に示すデイジタルビデオカメラ1に比べて、クリツプ回路22及び上位ビツト選択部23を出力段に設ける必要がある分、装置全体としての回路規模が大きくなる欠点があるものの、デイジタル変換時におけるダイナミツクレンジを拡張し、かつ量子化誤差を低減し得る利点がある。
【0022】
【発明が解決しようとする課題】
ところがかかるデイジタルビデオカメラ20(図7)では、出力規格に対する残りビツトをダイナミツクレンジ方向及び分解能方向に整数ビツトずつ振り分けるため、アナログデイジタルコンバータ21のダイナミツクレンジを出力規格の2、4、8……といつた2n (n=1、2、3……)倍にしか設定することができず、ダイナミツクレンジを最適に設定し得ないことがあつた。
【0023】
実際上、例えばCCD3のダイナミツクレンジ600 〔%〕に対して、アナログデイジタルコンバータ21のダイナミツクレンジが400 〔%〕では当該CCD3のダイナミツクレンジを全て生かすことができず、800 〔%〕ではダイナミツクレンジが大き過ぎる。そしてデイジタルビデオカメラにおいて、ダイナミツクレンジを多めにとることは、分解能方向に割り振るビツト数を無駄にすることとなる。
【0024】
かかる問題を解決する1つの方法として、従来、図6に示すアナログデイジタルコンバータ5のダイナミツクレンジをCCD3のダイナミツクレンジに合わせて設定する方法がある。図6との対応部分に同一符号又は同一符号に添字「B」を付して示す図8は、このようなデイジタルビデオカメラの構成例を示すものである。
【0025】
かかる構成のデイジタルビデオカメラ30においては、CCD3からアンプ部4を介してアナログデイジタルコンバータ31に与えられるアナログ映像信号S2を、当該アナログデイジタルコンバータ31において、例えば図9に示すようにアナログ映像信号S2のダイナミツクレンジの最大値(600 〔%〕)が最大値(FFFh)となるようにデイジタル変換する。ただしこの図9ではアナログデイジタルコンバータ31が12ビツトであるものとする。
【0026】
このアナログデイジタルコンバータ31から出力されるデイジタル映像信号S3B は、輪郭強調回路6、ニー回路7及びガンマ補正回路8においてそれぞれ輪郭強調処理、ニー処理又はガンマ補正処理が順次施される。そして得られたガンマ補正信号S6B がレートコンバータ9において出力の規格に応じたビツトレートに変換され、ビツトレート変換信号S7B としてクリツプ回路32に与えられる。
【0027】
クリツプ回路32は、図7に示すデイジタルビデオカメラ20のクリツプ回路22と同様に、供給されるビツトレート変換信号S7B のうちの出力の規格外のコードをクリツプし、得られたクリツプ信号S10B を掛算回路33に送出する。
【0028】
掛算回路33は、供給されるクリツプ信号S10B に対して図示しない係数供給源から与えられる所定の係数kを掛算することにより、当該クリツプ信号S10B のビツトアサインを規格に合わせ(すなわち図9において、100 〔%〕の信号のレベルを「2E0」から「3AC」に合わせる)、かくして得られたデイジタル映像信号S8B をドライバ11を介して外部に送出する。
【0029】
そしてこのようなデイジタルビデオカメラ30は、アナログデイジタルコンバータ31から出力されるデイジタル映像信号S3B のダイナミツクレンジをCCD3に応じて最適な値に設定することができる利点を有している。
【0030】
ところがかかる構成のデイジタルビデオカメラ30においては、掛算回路33に与える係数kが複雑な値となるために掛算回路33の回路規模が大きくなり、またまたむやみな掛算が丸め誤差を増大させる問題があつた。
【0031】
従つてデイジタルビデオカメラにおいて、例えばデイジタル変換時のダイナミツクレンジを出力規格の2n (n=1、2、3、……)以外の倍率に設定でき、またこのとき複数な係数の掛算処理を行うことなくデイジタル映像出力のビツトアサインを出力規格のビツトアサインに変換して出力し得るようにすることができれば、図7の方法と合わせてアナログデイジタルコンバータのダイナミツクレンジ及び分解能の設定の選択肢を拡大させることができ、その分ダイナミツクレンジ及び分解能を簡易な構成でより最適化し得るようにすることができるものと考えられる。
【0032】
本発明は以上の点を考慮してなされたもので、ダイナミツクレンジ及び分解能を最適化し得るようにすることができる簡易な構成のビデオカメラ装置を提案しようとするものである。
【0033】
【課題を解決するための手段】
かかる課題を解決するため本発明においては、ビデオカメラ装置において、所定の信号処理が施されたデイジタル映像信号を所定ビツトだけビツトシフトして元の所定の信号処理が施されたデイジタル映像信号に加算して出力する加算手段を設けるようにした。
【0034】
この結果このビデオカメラ装置では、信号処理が施されたデイジタル映像信号のビツトアサインを加算手段において次式
【数1】
倍(ただしmは、ビツトシフトしたビツト数)に変換することができるため、アナログデイジタル変換手段によるデイジタル変換時のビツトアサインとして規格の(1)式の逆数倍のビツトアサインを選択することができる。
【0035】
そしてこのことは、デイジタル変換時におけるダイナミツクレンジとして、規格の次式
【数2】
倍(ただしnは、デイジタル変換時における規格の量子化ビツト数に対する残りのビツト数のうち、ダイナミツクレンジ方向に振り分けられたビツト数)を選択できることを意味し、この結果アナログデイジタル変換手段のビツトアサインの自由度を高めて設定の選択肢を拡大させることができる。
【0036】
【発明の実施の形態】
以下図面について、本発明の一実施の形態を詳述する。
【0037】
(1)第1の実施の形態
(1−1)第1の実施の形態によるデイジタルビデオカメラの構成
図7との対応部分に同一符号又は同一符号に添字「A」に代えて添字「C」を付して示す図1は、第1の実施の形態によるデイジタルビデオカメラ40を示し、アナログデイジタルコンバータ41の構成と、クリツプ回路22及び上位ビツト選択部23間にビツトシフト部42及び加算回路43が挿入された点とを除いてデイジタルビデオカメラ20(図7)とほぼ同様に構成されている。
【0038】
すなわちこのデイジタルビデオカメラ40の場合、アナログデイジタルコンバータ41は、出力規格の量子化ビツト数よりも大きいビツト数のアナログデイジタルコンバータでなり、アンプ部4から供給されるアナログ映像信号S2を所定のビツトアサインでデイジタル変換し、得られたデイジタル映像信号S3C を輪郭強調回路6に送出する。
【0039】
この輪郭強調回路6に送出されたデイジタル映像信号S3C は、この後この輪郭強調回路6、ニー回路7、ガンマ補正回路8、レートコンバータ9及びクリツプ回路22においてそれぞれ輪郭強調処理、ニー処理、ガンマ補正処理、ビツトレート変換処理及びクリツプ処理が順次施された後、クリツプ信号S10C としてビツトシフト部42及び加算回路43に送出される。
【0040】
ビツトシフト部42は、供給されるクリツプ信号S10C を順次1ビツトだけLSB(Least Significant Bit )側にビツトシストし、得られたビツトシフト信号S20を加算回路43に送出する。
【0041】
加算回路43は、図2に示すように、供給されるクリツプ信号S10C 及びビツトシフト信号S20を順次加算し、得られた加算信号S21を上位ビツト選択部23に送出する。
【0042】
この場合このようにデータを1ビツトだけLSB側にずらしてこれを元のデータに加算することは、元のデータを1.5 倍することを意味し、従つて上位ビツト選択部23にはクリツプ信号S10C を1.5 倍してなる加算信号S21が与えられる。
【0043】
そして上位ビツト選択部23は、供給される加算信号S21のうち、出力規格に応じた上位数ビツトを選択し、これをドライバ11を介してデイジタル映像信号S8C として外部に送出する。
【0044】
(1−2)第1の実施の形態の動作及び効果
以上の構成において、このデイジタルビデオカメラ40では、CCD3からアンプ部4を介してアナログデイジタルコンバータ41に与えられるアナログ映像信号S2を当該アナログデイジタルコンバータ41においてアナログデイジタル変換し、かくして得られたデイジタル映像信号S3C に対して輪郭強調回路6、ニー回路6、ガンマ補正回路7、ビツトレート変換回路9及びクリツプ回路22において順次所定の信号処理を施した後、得られたクリツプ信号S10C をビツトシフト部42及び加算回路43により1.5 倍し、かくして得られた加算信号S21のうちの上位数ビツトを上位ビツト選択部23において選択し、これをドライバ11を介してデイジタル映像信号S8C として外部に出力する。
【0045】
この場合このデイジタルビデオカメラ40では、上述のようにビツトシフト部42及び加算回路43においてクリツプ信号S10C を1.5 倍する補正処理を経てデイジタル出力(デイジタル映像信号S8C )のビツトアサインを出力規格のビツトアサインに合わせているため、アナログデイジタルコンバータ41によるデイジタル変換時のビツトアサインを出力規格のビツトアサインの次式
【数3】
倍に設定することができる。なおnは、アナログデイジタル変換時における出力規格に対する残りのビツトのうちのダイナミツクレンジ方向に振り分けられたビツト数を表す。そしてこのことは、アナログデイジタルコンバータ41のダイナミツクレンジを(3)式倍に設定できることを意味する。
【0046】
従つてこのような方法と、図7に示す従来の方法とにより、アナログデイジタルコンバータ41のダイナミツクレンジとして出力規格の1.5 、2、3、4、6、8……といつた2n 倍及び(3)式倍のなかから所望の倍率を選択でき、その分最適なダイナミツクレンジを選択し得るようにすることができる。
【0047】
またこのデイジタルビデオカメラ40は、図7のデイジタルビデオカメラ20にビツトシフト部42及び加算回路43を付加しただけの構成であり、しかもビツトシフト部42は実際上クリツプ回路22と加算回路43を繋ぐ配線を1ビツトだけLSB側にずらして接続することによつて実現できるため、例えば図8のデイジタルビデオカメラ30のように複雑な係数の掛算処理を行う掛算回路33を設ける場合に比べて構成を格段的に簡易化することができる。
【0048】
以上の構成によれば、デイジタルビデオカメラ40の出力段にビツトシフト部42及び加算回路43を設け、これらビツトシフト部42及び加算回路43により所定の信号処理が施されたデイジタル映像信号S3C (クリツプ信号S10C )を1.5 倍するビツトアサインの変換処理を経て外部に出力するデイジタル映像信号S8C のビツトアサインを出力規格のビツトアサインに合わせるようにしたことにより、アナログデイジタルコンバータ41によるデイジタル変換のダイナミツクレンジとして出力規格の1.5 、3、6、……倍を選択し得るようにすることができ、かくしてダイナミツクレンジ及び分解能の割り振りを最適化させ得る簡易な構成のデイジタルビデオカメラを実現できる。
【0049】
(2)第2の実施の形態
(2−1)第2の実施の形態によるデイジタルビデオカメラの構成
図1との対応部分に同一符号又は同一符号に添字「C」に代えて添字「D」を付して示す図3は、第2の実施の形態によるデイジタルビデオカメラ50を示し、アナログデイジタルコンバータ41の前段にアナログ映像信号S2の所定レベル以上の高輝度成分を圧縮処理する圧縮手段としてのプリニー回路51が設けられている点を除いて第1の実施の形態によるデイジタルビデオカメラ40(図1)と同様に構成されている。
【0050】
すなわちこのデイジタルビデオカメラ50においては、CCD3からアンプ部4を介してプリニー回路51に与えられるアナログ映像信号S2に対して当該プリニー回路51においてニー処理を施すことにより、これをダイナミツクレンジが次式
【数4】
程度のプリニー信号S30に変換し、これをアナログデイジタルコンバータ41に送出する。ただしnは、デイジタル変換時における出力規格に対する残りのビツトのうちのダイナミツクレンジ方向に振り分けられたビツト数を表すものとする。
【0051】
アナログデイジタルコンバータ41は、供給されるプリニー信号S30を出力規格のビツトアサインの(3)式倍のビツトアサインでアナログデイジタル変換し、得られたデイジタル映像信号S3D を輪郭強調回路6に送出する。
【0052】
そしてこの輪郭強調回路6に送出されたデイジタル映像信号S3D は、この後上述のデイジタルビデオカメラ40(図1)におけるデイジタル映像信号S3C (図1)と同様の信号処理が順次施され、最終的にドライバ11又はドライバ12を介してデイジタル映像信号S8D 及びアナログ映像信号S9D として外部に出力される。
【0053】
ここでこのデイジタルビデオカメラ50において、例えば図4に示すように、プリニー回路51を、供給される600 〔%〕のダイナミツクレンジを有するアナログ映像信号S2に対して200 〔%〕(実際は260 〔%〕)以上を1/4に圧縮するニー処理を施すように設定した場合、アナログデイジタルコンバータ41には300 〔%〕(実際は343.3 〔%〕)のダイナミツクレンジを有するプリニー信号S30が与えられる。
【0054】
そして例えばこのプリニー信号S30を12ビツトのアナログデイジタルコンバータを用いてアナログデイジタル変換する際、出力規格の2倍のダイナミツクレンジではプリニー信号S30のダイナミツクレンジに対して不足し、4倍ではダナミツクレンジが多すぎることとなる。
【0055】
これに対してこのデイジタルビデオカメラ50では、例えば出力規格(10ビツトとする)に対する残り2ビツトをダイナミツク方向及び分解能方向にそれぞれ1ビツトずつ振り分けることによつて、アナログデイジタルコンバータ41のダイナミツクレンジをプリニー信号S30に対して最適な状態に設定することができ、CCD3のダイナミツクレンジを全て有効に生かすことができる。またこのときダイナミツクレンジを4倍にしたときよりも分解能方向に0.5 ビツト分多く使用できるため、量子化誤差を3〔dB〕改善することができる。
【0056】
(2−2)第2の実施の形態の動作及び効果
以上の構成において、このデイジタルビデオカメラ50では、CCD3からアンプ部4を介して出力されるダイナミツクレンジを有するアナログ映像信号S2をプリニー回路51において(4)式程度のダイナミツクレンジを有するプリニー信号S30に変換し、この後このプリニー信号S30を出力規格のビツトアサインの(3)式倍のビツトアサインでデイジタル変換する。
【0057】
そしてこの後かくして得られたデイジタル映像信号S3D に対して、輪郭強調回路6、ニー回路7、ガンマ補正回路8、レートコンバータ9及びクリツプ回路22において順次輪郭強調処理、ニー処理、ガンマ補正処理、ビツトレート変換処理及びクリツプ処理を順次施した後、得られたクリツプ信号S10D をビツトシフト部42及び加算回路43により1.5 倍し、得られた加算信号S21D のうちの上位数ビツトを上位ビツト選択部23において選択し、これをドライバ11を介してデイジタル映像信号S8D として外部に出力する。
【0058】
従つてこのデイジタルビデオカメラ50では、アナログデイジタルコンバータ41のダイナミツクレンジを最適化することができると共に、CCD3のダイナミツクレンジを最大限有効に利用することができる。
【0059】
以上の構成によれば、第1の実施の形態のデイジタルビデオカメラ40(図1)におけるアナログデイジタルコンバータ41の前段にプリニー回路51を配置するようにしたことにより、アナログデイジタルコンバータ41のダイナミツクレンジを最適化し、かつCCD3のダイナミツクレンジを最大限有効に利用することができるデイジタルビデオカメラを実現できる。
【0060】
(3)他の実施の形態
なお上述の第1及び第2の実施の形態においては、本発明を例えばSMPTE259M規格に対応したデイジタルビデオカメラに適用するようにした場合について述べたが、本発明はこれに限らず、要は、撮像手段(CCD又はこれ以外のもの)の出力に基づくアナログ映像信号を所定の規格よりも多い量子化数でアナログデイジタル変換し、得られたデイジタル映像信号を所定の信号処理を施した後、所定の信号処理が施されたデイジタル映像信号をそのビツトアサインを規格に応じたビツトアサインに変換して出力するようになされたこの他種々のビデオカメラ装置に広く適用することができる。
【0061】
また上述の第1及び第2の実施の形態においては、アナログデイジタル変換手段としてのアナログデイジタルコンバータ41から出力されるデイジタル映像信号S3C 、S3D に所定の信号処理を施す信号処理手段を、輪郭強調回路6、ニー回路7、ガンマ補正回路8、レートコンバータ9及びクリツプ回路22により構成するようにした場合について述べたが、本発明はこれに限らず、信号処理手段の構成としてはこの他種々の構成を適用できる。
【0062】
さらに上述の実施の形態においては、ビツトシフト部42が1ビツトだけクリツプ信号S10C 、S10D をビツトシフトするようにした場合について述べたが、本発明はこれに限らず、1ビツト以上ビツトシフトするようにビツトシフト部42を形成するようにしても良い。
【0063】
この場合クリツプ信号S10C 、S10D をmビツトシフトさせた後、これを元のクリツプ信号S10C 、S10D に加算することは、当該元のクリツプ信号S10C 、S10D を(1)式倍することを意味する。
従つてこのようにすることによつて、アナログデイジタルコンバータ41によるデイジタル変換時のビツトアサインを出力規格の(2)式倍に設定し得るようにすることができる。
【0064】
さらに上述の第1及び第2の実施の形態においては、所定の信号処理が施されたデイジタル映像信号S3C 、S3D (すなわちクリツプ信号S10C 、S10D )を所定ビツトだけビツトシフトした後、元の所定の信号処理が施されたデイジタル映像信号S3C 、S3D に加算する加算手段を、ビツトシフト部42及び加算回路43により構成するようにした場合について述べたが、本発明はこれに限らずこの他種々の構成を適用できる。
【0065】
【発明の効果】
上述のように本発明によれば、ビデオカメラ装置において、アナログ映像信号を所定の規格よりも多い量子化数のデイジタル映像信号にアナログデイジタル変換するアナログデイジタル変換手段と、所定の信号処理が施されたデイジタル映像信号を所定ビツトだけビツトシフトして元の所定の信号処理が施されたデイジタル映像信号に加算して出力する加算手段とを設けるようにしたことにより、複雑な係数の掛算処理を必要とすることなく、アナログデイジタルコンバータのダイナミツクレンジ及び分解能の設定の選択肢を拡大させることができ、かくしてダイナミツクレンジ及び分解能を最適化し得るようにすることができる簡易な構成のビデオカメラ装置を実現できる。
【図面の簡単な説明】
【図1】第1の実施の形態によるデイジタルビデオカメラの構成を示すブロツク図である。
【図2】加算回路における加算処理の説明に供する概念図である。
【図3】第2の実施の形態によるデイジタルビデオカメラの構成を示すブロツク図である。
【図4】第2の実施の形態によるデイジタルビデオカメラのビツトアサインの説明に供する概念図である。
【図5】SMPTE 259M規格のビツトアサインの説明に供する概念図である。
【図6】デイジタルビデオカメラの構成例を示すブロツク図である。
【図7】デイジタルビデオカメラの構成例を示すブロツク図である。
【図8】デイジタルビデオカメラの構成例を示すブロツク図である。
【図9】CCDのダイナミツクレンジを基準としたビツトアサインの説明に供する概念図である。
【符号の説明】
3……CCD、6……輪郭強調回路、7……ニー回路、8……ガンマ補正回路、9……レートコンバータ、22……クリツプ回路、40、50……デイジタルビデオカメラ、41……アナログデイジタルコンバータ、42……ビツトシフト部、43……上位ビツト選択部、51……プリニー回路、S1……撮像信号、S2……アナログ映像信号、S3C 、S3D 、S8C 、D8D ……デイジタル映像信号、S10C 、S10D ……クリツプ信号、S20、S20D ……ビツトシフト信号、S21、S21D ……加算信号。
Claims (3)
- 撮像手段の出力に基づくアナログ映像信号を所定の規格よりも多い量子化数でアナログデイジタル変換し、得られたデイジタル映像信号を所定の信号処理を施した後、上記所定の信号処理が施された上記デイジタル映像信号をそのビツトアサインを上記規格に応じたビツトアサインに変換して出力するビデオカメラ装置において、
上記アナログ映像信号を上記デイジタル映像信号にアナログデイジタル変換するアナログデイジタル変換手段と、
上記所定の信号処理が施された上記デイジタル映像信号を所定ビツトだけビツトシフトして元の上記所定の信号処理が施された上記デイジタル映像信号に加算して出力する加算手段と
を具えることを特徴とするビデオカメラ装置。 - 上記アナログデイジタル変換手段の前段に配置され、上記アナログ映像信号の所定レベル以上の高輝度成分を圧縮処理する圧縮手段を具える
ことを特徴とする請求項1に記載のビデオカメラ装置。 - 上記加算手段は、上記所定の信号処理が施された上記デイジタル映像信号を1ビツトだけビツトシフトして元の上記所定の信号処理が施された上記デイジタル映像信号に加算する
ことを特徴とする請求項1に記載のビデオカメラ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32695097A JP3846655B2 (ja) | 1997-11-11 | 1997-11-11 | ビデオカメラ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32695097A JP3846655B2 (ja) | 1997-11-11 | 1997-11-11 | ビデオカメラ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11146230A JPH11146230A (ja) | 1999-05-28 |
JP3846655B2 true JP3846655B2 (ja) | 2006-11-15 |
Family
ID=18193595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32695097A Expired - Lifetime JP3846655B2 (ja) | 1997-11-11 | 1997-11-11 | ビデオカメラ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3846655B2 (ja) |
-
1997
- 1997-11-11 JP JP32695097A patent/JP3846655B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH11146230A (ja) | 1999-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101051604B1 (ko) | 화상 처리 장치 및 방법 | |
US5473373A (en) | Digital gamma correction system for low, medium and high intensity video signals, with linear and non-linear correction | |
JP3302423B2 (ja) | 撮像装置 | |
CN100366052C (zh) | 图像处理设备和方法 | |
JP4161719B2 (ja) | 画像処理装置および方法、記録媒体、並びにプログラム | |
WO2005106790A1 (ja) | 携帯電話機、画像変換装置、制御方法及びプログラム | |
US7590285B2 (en) | Imaging apparatus and method of processing images | |
KR100652318B1 (ko) | 특성보정장치 | |
JP3846655B2 (ja) | ビデオカメラ装置 | |
US6906753B1 (en) | Image processing unit and image processing method with simplified exposure, gain and white balance control | |
JP3352288B2 (ja) | 撮像ユニットおよび撮像信号処理装置 | |
US5777756A (en) | Video processing apparatus with multiple image signal integration and reduction for decreasing noise | |
JP4645466B2 (ja) | 撮像装置 | |
JP2754672B2 (ja) | ガンマ補正回路 | |
US7463286B2 (en) | Image data processing apparatus | |
US7692703B2 (en) | Image pick-up apparatus | |
US7116360B2 (en) | Image signal processing circuit and semiconductor device | |
JP2002152680A (ja) | 画像データ形成方法および画像データ記録装置 | |
JP4390863B2 (ja) | ダイナミックレンジ圧縮回路、方法及びカラーカメラ | |
JP3586238B2 (ja) | 撮像装置 | |
JP2003348442A (ja) | テレビジョンカメラ装置 | |
JP4281480B2 (ja) | 撮像装置 | |
JP2019004425A (ja) | 画像処理装置及び画像処理方法、プログラム、記憶媒体 | |
JPH10173958A (ja) | 映像信号処理装置 | |
US8373779B2 (en) | Imaging apparatus, signal processing circuit, signal processing apparatus, signal processing method, and computer program product |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060804 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060817 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130901 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |