JPH05336085A - 伝送路無瞬断切替方式 - Google Patents
伝送路無瞬断切替方式Info
- Publication number
- JPH05336085A JPH05336085A JP4136892A JP13689292A JPH05336085A JP H05336085 A JPH05336085 A JP H05336085A JP 4136892 A JP4136892 A JP 4136892A JP 13689292 A JP13689292 A JP 13689292A JP H05336085 A JPH05336085 A JP H05336085A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pointer
- memory
- frame
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
- H04L5/1461—Suppression of signals in the return path, i.e. bidirectional control circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0623—Synchronous multiplexing systems, e.g. synchronous digital hierarchy/synchronous optical network (SDH/SONET), synchronisation with a pointer process
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computer Hardware Design (AREA)
- Time-Division Multiplex Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 ０系の装置内フレーム信号と１系の装置内フ
レーム信号とを切り替えた場合においてバーチャルコン
テナの位相が不連続になることを防止してデータの無瞬
断切替をすること。 【構成】 ポインタ値比較部１０９において自系の装置
内フレームポインタ値信号２１３と他系の装置内フレー
ムポインタ値信号２１４を比較してスタッフ要求信号２
１５を発生し、このスタッフ要求信号２１５をセレクタ
１０８に入力する。セレクタ１０８からのスタッフ要求
信号２１２はメモリ読出制御部１０７に入力され、また
メモリ読出制御部１０７からはメモリ読出アドレス信号
２１０がエラステックメモリ部１０１に出力される。セ
レクタ１０８にはメモリ位相比較部１０６からのエラス
テックメモリ１０１の書込み、読み出しの位相差による
スタッフ要求信号２１１が更に入力されている。そし
て、マスタ／スレーブ指示信号２１６に基づいて、スレ
ーブ作動の場合には上記スタッフ要求信号２１２を上記
スタッフ要求信号２１１に置き換える。
レーム信号とを切り替えた場合においてバーチャルコン
テナの位相が不連続になることを防止してデータの無瞬
断切替をすること。 【構成】 ポインタ値比較部１０９において自系の装置
内フレームポインタ値信号２１３と他系の装置内フレー
ムポインタ値信号２１４を比較してスタッフ要求信号２
１５を発生し、このスタッフ要求信号２１５をセレクタ
１０８に入力する。セレクタ１０８からのスタッフ要求
信号２１２はメモリ読出制御部１０７に入力され、また
メモリ読出制御部１０７からはメモリ読出アドレス信号
２１０がエラステックメモリ部１０１に出力される。セ
レクタ１０８にはメモリ位相比較部１０６からのエラス
テックメモリ１０１の書込み、読み出しの位相差による
スタッフ要求信号２１１が更に入力されている。そし
て、マスタ／スレーブ指示信号２１６に基づいて、スレ
ーブ作動の場合には上記スタッフ要求信号２１２を上記
スタッフ要求信号２１１に置き換える。
Description
【０００１】
【産業上の利用分野】本発明は伝送路無瞬断切替方式に
関し、より詳しくは、大容量のディジタル信号を伝送す
るディジタル基幹伝送装置により構成される伝送システ
ムにおける伝送路無瞬断切替方式に関するものである。
関し、より詳しくは、大容量のディジタル信号を伝送す
るディジタル基幹伝送装置により構成される伝送システ
ムにおける伝送路無瞬断切替方式に関するものである。
【０００２】
【従来の技術】本発明で前提とする信号は、伝送路フレ
ームとしてバーチャルコンテナと呼ばれるデータフレー
ムを任意のフレーム位相でその中に含み、またデータフ
レームの先頭位置を示すポインタを含む、伝送路フレー
ム信号である。この伝送路フレーム信号を送信側から受
信側へ２重化して伝送する伝送システムとして、従来は
例えば図６に示すものがある。
ームとしてバーチャルコンテナと呼ばれるデータフレー
ムを任意のフレーム位相でその中に含み、またデータフ
レームの先頭位置を示すポインタを含む、伝送路フレー
ム信号である。この伝送路フレーム信号を送信側から受
信側へ２重化して伝送する伝送システムとして、従来は
例えば図６に示すものがある。
【０００３】即ち図６において、送信側では、入力した
バーチャルコンテナ信号５１は、０系、並びに１系の送
信部１１、１２の伝送路フレーム生成部１３により、０
系、並びに１系の伝送路フレーム信号５２，５３として
それぞれ受信側に伝送される。また受信側では、０系、
並びに１系の受信部１４、１５の受信・ポインタ付替部
１６により、０系、並びに１系の装置内フレーム信号５
４，５５にそれぞれ変換される。これらは０系／１系選
択部１７のセレクタ１８で０系／１系選択信号５７によ
り選択されて、セレクト後の装置内フレーム信号５６と
なる。以後、装置内フレーム信号からバーチャルコンテ
ナを分離する。
バーチャルコンテナ信号５１は、０系、並びに１系の送
信部１１、１２の伝送路フレーム生成部１３により、０
系、並びに１系の伝送路フレーム信号５２，５３として
それぞれ受信側に伝送される。また受信側では、０系、
並びに１系の受信部１４、１５の受信・ポインタ付替部
１６により、０系、並びに１系の装置内フレーム信号５
４，５５にそれぞれ変換される。これらは０系／１系選
択部１７のセレクタ１８で０系／１系選択信号５７によ
り選択されて、セレクト後の装置内フレーム信号５６と
なる。以後、装置内フレーム信号からバーチャルコンテ
ナを分離する。
【０００４】受信・ポインタ付替部１６で上記のような
変換処理を行う理由、伝送路の遅延が不定のために送信
側から入力する伝送路フレーム信号の位相も不定であ
り、このため受信部の処理を行うためには受信側の共通
位相に合った装置内フレーム信号に乗り換えることが必
要なためである。
変換処理を行う理由、伝送路の遅延が不定のために送信
側から入力する伝送路フレーム信号の位相も不定であ
り、このため受信部の処理を行うためには受信側の共通
位相に合った装置内フレーム信号に乗り換えることが必
要なためである。
【０００５】このように伝送路フレーム信号から装置内
フレーム信号へ乗り換える方法においては、信号に含ま
れるバーチャルコンテナの位相はほとんど変えずに、ポ
インタの値を付け替えることにより行うことができる。
このような方式として、例えば国際規格（ＣＣＩＴＴ
Ｒｅｃ．Ｇ．７０９）に示された方式があり、本発明も
この方式を主な対象としている。
フレーム信号へ乗り換える方法においては、信号に含ま
れるバーチャルコンテナの位相はほとんど変えずに、ポ
インタの値を付け替えることにより行うことができる。
このような方式として、例えば国際規格（ＣＣＩＴＴ
Ｒｅｃ．Ｇ．７０９）に示された方式があり、本発明も
この方式を主な対象としている。
【０００６】上記の受信・ポインタ付替部１６の処理の
２つの方式を、図７と図８に示した従来例、並びに図９
のタイムチャートにより具体的に説明する。まず、図７
によって第１の方式について説明する。伝送路ポインタ
解釈部１０３は、入力した伝送路フレームタイミング信
号２０４に基づき伝送路フレーム信号２０１のポインタ
を解釈し、またポインタ値とバーチャルコンテナ先頭と
正スタッフ／負スタッフを判定して、伝送路フレームポ
インタ値信号２０６とスタッフ判定信号２０８を出力す
る。
２つの方式を、図７と図８に示した従来例、並びに図９
のタイムチャートにより具体的に説明する。まず、図７
によって第１の方式について説明する。伝送路ポインタ
解釈部１０３は、入力した伝送路フレームタイミング信
号２０４に基づき伝送路フレーム信号２０１のポインタ
を解釈し、またポインタ値とバーチャルコンテナ先頭と
正スタッフ／負スタッフを判定して、伝送路フレームポ
インタ値信号２０６とスタッフ判定信号２０８を出力す
る。
【０００７】メモリ書込制御部１０５は、入力した伝送
路フレームタイミング信号２０４とスタッフ判定信号２
０８に基づき、伝送路フレーム信号２０１のバーチャル
コンテナ部分だけをエラスティックメモリ部１０１に書
き込むようなメモリ書込アドレス信号２０９を出力す
る。またエラスティックメモリ部１０１には、メモリ書
込アドレス信号２０９によって伝送路フレーム信号２０
１のバーチャルコンテナ部だけが書き込まれ、またメモ
リ読出アドレス信号２１０により読み出されてバーチャ
ルコンテナ信号２０２を出力する。
路フレームタイミング信号２０４とスタッフ判定信号２
０８に基づき、伝送路フレーム信号２０１のバーチャル
コンテナ部分だけをエラスティックメモリ部１０１に書
き込むようなメモリ書込アドレス信号２０９を出力す
る。またエラスティックメモリ部１０１には、メモリ書
込アドレス信号２０９によって伝送路フレーム信号２０
１のバーチャルコンテナ部だけが書き込まれ、またメモ
リ読出アドレス信号２１０により読み出されてバーチャ
ルコンテナ信号２０２を出力する。
【０００８】メモリ位相比較部１０６は、メモリ書込ア
ドレス信号２０９とメモリ読出アドレス信号２１０を入
力し、その値を比較してメモリの書込と読出の位相が最
適になるようにスタッフ要求信号２１１を出力する。ま
たメモリ読出制御部１０７は、入力した装置内フレーム
タイミング信号２０５とスタッフ要求信号２１１に基づ
き、装置内フレーム信号２０３のバーチャルコンテナ部
分をエラスティックメモリ部１０１から読み出すような
メモリ読出アドレス信号２１０を出力する。
ドレス信号２０９とメモリ読出アドレス信号２１０を入
力し、その値を比較してメモリの書込と読出の位相が最
適になるようにスタッフ要求信号２１１を出力する。ま
たメモリ読出制御部１０７は、入力した装置内フレーム
タイミング信号２０５とスタッフ要求信号２１１に基づ
き、装置内フレーム信号２０３のバーチャルコンテナ部
分をエラスティックメモリ部１０１から読み出すような
メモリ読出アドレス信号２１０を出力する。
【０００９】ポインタ値演算・ポインタ生成部１１０
は、入力した伝送路フレームタイミング信号２０４、装
置内フレームタイミング信号２０５、メモリ書込アドレ
ス信号２０９、メモリ読出アドレス信号２１０、伝送路
フレームポインタ値信号２０６に基づき、装置内フレー
ムポインタ値を演算し、装置内フレームポインタ信号２
１３を出力する。またポインタ付加・装置内フレーム生
成部１１２は、エラスティックメモリ部１０１から読み
出したバーチャルコンテナ信号２０２に装置内フレーム
ポインタ信号２１３を付加し、装置内フレーム信号２０
３を生成して出力する。
は、入力した伝送路フレームタイミング信号２０４、装
置内フレームタイミング信号２０５、メモリ書込アドレ
ス信号２０９、メモリ読出アドレス信号２１０、伝送路
フレームポインタ値信号２０６に基づき、装置内フレー
ムポインタ値を演算し、装置内フレームポインタ信号２
１３を出力する。またポインタ付加・装置内フレーム生
成部１１２は、エラスティックメモリ部１０１から読み
出したバーチャルコンテナ信号２０２に装置内フレーム
ポインタ信号２１３を付加し、装置内フレーム信号２０
３を生成して出力する。
【００１０】次に図８により第２の方式について説明す
る。第１の方式と異なるのは、伝送路ポインタ解釈部１
０４、エラスティックメモリ部１０２、ポインタ値演算
・ポインタ生成部１１１である。まず伝送路ポインタ解
釈部１０４は、上記伝送路ポインタ解釈部１０３の伝送
路フレームポインタ値信号２０６の代わりに、書込側の
バーチャルコンテナタイミング信号２０７を出力する。
このバーチャルコンテナタイミング信号２０７は、伝送
路フレーム信号２０１のバーチャルコンテナ部分ととも
にエラスティックメモリ部１０２に書き込まれ、読み出
される。またこのためエラスティックメモリ部１０２の
信号数が増える。
る。第１の方式と異なるのは、伝送路ポインタ解釈部１
０４、エラスティックメモリ部１０２、ポインタ値演算
・ポインタ生成部１１１である。まず伝送路ポインタ解
釈部１０４は、上記伝送路ポインタ解釈部１０３の伝送
路フレームポインタ値信号２０６の代わりに、書込側の
バーチャルコンテナタイミング信号２０７を出力する。
このバーチャルコンテナタイミング信号２０７は、伝送
路フレーム信号２０１のバーチャルコンテナ部分ととも
にエラスティックメモリ部１０２に書き込まれ、読み出
される。またこのためエラスティックメモリ部１０２の
信号数が増える。
【００１１】そしてポインタ値演算・ポインタ生成部１
１１は、装置内フレームタイミング信号２０５とエラス
ティックメモリ部１０２から読み出された読出側のバー
チャルコンテナ信号２１７に基づき、装置内フレームポ
インタ値を演算し、装置内フレームポインタ信号２１３
を出力する。尚、第２の方法と第１の方法との相違は、
装置内フレームポインタ信号２１３を作成する手段の相
違であり、これは以下に具体的に説明する本発明の本質
とは直接関係ない。即ち、本発明はいずれの場合にも同
様に適用される。
１１は、装置内フレームタイミング信号２０５とエラス
ティックメモリ部１０２から読み出された読出側のバー
チャルコンテナ信号２１７に基づき、装置内フレームポ
インタ値を演算し、装置内フレームポインタ信号２１３
を出力する。尚、第２の方法と第１の方法との相違は、
装置内フレームポインタ信号２１３を作成する手段の相
違であり、これは以下に具体的に説明する本発明の本質
とは直接関係ない。即ち、本発明はいずれの場合にも同
様に適用される。
【００１２】以上の２つの従来の方式におけるポインタ
付替処理のフレーム位相、及びポインタ値の関係を図９
（ａ）〜（ｎ）に示した。即ち、伝送路フレーム信号２
０１のフレーム位相は図９（ａ）に、その内部のバーチ
ャルコンテナの位相は図９（ｂ）に、そのポインタ値は
図９（ｅ）にそれぞれ示されている。またエラスティッ
クメモリ部１０１から読み出されたバーチャルコンテナ
信号は図９（ｆ）、装置内フレーム信号２０３のフレー
ム位相は図９（ｃ）そのポインタ値は図９（ｇ）（７）
にそれぞれ示した。更にポインタ値は装置内フレーム信
号の先頭とバーチャルコンテナ信号の先頭との位相差に
対応する。
付替処理のフレーム位相、及びポインタ値の関係を図９
（ａ）〜（ｎ）に示した。即ち、伝送路フレーム信号２
０１のフレーム位相は図９（ａ）に、その内部のバーチ
ャルコンテナの位相は図９（ｂ）に、そのポインタ値は
図９（ｅ）にそれぞれ示されている。またエラスティッ
クメモリ部１０１から読み出されたバーチャルコンテナ
信号は図９（ｆ）、装置内フレーム信号２０３のフレー
ム位相は図９（ｃ）そのポインタ値は図９（ｇ）（７）
にそれぞれ示した。更にポインタ値は装置内フレーム信
号の先頭とバーチャルコンテナ信号の先頭との位相差に
対応する。
【００１３】ここで、エラスティックメモリ部１０１に
書き込まれるバーチャルコンテナ信号と、読み出される
バーチャルコンテナ信号との間には、若干の遅延が必要
である。その遅延が図９（ｆ）に示されている。この値
は、通常、エラスティックメモリ部１０１のメモリ容量
の半分を中心値として制御する。そのため、メモリ位相
比較部１０６は、メモリ書込アドレス信号２０９とメモ
リ読出アドレス信号２１０からこの位相差を検出し、上
記の中心値から一定以上ずれた場合には、スタッフ要求
信号２１１を発生して位相差を補正する。
書き込まれるバーチャルコンテナ信号と、読み出される
バーチャルコンテナ信号との間には、若干の遅延が必要
である。その遅延が図９（ｆ）に示されている。この値
は、通常、エラスティックメモリ部１０１のメモリ容量
の半分を中心値として制御する。そのため、メモリ位相
比較部１０６は、メモリ書込アドレス信号２０９とメモ
リ読出アドレス信号２１０からこの位相差を検出し、上
記の中心値から一定以上ずれた場合には、スタッフ要求
信号２１１を発生して位相差を補正する。
【００１４】スタッフ要求信号２１１の発生によるメモ
リ位相差の補正は、本発明の説明に重要なので更に説明
する。メモリ位相差が小さくなった場合は、スタッフ要
求信号２１１で正スタッフ要求を行う。これにより、メ
モリ読出制御部１０７はエラスティックメモリ部１０１
からの読出を１回休むような制御を行う。そしてこの結
果、読み出されるバーチャルコンテナ信号２０２の位相
が遅れ、メモリ位相差が１だけ大きくなる。また、ポイ
ンタ値演算・ポインタ生成部１１０はこれを検出し、こ
のため発生するポインタ値は１だけ大きくなる。これは
バーチャルコンテナ信号の位相が遅れることと対応して
いる。
リ位相差の補正は、本発明の説明に重要なので更に説明
する。メモリ位相差が小さくなった場合は、スタッフ要
求信号２１１で正スタッフ要求を行う。これにより、メ
モリ読出制御部１０７はエラスティックメモリ部１０１
からの読出を１回休むような制御を行う。そしてこの結
果、読み出されるバーチャルコンテナ信号２０２の位相
が遅れ、メモリ位相差が１だけ大きくなる。また、ポイ
ンタ値演算・ポインタ生成部１１０はこれを検出し、こ
のため発生するポインタ値は１だけ大きくなる。これは
バーチャルコンテナ信号の位相が遅れることと対応して
いる。
【００１５】逆にメモリ位相差が大きくなった場合は、
スタッフ要求信号２１１で負スタッフ要求を行なう。こ
れにより上記と逆の制御が働き、メモリ位相差は１だけ
小さくなり、ポインタ値も１だけ小さくなる。
スタッフ要求信号２１１で負スタッフ要求を行なう。こ
れにより上記と逆の制御が働き、メモリ位相差は１だけ
小さくなり、ポインタ値も１だけ小さくなる。
【００１６】以上のことより、エラスティックメモリ部
１０１の読出と書込の位相差、スタッフ要求信号２１１
の発生、装置内フレームのポインタ値の増減は互いに連
動していることがわかる。従来の実施例では、この制御
は位相差がある中心値になるように制御される。
１０１の読出と書込の位相差、スタッフ要求信号２１１
の発生、装置内フレームのポインタ値の増減は互いに連
動していることがわかる。従来の実施例では、この制御
は位相差がある中心値になるように制御される。
【００１７】
【発明が解決しようとする課題】ところで、伝送システ
ムでは、故障時の信頼性確保などの目的で、伝送路を２
重化することが通常行われている。そして上記説明した
図６の方式は、動作を行う受信・ポインタ付替部を使用
して伝送路を２重化した従来例である。また、通常、伝
送路の距離は大きいため、受信する０系の伝送路フレー
ム信号５２と１系の伝送路フレーム信号５３との間に
は、位相差が発生する。この位相差を仮定した０系と１
系の受信・ポインタ付替部の動作に関するタイムチャー
トを図９（ａ）〜（ｎ）に示す。図９（ａ）〜（ｇ）を
０系、図９（ｈ）〜（ｎ）を１系の動作として上下対称
に示している。
ムでは、故障時の信頼性確保などの目的で、伝送路を２
重化することが通常行われている。そして上記説明した
図６の方式は、動作を行う受信・ポインタ付替部を使用
して伝送路を２重化した従来例である。また、通常、伝
送路の距離は大きいため、受信する０系の伝送路フレー
ム信号５２と１系の伝送路フレーム信号５３との間に
は、位相差が発生する。この位相差を仮定した０系と１
系の受信・ポインタ付替部の動作に関するタイムチャー
トを図９（ａ）〜（ｎ）に示す。図９（ａ）〜（ｇ）を
０系、図９（ｈ）〜（ｎ）を１系の動作として上下対称
に示している。
【００１８】１系の伝送路フレーム信号５２のフレーム
位相（図９（ｎ））は、０系の伝送路フレーム信号５３
のフレーム位相（図９（ａ）よりも少し遅れている。０
系のエラスティックメモリ部の書込と読出の位相差（図
９（ｆ））と、１系のエラスティックメモリ部の書込と
読出の位相差（図９（ｉ））は、それぞれ独立に、同じ
値になるように制御される。このため、伝送路フレーム
信号のフレーム位相の差は、出力される装置内フレーム
信号に含まれるバーチャルコンテナ信号の位相差に反映
される。その様子を図９（ｄ）と図９（ｋ）に示す。ま
た、０系と１系の装置内フレーム信号のフレーム位相は
同一であるから、バーチャルコンテナ信号の位相差はポ
インタ値の差となる。その様子を図９（ｇ）と図９
（ｉ）に示す。
位相（図９（ｎ））は、０系の伝送路フレーム信号５３
のフレーム位相（図９（ａ）よりも少し遅れている。０
系のエラスティックメモリ部の書込と読出の位相差（図
９（ｆ））と、１系のエラスティックメモリ部の書込と
読出の位相差（図９（ｉ））は、それぞれ独立に、同じ
値になるように制御される。このため、伝送路フレーム
信号のフレーム位相の差は、出力される装置内フレーム
信号に含まれるバーチャルコンテナ信号の位相差に反映
される。その様子を図９（ｄ）と図９（ｋ）に示す。ま
た、０系と１系の装置内フレーム信号のフレーム位相は
同一であるから、バーチャルコンテナ信号の位相差はポ
インタ値の差となる。その様子を図９（ｇ）と図９
（ｉ）に示す。
【００１９】そして以上のように、出力された０系の装
置内フレーム信号５４と１系の装置内フレーム信号５５
を０系／１系選択部１７のセレクタ１８で選択し、切り
替えた場合には、バーチャルコンテナの位相が不連続に
なるために誤りを発生し、このためデータの無瞬断切替
を行うことができないという問題がある。よって、デー
タの無瞬断切替を実現するように改良された方法が期待
されていた。
置内フレーム信号５４と１系の装置内フレーム信号５５
を０系／１系選択部１７のセレクタ１８で選択し、切り
替えた場合には、バーチャルコンテナの位相が不連続に
なるために誤りを発生し、このためデータの無瞬断切替
を行うことができないという問題がある。よって、デー
タの無瞬断切替を実現するように改良された方法が期待
されていた。
【００２０】
【課題を解決するための手段】本発明の伝送路無瞬断切
替方式は、任意の位相のバーチャルコンテナをその先頭
を示すポインタとともに収容する伝送路フレーム信号
を、２重化して伝送し、受信側でそのいずれかを選択す
る構成の伝送システムにおいて、受信側で使用される受
信・ポインタ付替部において両系とも同じポインタ値を
もつ装置内フレーム信号を出力するように制御すること
により、前記選択回路で無瞬断切替えを行うようにした
ものである。そして受信・ポインタ付替部において、他
系のポインタ信号を入力し、自系のポインタ信号を比較
してスタッフ要求信号を発生し、スレーブ作動の場合、
エラステックメモリの書込み、読み出しの位相差による
スタッフ要求信号に置き換えることにより、ポインタ値
が同じとなる制御を行わせるようにした。
替方式は、任意の位相のバーチャルコンテナをその先頭
を示すポインタとともに収容する伝送路フレーム信号
を、２重化して伝送し、受信側でそのいずれかを選択す
る構成の伝送システムにおいて、受信側で使用される受
信・ポインタ付替部において両系とも同じポインタ値を
もつ装置内フレーム信号を出力するように制御すること
により、前記選択回路で無瞬断切替えを行うようにした
ものである。そして受信・ポインタ付替部において、他
系のポインタ信号を入力し、自系のポインタ信号を比較
してスタッフ要求信号を発生し、スレーブ作動の場合、
エラステックメモリの書込み、読み出しの位相差による
スタッフ要求信号に置き換えることにより、ポインタ値
が同じとなる制御を行わせるようにした。
【００２１】即ち本発明によれば、同一のバーチャルフ
レーム信号を入力し０系／１系の伝送路フレーム信号を
出力する２つの送信部と、前記０系／１系の伝送路フレ
ーム信号をそれぞれ入力し０系／１系の装置内フレーム
信号を出力する２つの受信・ポインタ付替部と、前記０
系／１系の装置内フレーム信号と０系／１系選択信号と
を入力し装置内フレーム信号を出力する０系／１系選択
部から構成される伝送システムを備え、前記受信・ポイ
ンタ付替部が、エラスティックメモリ部と、前記エラス
ティックメモリ部のメモリ書込アドレス信号とメモリ読
出アドレス信号とを入力してスタッフ要求信号を出力す
るメモリ位相比較部と、前記スタッフ要求信号と装置内
フレームタイミング信号とを入力して前記メモリ書込み
アドレス信号を出力するメモリ読出制御部とを有する、
伝送路無瞬断切替方式において、前記受信・ポインタ付
替部が更に、自系の装置内フレームポインタ値信号と他
系の装置内フレームポインタ値信号とを入力し、スタッ
フ要求信号を出力するポインタ値比較部と、前記メモリ
位相比較部からのスタッフ要求信号と前記ポインタ値比
較部からのスタッフ要求信号ならびにマスタ／スレーブ
指示信号を入力し、前記２つのスタッフ要求信号を選択
して出力するセレクタとを有する、ことを特徴とする伝
送路無瞬断切替方式が得られる。
レーム信号を入力し０系／１系の伝送路フレーム信号を
出力する２つの送信部と、前記０系／１系の伝送路フレ
ーム信号をそれぞれ入力し０系／１系の装置内フレーム
信号を出力する２つの受信・ポインタ付替部と、前記０
系／１系の装置内フレーム信号と０系／１系選択信号と
を入力し装置内フレーム信号を出力する０系／１系選択
部から構成される伝送システムを備え、前記受信・ポイ
ンタ付替部が、エラスティックメモリ部と、前記エラス
ティックメモリ部のメモリ書込アドレス信号とメモリ読
出アドレス信号とを入力してスタッフ要求信号を出力す
るメモリ位相比較部と、前記スタッフ要求信号と装置内
フレームタイミング信号とを入力して前記メモリ書込み
アドレス信号を出力するメモリ読出制御部とを有する、
伝送路無瞬断切替方式において、前記受信・ポインタ付
替部が更に、自系の装置内フレームポインタ値信号と他
系の装置内フレームポインタ値信号とを入力し、スタッ
フ要求信号を出力するポインタ値比較部と、前記メモリ
位相比較部からのスタッフ要求信号と前記ポインタ値比
較部からのスタッフ要求信号ならびにマスタ／スレーブ
指示信号を入力し、前記２つのスタッフ要求信号を選択
して出力するセレクタとを有する、ことを特徴とする伝
送路無瞬断切替方式が得られる。
【００２２】また本発明によれば、同一のバーチャルフ
レーム信号を入力し０系／１系の伝送路フレーム信号を
出力する２つの送信部と、それらの０系／１系の伝送路
フレーム信号をそれぞれ入力し装置内フレーム信号を出
力する２つの受信・ポインタ付替部と、それらの０系／
１系の装置内フレーム信号と０系／１系選択信号とを入
力し装置内フレーム信号を出力するセレクタ部から構成
される伝送システムのうち、その受信・ポインタ付替部
の構成要素として、エラスティックメモリ部と、その書
込アドレス信号とその読出アドレス信号とを入力しスタ
ッフ要求信号を出力するメモリ位相比較部と、スタッフ
要求信号と装置内フレームタイミング信号とを入力しメ
モリ書き込みアドレス信号を出力するメモリ読出制御部
とを有する、伝送システムを考えた場合、上記構成要素
に加え、装置内ポインタ値信号と他系装置内ポインタ値
信号とを入力しスタッフ要求信号を出力するポインタ値
比較部と、メモリ位相比較部からのスタッフ要求信号と
ポインタ値比較部からのスタッフ要求信号とマスタ／ス
レーブ指示信号とを入力し２つのスタッフ要求信号を選
択して出力するセレクタ部とを構成要素として有する受
信・ポインタ付替部によって前記伝送システムを構成す
ることを特徴とする伝送路無瞬断切替方式が得られる。
レーム信号を入力し０系／１系の伝送路フレーム信号を
出力する２つの送信部と、それらの０系／１系の伝送路
フレーム信号をそれぞれ入力し装置内フレーム信号を出
力する２つの受信・ポインタ付替部と、それらの０系／
１系の装置内フレーム信号と０系／１系選択信号とを入
力し装置内フレーム信号を出力するセレクタ部から構成
される伝送システムのうち、その受信・ポインタ付替部
の構成要素として、エラスティックメモリ部と、その書
込アドレス信号とその読出アドレス信号とを入力しスタ
ッフ要求信号を出力するメモリ位相比較部と、スタッフ
要求信号と装置内フレームタイミング信号とを入力しメ
モリ書き込みアドレス信号を出力するメモリ読出制御部
とを有する、伝送システムを考えた場合、上記構成要素
に加え、装置内ポインタ値信号と他系装置内ポインタ値
信号とを入力しスタッフ要求信号を出力するポインタ値
比較部と、メモリ位相比較部からのスタッフ要求信号と
ポインタ値比較部からのスタッフ要求信号とマスタ／ス
レーブ指示信号とを入力し２つのスタッフ要求信号を選
択して出力するセレクタ部とを構成要素として有する受
信・ポインタ付替部によって前記伝送システムを構成す
ることを特徴とする伝送路無瞬断切替方式が得られる。
【００２３】
【作用】上記のように、０系／のポインタ付替部と１系
のポインタ付替部について、スレーブの場合に他系の装
置内フレームポインタ値と同様なポインタ値となるよう
に制御する手段を備えることで、０系／１系選択部にお
いて０系の装置内フレーム信号と１系の装置内フレーム
信号とを切り替えた場合でもバーチャルコンテナの位相
が不連続になることがない。このためデータの無瞬断切
替が可能となる。
のポインタ付替部について、スレーブの場合に他系の装
置内フレームポインタ値と同様なポインタ値となるよう
に制御する手段を備えることで、０系／１系選択部にお
いて０系の装置内フレーム信号と１系の装置内フレーム
信号とを切り替えた場合でもバーチャルコンテナの位相
が不連続になることがない。このためデータの無瞬断切
替が可能となる。
【００２４】
【実施例】以下に本発明の実施例を説明する。図１に本
発明の実施例の伝送路無瞬断切替方式を採用した伝送シ
ステムの例を示した。また図２にこの実施例における受
信・ポインタ付替部１９の上記従来の第１の方式を対応
する実施例を、また図３に同じく上記従来の第２の方式
に対応する実施例を、それぞれ示した。
発明の実施例の伝送路無瞬断切替方式を採用した伝送シ
ステムの例を示した。また図２にこの実施例における受
信・ポインタ付替部１９の上記従来の第１の方式を対応
する実施例を、また図３に同じく上記従来の第２の方式
に対応する実施例を、それぞれ示した。
【００２５】まず第１の方式について図２をもとに説明
する。図７の従来の回路例と異なる部分は、ポインタ値
比較部１０９とセレクタ１０８が追加されたことであ
る。ポインタ値比較部１０９は、外部から入力する他系
の装置内フレームポインタ値信号２１４と装置内フレー
ムポインタ信号２１２とを入力し、セレクト後のスタッ
フ要求信号２１５を出力する。
する。図７の従来の回路例と異なる部分は、ポインタ値
比較部１０９とセレクタ１０８が追加されたことであ
る。ポインタ値比較部１０９は、外部から入力する他系
の装置内フレームポインタ値信号２１４と装置内フレー
ムポインタ信号２１２とを入力し、セレクト後のスタッ
フ要求信号２１５を出力する。
【００２６】メモリ位相比較部１０６から出力されるス
タッフ要求信号２１１は、従来例とは異なり、直接メモ
リ読出制御部１０７ではなく、セレクタ１０８に入力さ
れる。セレクタ１０８では、このスタッフ要求信号２１
１と上記のスタッフ要求信号２１５とのいずれかがマス
タ／スレーブ指示信号２１６により選択され、スタッフ
要求信号２１２としてメモリ読出制御部１０７に入力さ
れる。
タッフ要求信号２１１は、従来例とは異なり、直接メモ
リ読出制御部１０７ではなく、セレクタ１０８に入力さ
れる。セレクタ１０８では、このスタッフ要求信号２１
１と上記のスタッフ要求信号２１５とのいずれかがマス
タ／スレーブ指示信号２１６により選択され、スタッフ
要求信号２１２としてメモリ読出制御部１０７に入力さ
れる。
【００２７】次に、第２の方式について図３をもとに説
明する。図８の従来の実施例と異なる部分は上記の第１
の方式と全く同様であり、即ちポインタ値比較部１０９
とセレクタ１０８が追加されたことである。
明する。図８の従来の実施例と異なる部分は上記の第１
の方式と全く同様であり、即ちポインタ値比較部１０９
とセレクタ１０８が追加されたことである。
【００２８】次に、これら本発明の実施例の動作を、図
４、９のタイムチャートを参照つつ説明する。マスタ／
スレーブ指示信号２１６がマスタを指示している場合
は、セレクタ１０８はスタッフ要求信号２１１を選択す
る。この場合は図７の従例と同様な構成であり、同様な
動作を行う。一方、マスタ／スレーブ指示信号２１６が
スレーブを指示している場合、セレクタ１０８はスタッ
フ要求信号２１５を選択し、このスタッフ要求信号２１
５がメモリ読出制御部１０７に入力される。
４、９のタイムチャートを参照つつ説明する。マスタ／
スレーブ指示信号２１６がマスタを指示している場合
は、セレクタ１０８はスタッフ要求信号２１１を選択す
る。この場合は図７の従例と同様な構成であり、同様な
動作を行う。一方、マスタ／スレーブ指示信号２１６が
スレーブを指示している場合、セレクタ１０８はスタッ
フ要求信号２１５を選択し、このスタッフ要求信号２１
５がメモリ読出制御部１０７に入力される。
【００２９】従来例の課題は無瞬断切替を実行すること
であり、また無瞬断切替を実現するには０系と１系の装
置内フレーム信号に含まれるバーチャルコンテナ信号の
位相を等しくする必要がある。言い換えればポインタ値
が等しくなるように制御することが必要である。これを
実現するために、上記の受信・ポインタ付替部１９を使
用して伝送システムを構成した本発明の実施例が図１で
ある。
であり、また無瞬断切替を実現するには０系と１系の装
置内フレーム信号に含まれるバーチャルコンテナ信号の
位相を等しくする必要がある。言い換えればポインタ値
が等しくなるように制御することが必要である。これを
実現するために、上記の受信・ポインタ付替部１９を使
用して伝送システムを構成した本発明の実施例が図１で
ある。
【００３０】図１に示した本発明の実施例の伝送システ
ムが図８の従来例と異なっているのは、受信・ポインタ
付替部１９であり、０系の受信・ポインタ付替部１９に
は、０系／１系選択信号５７と１系（スレーブ）の装置
内フレームポインタ値信号６０が入力され、０系（マス
タ）の装置内フレームポインタ値信号５９が出力されて
いる。また１系の受信・ポインタ付替部１９には、逆論
理の０系／１系選択信号５８と０系の装置内フレームポ
インタ値信号が入力され、１系の装置内フレームポイン
タ値信号６０が出力されている。
ムが図８の従来例と異なっているのは、受信・ポインタ
付替部１９であり、０系の受信・ポインタ付替部１９に
は、０系／１系選択信号５７と１系（スレーブ）の装置
内フレームポインタ値信号６０が入力され、０系（マス
タ）の装置内フレームポインタ値信号５９が出力されて
いる。また１系の受信・ポインタ付替部１９には、逆論
理の０系／１系選択信号５８と０系の装置内フレームポ
インタ値信号が入力され、１系の装置内フレームポイン
タ値信号６０が出力されている。
【００３１】０系／１系選択信号５７あるいは逆論理の
０系／１系選択信号５８は、ポインタ付替部１９の内部
ではマスタ／スレーブ指示信号２１６に接続されてい
る。従って、０系／１系制御信号が０系を指示している
場合は、０系のポインタ付替部１９はマスタとして動作
し、従来の実施例と同様な動作を行う一方、１系のポイ
ンタ付替部１９はスレーブとして動作する。
０系／１系選択信号５８は、ポインタ付替部１９の内部
ではマスタ／スレーブ指示信号２１６に接続されてい
る。従って、０系／１系制御信号が０系を指示している
場合は、０系のポインタ付替部１９はマスタとして動作
し、従来の実施例と同様な動作を行う一方、１系のポイ
ンタ付替部１９はスレーブとして動作する。
【００３２】ここで、スレーブとして動作する場合の動
作を図４、図５を参照して説明する。図４は０系がマス
タ、１系がスレーブの場合であり、図５は０系がスレー
ブ、１系がマスタの場合である。即ち、スレーブの場
合、スタッフ要求信号２１２は、自系の装置内フレーム
ポインタ値２１３と他系の装置内フレームポインタ値信
号２１４とを比較して出力される。自系のポインタ値が
他系のポインタ値より小さい場合は、スタッフ要求信号
として正スタッフを要求する。これにより、従来例で説
明したように、エラスティックメモリ部の書込、読出の
位相差は１だけ大きくなり、ポインタ値は１だけ大きく
なる。逆に自系のポインタ値が他系のポインタ値より大
きい場合は、スタッフ要求信号として負スタッフを要求
する。これにより同様にエラスティックメモリ部の書
込、読出の位相差は１だけ小さくなり、ポインタ値は１
だけ小さくなる。この動作を自系のポインタ値と他系の
ポインタ値が等しくなるまで行う。
作を図４、図５を参照して説明する。図４は０系がマス
タ、１系がスレーブの場合であり、図５は０系がスレー
ブ、１系がマスタの場合である。即ち、スレーブの場
合、スタッフ要求信号２１２は、自系の装置内フレーム
ポインタ値２１３と他系の装置内フレームポインタ値信
号２１４とを比較して出力される。自系のポインタ値が
他系のポインタ値より小さい場合は、スタッフ要求信号
として正スタッフを要求する。これにより、従来例で説
明したように、エラスティックメモリ部の書込、読出の
位相差は１だけ大きくなり、ポインタ値は１だけ大きく
なる。逆に自系のポインタ値が他系のポインタ値より大
きい場合は、スタッフ要求信号として負スタッフを要求
する。これにより同様にエラスティックメモリ部の書
込、読出の位相差は１だけ小さくなり、ポインタ値は１
だけ小さくなる。この動作を自系のポインタ値と他系の
ポインタ値が等しくなるまで行う。
【００３３】従来例では、ポインタ値はエラスティック
メモリ部の書込、読出のメモリ位相差が中心値になるよ
うに制御された。本発明の実施例では、マスタの動作は
同様であるが、スレーブの動作は上記のようにポインタ
値が同じようになるように制御される。これはエラステ
ィックメモリ部の書込、読出のメモリ位相差がマスタの
位相差と異なることを意味している。この差異が、伝送
路フレーム信号のフレーム位相の差を吸収することにな
る。
メモリ部の書込、読出のメモリ位相差が中心値になるよ
うに制御された。本発明の実施例では、マスタの動作は
同様であるが、スレーブの動作は上記のようにポインタ
値が同じようになるように制御される。これはエラステ
ィックメモリ部の書込、読出のメモリ位相差がマスタの
位相差と異なることを意味している。この差異が、伝送
路フレーム信号のフレーム位相の差を吸収することにな
る。
【００３４】図４は上記の通り、０系がマスタで、１系
がスレーブの場合である。この場合、１系の伝送路フレ
ーム信号のほうが０系の伝送路フレーム信号の位相より
も遅れているため（図４（ａ） と（ｎ））、装置内フ
レーム信号のポインタ値が等しくなるように制御された
結果（図４（ｇ）と（ｈ））、０系のメモリ位相差（図
４（ｆ））は従来の実施例と同様であるが、１系のメモ
リ位相差（図４（ｉ））はそれよりも小さくなる。
がスレーブの場合である。この場合、１系の伝送路フレ
ーム信号のほうが０系の伝送路フレーム信号の位相より
も遅れているため（図４（ａ） と（ｎ））、装置内フ
レーム信号のポインタ値が等しくなるように制御された
結果（図４（ｇ）と（ｈ））、０系のメモリ位相差（図
４（ｆ））は従来の実施例と同様であるが、１系のメモ
リ位相差（図４（ｉ））はそれよりも小さくなる。
【００３５】逆に、図５では、１系がマスタで、０系が
スレーブの場合である。この場合には上記と同様の動作
で、１系のメモリ位相差（図５（ｉ））は従来の実施例
と同様であるが、０系のメモリ位相差（図５（ｆ））は
それよりも小さくなる。
スレーブの場合である。この場合には上記と同様の動作
で、１系のメモリ位相差（図５（ｉ））は従来の実施例
と同様であるが、０系のメモリ位相差（図５（ｆ））は
それよりも小さくなる。
【００３６】
【発明の効果】以上示したように、本発明の伝送路無瞬
断切替方式によれば、０系／１系選択部において０系の
装置内フレーム信号と１系の装置内フレーム信号とを切
り替えた場合でもバーチャルコンテナの位相が不連続に
なることがなしに、データの無瞬断切替をすることがで
きる。
断切替方式によれば、０系／１系選択部において０系の
装置内フレーム信号と１系の装置内フレーム信号とを切
り替えた場合でもバーチャルコンテナの位相が不連続に
なることがなしに、データの無瞬断切替をすることがで
きる。
【図１】本発明の伝送路無瞬断切替方式の実施例に係わ
る伝送システムの説明図である。
る伝送システムの説明図である。
【図２】図１の伝送システムにおける第１の方式の受信
・ポインタ付替部の説明図である。
・ポインタ付替部の説明図である。
【図３】図１の伝送システムにおける第２の方式の受信
・ポインタ付替部の説明図である。
・ポインタ付替部の説明図である。
【図４】（ａ）〜（ｎ）は図１の実施例の伝送システム
におけるタイムチャートをＡがマスタの場合で示した説
明図である。
におけるタイムチャートをＡがマスタの場合で示した説
明図である。
【図５】（ａ）〜（ｎ）は図１の実施例の伝送システム
におけるタイムチャートをＢがマスタの場合で示した説
明図である。
におけるタイムチャートをＢがマスタの場合で示した説
明図である。
【図６】従来の伝送システムの説明図である。
【図７】図６の伝送システムにおける第１の方式の受信
・ポインタ付替部の説明図である。
・ポインタ付替部の説明図である。
【図８】図６の伝送システムにおける第２の方式の受信
・ポインタ付替部の説明図である。
・ポインタ付替部の説明図である。
【図９】（ａ）〜（ｎ）は図６の従来例におけるタイム
チャートを示した説明図である。
チャートを示した説明図である。
１１ ０系送信部 １２ １系送信部 １３ 伝送路フレーム生成部 １４ ０系受信部 １５ １系受信部 １６ 受信・ポインタ付替部 １７ ０系／１系選択部 １８ セレクタ １９ 受信・ポインタ付替部 ２０ インバータ ５１ バーチャルコンテナ信号 ５２ 伝送路フレーム信号 ５３ 伝送路フレーム信号 ５４ 装置内フレーム信号 ５５ 装置内フレーム信号 ５６ 装置内フレーム信号 ５７ ０系／１系選択信号 ５８ ０系／１系選択信号 ５９ 装置内フレームポインタ値信号 ６０ 装置内フレームポインタ値信号 １０１ エラスティックメモリ部 １０２ エラスティックメモリ部 １０３ 伝送路ポインタ解釈部 １０４ 伝送路ポインタ解釈部 １０５ メモリ書込制御部 １０６ メモリ読出制御部 １０７ メモリ読出制御部 １０８ セレクタ １０９ ポインタ値比較部 １１０ ポインタ値演算・ポインタ生成部 １１１ ポインタ値演算・ポインタ生成部 １１２ ポインタ付加・装置内フレーム生成部 ２０１ 伝送路フレーム信号 ２０２ バーチャルコンテナ信号 ２０３ 装置内フレーム信号 ２０４ 伝送路フレームタイミング信号 ２０５ 装置内フレームタイミング信号 ２０６ 伝送路フレームポインタ値信号 ２０７ バーチャルコンテナタイミング信号 ２０８ スタッフ判定信号 ２０９ メモリ書込アドレス信号 ２１０ メモリ読出アドレス信号 ２１１ スタッフ要求信号 ２１２ スタッフ要求信号 ２１３ 装置内フレームポインタ信号 ２１４ 他系の装置内フレームポインタ値信号 ２１５ スタッフ要求信号 ２１６ マスタ／スレーブ指示信号 ２１７ バーチャルコンテナタイミング信号
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 7/08 Ａ 7928−5Ｋ
Claims (5)
- 【請求項１】 同一のバーチャルフレーム信号を入力し
０系／１系の伝送路フレーム信号を出力する２つの送信
部と、前記０系／１系の伝送路フレーム信号をそれぞれ
入力し０系／１系の装置内フレーム信号を出力する２つ
の受信・ポインタ付替部と、前記０系／１系の装置内フ
レーム信号と０系／１系選択信号とを入力し装置内フレ
ーム信号を出力する０系／１系選択部から構成される伝
送システムを備え、 前記受信・ポインタ付替部が、エラスティックメモリ部
と、前記エラスティックメモリ部のメモリ書込アドレス
信号とメモリ読出アドレス信号とを入力してスタッフ要
求信号を出力するメモリ位相比較部と、前記スタッフ要
求信号と装置内フレームタイミング信号とを入力して前
記メモリ書込みアドレス信号を出力するメモリ読出制御
部とを有する、伝送路無瞬断切替方式において、 前記受信・ポインタ付替部が更に、自系の装置内フレー
ムポインタ値信号と他系の装置内フレームポインタ値信
号とを入力し、スタッフ要求信号を出力するポインタ値
比較部と、 前記メモリ位相比較部からのスタッフ要求信号と前記ポ
インタ値比較部からのスタッフ要求信号ならびにマスタ
／スレーブ指示信号を入力し、前記２つのスタッフ要求
信号を選択して出力するセレクタとを有する、 ことを特徴とする伝送路無瞬断切替方式。 - 【請求項２】 前記２つの受信・ポインタ付替部の間に
はそれぞれ他系の装置内フレームポインタ値信号が入力
されていることを特徴とする請求項１記載の伝送路無瞬
断切替方式。 - 【請求項３】 前記受信・ポインタ付替部が更に、エラ
スティックメモリ部のメモリ読出制御部とメモリ位相比
較部を備えており、 前記メモリ読出制御部には前記セレクタからのスタッフ
要求信号と、前記メモリ位相比較部からのスタッフ要求
信号が入力されており、 前記メモリ読出制御部は、マスタ／スレーブ指示信号に
基づいて、マスタ作動の時は前記セレクタからのスタッ
フ要求信号を、またスレーブ作動の場合には前記メモリ
位相比較部からのスタッフ要求信号をそれぞれ選択する
ことを特徴とする請求項１記載の伝送路無瞬断切替方
式。 - 【請求項４】 任意の位相のバーチャルコンテナをその
先頭を示すポインタとともに収容する伝送路フレーム信
号を、０系／１系に２重化して伝送し、受信側でそのい
ずれかを選択する伝送路無瞬断切替方式において、 受信側に設けた受信・ポインタ付替部において０系／１
系の両系とも同じポインタ値をもつ装置内フレーム値信
号を出力するように制御して無瞬断切替えを行うことを
特徴とする伝送路無瞬断切替方式。 - 【請求項５】 前記受信・ポインタ付替部において、自
系の装置内フレームポインタ値信号と他系の装置内フレ
ームポインタ値信号を比較してエラステックメモリの読
出制御を行うためのスタッフ要求信号を発生し、スレー
ブ作動の場合、エラステックメモリの書込み、読み出し
の位相差によるスタッフ要求信号に置き換えることで装
置内フレームポインタ値を同じとなる制御を行うことを
特徴とする請求項４記載の伝送路無瞬断切替方式。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4136892A JP2773761B2 (ja) | 1992-05-28 | 1992-05-28 | 伝送路無瞬断切替方式 |
| US08/068,688 US5357515A (en) | 1992-05-28 | 1993-05-27 | Non-interruption transmission line switching system in a duplex transmission network |
| CA002097144A CA2097144A1 (en) | 1992-05-28 | 1993-05-27 | Non-interruption transmission line switching system in a duplex transmission network |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4136892A JP2773761B2 (ja) | 1992-05-28 | 1992-05-28 | 伝送路無瞬断切替方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05336085A true JPH05336085A (ja) | 1993-12-17 |
| JP2773761B2 JP2773761B2 (ja) | 1998-07-09 |
Family
ID=15185998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4136892A Expired - Lifetime JP2773761B2 (ja) | 1992-05-28 | 1992-05-28 | 伝送路無瞬断切替方式 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5357515A (ja) |
| JP (1) | JP2773761B2 (ja) |
| CA (1) | CA2097144A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0865262A (ja) * | 1994-08-26 | 1996-03-08 | Nec Corp | 無瞬断切替方式 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007072921A1 (ja) * | 2005-12-22 | 2007-06-28 | Nippon Telegraph And Telephone Corporation | 光伝送システムおよび方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03201840A (ja) * | 1989-12-28 | 1991-09-03 | Nippon Telegr & Teleph Corp <Ntt> | 無瞬断切替回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5241543A (en) * | 1989-01-25 | 1993-08-31 | Hitachi, Ltd. | Independent clocking local area network and nodes used for the same |
| FR2659813B1 (fr) * | 1990-03-19 | 1994-06-03 | Cit Alcatel | Unite de commutation elementaire pour equipement de brassage de trains numeriques multiplexes par multiplexage temporel d'affluents numeriques a differents debits. |
-
1992
- 1992-05-28 JP JP4136892A patent/JP2773761B2/ja not_active Expired - Lifetime
-
1993
- 1993-05-27 US US08/068,688 patent/US5357515A/en not_active Expired - Fee Related
- 1993-05-27 CA CA002097144A patent/CA2097144A1/en not_active Abandoned
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03201840A (ja) * | 1989-12-28 | 1991-09-03 | Nippon Telegr & Teleph Corp <Ntt> | 無瞬断切替回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0865262A (ja) * | 1994-08-26 | 1996-03-08 | Nec Corp | 無瞬断切替方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5357515A (en) | 1994-10-18 |
| JP2773761B2 (ja) | 1998-07-09 |
| CA2097144A1 (en) | 1993-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61107840A (ja) | 局順可変の環状伝送システム | |
| JPH05336085A (ja) | 伝送路無瞬断切替方式 | |
| JP3085420B2 (ja) | 送信信号無瞬断通信装置 | |
| JP3003629B2 (ja) | ディジタル信号送信回路 | |
| KR100439148B1 (ko) | 다중 시스템의 프레임 동기신호 출력 장치 및 방법 | |
| JP2682378B2 (ja) | Ａｔｍ伝送路切替装置 | |
| JP3070546B2 (ja) | 警報転送回路 | |
| JP2900878B2 (ja) | セルバッファ制御方式 | |
| JP2856470B2 (ja) | ２重化構成切り替え方式 | |
| JP3161795B2 (ja) | 位相制御装置 | |
| JP2663624B2 (ja) | 二重化回路の無瞬断切替方式 | |
| JP3283418B2 (ja) | 冗長系出力切替回路及び交換機 | |
| JPS58104551A (ja) | デ−タ伝送装置 | |
| JP3040316B2 (ja) | 冗長系伝送路の終端回路 | |
| JPH10294722A (ja) | 伝送路切替システム | |
| JPH0537588A (ja) | 通信装置 | |
| JP2000013346A (ja) | 無瞬断切替え回路及びその方法 | |
| JPH04331521A (ja) | ディジタル通信処理装置 | |
| JPH10126398A (ja) | 位相合わせ回路 | |
| JPH08340324A (ja) | 無瞬断切替方式及びその装置 | |
| JPH06236348A (ja) | データ伝送方式 | |
| JPH04336733A (ja) | データ伝送方式 | |
| JPH05268267A (ja) | 伝送路バッファ量制御方式 | |
| JPH08186619A (ja) | 無瞬断二重化切替方式 | |
| JPH05176017A (ja) | デジタル伝送システムにおける冗長系切り換え方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980325 |