JP2682378B2 - Ａｔｍ伝送路切替装置 - Google Patents
Ａｔｍ伝送路切替装置Info
- Publication number
- JP2682378B2 JP2682378B2 JP5133113A JP13311393A JP2682378B2 JP 2682378 B2 JP2682378 B2 JP 2682378B2 JP 5133113 A JP5133113 A JP 5133113A JP 13311393 A JP13311393 A JP 13311393A JP 2682378 B2 JP2682378 B2 JP 2682378B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- code error
- transmission line
- selector
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【産業上の利用分野】本発明に非同期転送モード（ＡＴ
Ｍ）伝送路切替装置に関し、特に、セル単位で情報列を
伝送するＡＴＭ伝送装置における伝送路切替方式に関す
る。
Ｍ）伝送路切替装置に関し、特に、セル単位で情報列を
伝送するＡＴＭ伝送装置における伝送路切替方式に関す
る。
【０００２】
【従来の技術】一般に、この種のＡＴＭ伝送路切替方式
として、例えば、１９９１年電子情報通信学会秋季大会
講演論文集１Ｂ−４８３に記載された方式が知られてお
り、さらに、例えば、特開平２−２４６６４６号公報、
特開平３−７１７４９号公報、特開平３−１０４４５１
号公報、及び特開平３−１２８５４７号公報に記載され
た切替方式が知られている。
として、例えば、１９９１年電子情報通信学会秋季大会
講演論文集１Ｂ−４８３に記載された方式が知られてお
り、さらに、例えば、特開平２−２４６６４６号公報、
特開平３−７１７４９号公報、特開平３−１０４４５１
号公報、及び特開平３−１２８５４７号公報に記載され
た切替方式が知られている。
【０００３】ここで、図４を参照して、従来のＡＴＭ伝
送路切替方式について概説する。
送路切替方式について概説する。
【０００４】図示のＡＴＭ伝送路切替装置には０系伝送
路及び１系伝送路が入力されており、０系伝送路及び１
系伝送路からはそれぞれセルが与えられる（ここでは、
０系伝送路から受信したセルを０系セルと呼び、１系伝
送路から受信したセルを１系セルと呼ぶ）。同期部１１
及び１２ではそれぞれ０系セル及び１系セルを受けＣＣ
ＩＴＴ勧告Ｉ．４３２にしたがってセル同期をとった後
０系セル及び１系セルをセルヘッダ符号誤り制御部１３
及び１４に与える。
路及び１系伝送路が入力されており、０系伝送路及び１
系伝送路からはそれぞれセルが与えられる（ここでは、
０系伝送路から受信したセルを０系セルと呼び、１系伝
送路から受信したセルを１系セルと呼ぶ）。同期部１１
及び１２ではそれぞれ０系セル及び１系セルを受けＣＣ
ＩＴＴ勧告Ｉ．４３２にしたがってセル同期をとった後
０系セル及び１系セルをセルヘッダ符号誤り制御部１３
及び１４に与える。
【０００５】セルヘッダ符号誤り制御部１３及び１４で
はＣＣＩＴＴ勧告Ｉ．４３２にしたがってそれぞれ０系
セル及び１系セルにおけるセルヘッダの符号誤り制御を
行う。
はＣＣＩＴＴ勧告Ｉ．４３２にしたがってそれぞれ０系
セル及び１系セルにおけるセルヘッダの符号誤り制御を
行う。
【０００６】ここで、図５も参照して、上記のセルヘッ
ダの符号誤り制御について説明する。
ダの符号誤り制御について説明する。
【０００７】誤り訂正モード及び誤り訂正モードいずれ
の状態においても符号誤りが存在しない場合、セルヘッ
ダ符号誤り制御部１３は０系セルをＦＩＦＯ型メモリ１
５及びセル位相比較部１６に与える。同様に、セルヘッ
ダ符号誤り制御部１４は１系セルをＦＩＦＯ型メモリ１
７及びセル位相比較部１６に与える。
の状態においても符号誤りが存在しない場合、セルヘッ
ダ符号誤り制御部１３は０系セルをＦＩＦＯ型メモリ１
５及びセル位相比較部１６に与える。同様に、セルヘッ
ダ符号誤り制御部１４は１系セルをＦＩＦＯ型メモリ１
７及びセル位相比較部１６に与える。
【０００８】誤り訂正モードにおいて符号誤りを検出し
た際には、誤り検出モードに遷移する。この際、符号誤
りが１ビットである時にはセルヘッダの符号誤りを訂正
した後、０系セルはＦＩＦＯ型メモリ１５及びセル位相
比較部１６に与えられ、１系セルはＦＩＦＯ型メモリ１
７及びセル位相比較部１６に与えられる。一方、符号誤
りが２ビット以上である際には、そのセルは廃棄され、
空セルがＦＩＦＯ型メモリ１５及び１７セル位相比較部
１６に与えられる。
た際には、誤り検出モードに遷移する。この際、符号誤
りが１ビットである時にはセルヘッダの符号誤りを訂正
した後、０系セルはＦＩＦＯ型メモリ１５及びセル位相
比較部１６に与えられ、１系セルはＦＩＦＯ型メモリ１
７及びセル位相比較部１６に与えられる。一方、符号誤
りが２ビット以上である際には、そのセルは廃棄され、
空セルがＦＩＦＯ型メモリ１５及び１７セル位相比較部
１６に与えられる。
【０００９】誤り検出モードにおいて１ビット以上の符
号誤りを検出した際には、そのセルは廃棄され、空セル
がＦＩＦＯ型メモリ１５及び１７セル位相比較部１６に
出力される。そして、符号誤りがない場合には、誤り訂
正モードに遷移する。
号誤りを検出した際には、そのセルは廃棄され、空セル
がＦＩＦＯ型メモリ１５及び１７セル位相比較部１６に
出力される。そして、符号誤りがない場合には、誤り訂
正モードに遷移する。
【００１０】上述の符号誤り制御によってセルヘッダに
符号誤りのあるセルが出力されることがない。
符号誤りのあるセルが出力されることがない。
【００１１】再び図４を参照して、セル位相比較部１６
では０系セルと１系セルとの位相を比較して位相差通知
信号を読出制御部１８に通知する。読出制御部１８では
位相差通知信号に基づいてＦＩＦＯ型メモリ１５及び１
７に読出制御信号を与え、これによって、ＦＩＦＯ型メ
モリ１５及び１７からセルを同一位相で読み出す。つま
り、読出制御部１８ではＦＩＦＯ型メモリ１５及び１７
から出力されるセルが同一位相でセレクタ１９に与えら
れるようにＦＩＦＯ型メモリ１５及び１７の読み出し制
御を行う。
では０系セルと１系セルとの位相を比較して位相差通知
信号を読出制御部１８に通知する。読出制御部１８では
位相差通知信号に基づいてＦＩＦＯ型メモリ１５及び１
７に読出制御信号を与え、これによって、ＦＩＦＯ型メ
モリ１５及び１７からセルを同一位相で読み出す。つま
り、読出制御部１８ではＦＩＦＯ型メモリ１５及び１７
から出力されるセルが同一位相でセレクタ１９に与えら
れるようにＦＩＦＯ型メモリ１５及び１７の読み出し制
御を行う。
【００１２】セレクタ制御部２０には必要に応じて外部
制御装置から切替指示コマンド等が与えられ、これによ
って、セレクタ制御部２０はセレクタ１９に対してセレ
クタ制御信号を与える。セレクタ１９ではセレクタ制御
信号に応答して系切替を行い、０系セル及び１系セルの
うちいずれか一方を選択して選択セルとして出力する。
前述のようにセレクタ１９に入力される０系セル及び１
系セルは位相が一致しているから、この切替制御は無瞬
断で行われる。
制御装置から切替指示コマンド等が与えられ、これによ
って、セレクタ制御部２０はセレクタ１９に対してセレ
クタ制御信号を与える。セレクタ１９ではセレクタ制御
信号に応答して系切替を行い、０系セル及び１系セルの
うちいずれか一方を選択して選択セルとして出力する。
前述のようにセレクタ１９に入力される０系セル及び１
系セルは位相が一致しているから、この切替制御は無瞬
断で行われる。
【００１３】
【発明が解決しようとする課題】ところで、従来のＡＴ
Ｍ伝送路切替方式ではセルヘッダの誤り検出状態に無関
係に外部からの切替指示に応じて伝送路切替が行われて
おり、しかもセルヘッダ制御部では、誤り訂正モードの
際には２ビット以上、誤り検出モードの際には１ビット
以上のセルヘッダ誤り検出があると、当該セルを廃棄し
て空セルとしている。このため、例えば、選択伝送路の
セルヘッダのみに２ビット誤りが発生し、他方の伝送路
のセルには符号誤りがない場合でもセレクタ出力は空セ
ルとなってしまい、結果的に有効なセルが廃棄されてし
まうという問題点がある。
Ｍ伝送路切替方式ではセルヘッダの誤り検出状態に無関
係に外部からの切替指示に応じて伝送路切替が行われて
おり、しかもセルヘッダ制御部では、誤り訂正モードの
際には２ビット以上、誤り検出モードの際には１ビット
以上のセルヘッダ誤り検出があると、当該セルを廃棄し
て空セルとしている。このため、例えば、選択伝送路の
セルヘッダのみに２ビット誤りが発生し、他方の伝送路
のセルには符号誤りがない場合でもセレクタ出力は空セ
ルとなってしまい、結果的に有効なセルが廃棄されてし
まうという問題点がある。
【００１４】本発明の目的は有効なセルが廃棄されるこ
とのないＡＴＭ伝送路切替装置を提供することにある。
とのないＡＴＭ伝送路切替装置を提供することにある。
【００１５】
【課題を解決するための手段】本発明によれば、現用系
伝送路及び予備系伝送路を有するＡＴＭ伝送装置に用い
られ前記現用系伝送路及び前記予備系伝送路を選択的に
切り替えるＡＴＭ伝送路切替装置において、前記現用系
伝送路及び前記予備系伝送路で伝送されるセルをそれぞ
れ現用系セル及び予備系セルとして受け前記現用系セル
及び前記予備系セルのセルヘッダに符号誤りがあるか否
かを検出して該符号誤りが訂正可能でないと前記現用系
セルに符号誤りがあった際第１の符号誤り信号を送出す
るとともに前記予備系セルに符号誤りがあった際第２の
符号誤り信号を送出する第１の手段と、空セルを生成す
る第２の手段と、前記現用系セル、前記予備系セル、及
び前記空セルのうち一つを選択セルとして選択する第３
の手段と、前記第１及び前記第２の符号誤り信号に基づ
いて前記第３の手段を制御する第４の手段とを有し、前
記第４の手段は、前記第１及び前記第２の符号誤り信号
を受けないと前記第３の手段を制御して前記現用系セル
を前記選択セルとして送出し、前記第１の符号誤り信号
を受けた際前記予備系セルを選択して前記選択セルとし
て送出し、前記第１及び前記第２の符号誤り信号を受け
た際前記空セルを前記選択セルとして送出するようにし
たことを特徴とするＡＴＭ伝送路切替装置が得られる。
伝送路及び予備系伝送路を有するＡＴＭ伝送装置に用い
られ前記現用系伝送路及び前記予備系伝送路を選択的に
切り替えるＡＴＭ伝送路切替装置において、前記現用系
伝送路及び前記予備系伝送路で伝送されるセルをそれぞ
れ現用系セル及び予備系セルとして受け前記現用系セル
及び前記予備系セルのセルヘッダに符号誤りがあるか否
かを検出して該符号誤りが訂正可能でないと前記現用系
セルに符号誤りがあった際第１の符号誤り信号を送出す
るとともに前記予備系セルに符号誤りがあった際第２の
符号誤り信号を送出する第１の手段と、空セルを生成す
る第２の手段と、前記現用系セル、前記予備系セル、及
び前記空セルのうち一つを選択セルとして選択する第３
の手段と、前記第１及び前記第２の符号誤り信号に基づ
いて前記第３の手段を制御する第４の手段とを有し、前
記第４の手段は、前記第１及び前記第２の符号誤り信号
を受けないと前記第３の手段を制御して前記現用系セル
を前記選択セルとして送出し、前記第１の符号誤り信号
を受けた際前記予備系セルを選択して前記選択セルとし
て送出し、前記第１及び前記第２の符号誤り信号を受け
た際前記空セルを前記選択セルとして送出するようにし
たことを特徴とするＡＴＭ伝送路切替装置が得られる。
【００１６】
【実施例】以下本発明について図面を参照して説明す
る。
る。
【００１７】図１を参照して、この実施例では図４に示
すＡＴＭ伝送路切替装置と同一の構成要素については同
一の参照番号を付す。
すＡＴＭ伝送路切替装置と同一の構成要素については同
一の参照番号を付す。
【００１８】前述のように０系セル及び１系セルはそれ
ぞれセル同期部１１及び１２でセル同期がとられ、セル
ヘッダ符号誤り制御部２１及び２２に与えられる。そし
て、セルヘッダ符号誤り制御部２１及び２２では図２に
示す状態遷移にしたがって符号誤り制御を行う。
ぞれセル同期部１１及び１２でセル同期がとられ、セル
ヘッダ符号誤り制御部２１及び２２に与えられる。そし
て、セルヘッダ符号誤り制御部２１及び２２では図２に
示す状態遷移にしたがって符号誤り制御を行う。
【００１９】ここで図２も参照して、誤り訂正モード及
び誤り検出モードのどちらにおいても符号誤りが存在し
ないと、セルヘッダ符号誤り制御部２１はＦＩＦＯ型メ
モリ１５及びセル位相制御部１６に対してそのまま０系
セルを送出する。同様に、セルヘッダ符号誤り制御部２
２はＦＩＦＯ型メモリ１７及びセル位相制御部１６に対
してそのまま１系セルを送出する。
び誤り検出モードのどちらにおいても符号誤りが存在し
ないと、セルヘッダ符号誤り制御部２１はＦＩＦＯ型メ
モリ１５及びセル位相制御部１６に対してそのまま０系
セルを送出する。同様に、セルヘッダ符号誤り制御部２
２はＦＩＦＯ型メモリ１７及びセル位相制御部１６に対
してそのまま１系セルを送出する。
【００２０】誤り訂正モードにおいて、符号誤りが検出
された際には誤り検出モードに遷移する。この際、符号
誤りが１ビットであると、０系セル及び１系セルともに
セルヘッダの符号誤りが訂正されてそれぞれＦＩＦＯ型
メモリ１５及び１７に出力されるとともにセル位相比較
部１６に出力される。一方、符号誤りが２ビット以上で
あると、０系セル及び１系セルはそのままの状態でそれ
ぞれＦＩＦＯ型メモリ１５及び１７に出力されるととも
にセル位相比較部１６に出力される。
された際には誤り検出モードに遷移する。この際、符号
誤りが１ビットであると、０系セル及び１系セルともに
セルヘッダの符号誤りが訂正されてそれぞれＦＩＦＯ型
メモリ１５及び１７に出力されるとともにセル位相比較
部１６に出力される。一方、符号誤りが２ビット以上で
あると、０系セル及び１系セルはそのままの状態でそれ
ぞれＦＩＦＯ型メモリ１５及び１７に出力されるととも
にセル位相比較部１６に出力される。
【００２１】同様にして、誤り検出モードにおいて、１
ビット以上の符号誤りが検出された際にも、０系セル及
び１系セルはそのままの状態でそれぞれＦＩＦＯ型メモ
リ１５及び１７に出力されるとともにセル位相比較部１
６に出力される。なお、誤り検出モードにおいて、符号
誤りが検出されなかった際には誤り検出モードから誤り
訂正モードへ遷移する。
ビット以上の符号誤りが検出された際にも、０系セル及
び１系セルはそのままの状態でそれぞれＦＩＦＯ型メモ
リ１５及び１７に出力されるとともにセル位相比較部１
６に出力される。なお、誤り検出モードにおいて、符号
誤りが検出されなかった際には誤り検出モードから誤り
訂正モードへ遷移する。
【００２２】さらに、誤り訂正モードで２ビット以上の
符号誤りを検出した際及び誤り検出モードで１ビット以
上の符号誤りを検出した際には、セルヘッダ符号誤り制
御部２１及び２２はそれぞれ第１及び第２の符号誤り通
知信号をセレクタ制御部２３に与える。
符号誤りを検出した際及び誤り検出モードで１ビット以
上の符号誤りを検出した際には、セルヘッダ符号誤り制
御部２１及び２２はそれぞれ第１及び第２の符号誤り通
知信号をセレクタ制御部２３に与える。
【００２３】セル位相比較部１６では０系セル及び１系
セルの位相を比較して位相差通知信号を読出制御部１８
に与える。読出制御部１８では位相差通知信号に応じて
ＦＩＦＯ型メモリ１５及び１７の読み出し制御を行う。
その結果、ＦＩＦＯ型メモリ１５及び１７から読み出さ
れたセルが読み出し０系セル及び読み出し１系セルとし
て同一位相でセレクタ２４に与えられる。また、セレク
タ２４には空セル生成部２５が接続されており、空セル
が空セル生成部２５からセレクタ２４に与えられる。
セルの位相を比較して位相差通知信号を読出制御部１８
に与える。読出制御部１８では位相差通知信号に応じて
ＦＩＦＯ型メモリ１５及び１７の読み出し制御を行う。
その結果、ＦＩＦＯ型メモリ１５及び１７から読み出さ
れたセルが読み出し０系セル及び読み出し１系セルとし
て同一位相でセレクタ２４に与えられる。また、セレク
タ２４には空セル生成部２５が接続されており、空セル
が空セル生成部２５からセレクタ２４に与えられる。
【００２４】図４で説明したように、セレクタ制御部２
３には外部制御装置（図示せず）から切替指示等のコマ
ンドが与えられ、このコマンドに応答してセレクタ制御
部２３ではセレクタ２４を制御して０系及び１系を切り
替える。つまり、セレクタ２４は０系又は１系を選択す
る。
３には外部制御装置（図示せず）から切替指示等のコマ
ンドが与えられ、このコマンドに応答してセレクタ制御
部２３ではセレクタ２４を制御して０系及び１系を切り
替える。つまり、セレクタ２４は０系又は１系を選択す
る。
【００２５】セレクタ制御部２３には第１及び第２の符
号誤り通知信号が与えられるとともに読み出し０系セル
及び１系セルが与えられる。
号誤り通知信号が与えられるとともに読み出し０系セル
及び１系セルが与えられる。
【００２６】ここで、図１及び図３を参照して、０系セ
ル及び１系セルとして順次セルＡ，Ｂ，Ｃ，Ｄ，Ｅ，
Ｆ，…が０系伝送路及び１系伝送路から送られてくるも
のとする（この例では０系伝送路を現用系伝送路、１系
伝送路を予備系伝送路とする）。そして、セレクタ２４
が読み出し０系セルを選択しているとする。つまり、０
系伝送路が選択されているとする。０系セルにおいてセ
ルＡ及びＢには誤りがないので（図３（ａ））、セレク
タ２４はセレクタ制御部２３の制御下で０系セルを選択
する。０系セルにおいてセルＣにセルヘッダの誤りがあ
ったとして、これをセルＣ´で表す（図３（ａ））。こ
の際、０系セルに対応する１系セルに誤りがない場合
（図３（ｂ））、セレクタ制御部２３には第１の符号誤
り通知信号が与えられているから、セレクタ制御部２３
は第１の符号誤り通知信号によって０系セルに誤りがあ
ったとして読み出し０系セル及び読み出し１系セルを受
信するタイミングでセレクタ２４を切替制御する。つま
り、０系セル及び読み出し１系セルがセレクタ２４に入
力されるタイミングでセレクタ２４を切替制御する。こ
れによって、セレクタ２４は１系セルを選択して選択セ
ルとして出力する（図３（ｃ）及び（ｄ））。
ル及び１系セルとして順次セルＡ，Ｂ，Ｃ，Ｄ，Ｅ，
Ｆ，…が０系伝送路及び１系伝送路から送られてくるも
のとする（この例では０系伝送路を現用系伝送路、１系
伝送路を予備系伝送路とする）。そして、セレクタ２４
が読み出し０系セルを選択しているとする。つまり、０
系伝送路が選択されているとする。０系セルにおいてセ
ルＡ及びＢには誤りがないので（図３（ａ））、セレク
タ２４はセレクタ制御部２３の制御下で０系セルを選択
する。０系セルにおいてセルＣにセルヘッダの誤りがあ
ったとして、これをセルＣ´で表す（図３（ａ））。こ
の際、０系セルに対応する１系セルに誤りがない場合
（図３（ｂ））、セレクタ制御部２３には第１の符号誤
り通知信号が与えられているから、セレクタ制御部２３
は第１の符号誤り通知信号によって０系セルに誤りがあ
ったとして読み出し０系セル及び読み出し１系セルを受
信するタイミングでセレクタ２４を切替制御する。つま
り、０系セル及び読み出し１系セルがセレクタ２４に入
力されるタイミングでセレクタ２４を切替制御する。こ
れによって、セレクタ２４は１系セルを選択して選択セ
ルとして出力する（図３（ｃ）及び（ｄ））。
【００２７】図３に示す例では、０系セルにおいてセル
Ｄは正常であるので、つまり、第１の第１の符号誤り通
知信号は送出されないので、セレクタ制御部２３はセレ
クタ２４を切替制御してセレクタ２４によって読み出し
０系セルを選択する。
Ｄは正常であるので、つまり、第１の第１の符号誤り通
知信号は送出されないので、セレクタ制御部２３はセレ
クタ２４を切替制御してセレクタ２４によって読み出し
０系セルを選択する。
【００２８】０系セル及び１系セルにおいてセルＥに誤
りがあると（このセルをＥ´で表す。図３（ａ）及び
（ｂ））、第１及び第２の符号誤り通知信号がセレクタ
制御部２３に与えられる。これによって、セレクタ制御
部２３は０系セル及び１系セルに誤りがあるとして、セ
レクタ２４を切替制御してセレクタ２４によって空セル
生成部２５を選択する（図３（ｃ））。この結果、セレ
クタ２４は選択セルとして空セルを出力する（図３
（ｄ））。このように、０系セル及び１系セル両方に符
号誤りがあると、実質的に両方のセルを廃棄して空セル
を出力するようにしたから、セルヘッダに符号誤りがあ
るセルが選択セルとして出力されることがない。
りがあると（このセルをＥ´で表す。図３（ａ）及び
（ｂ））、第１及び第２の符号誤り通知信号がセレクタ
制御部２３に与えられる。これによって、セレクタ制御
部２３は０系セル及び１系セルに誤りがあるとして、セ
レクタ２４を切替制御してセレクタ２４によって空セル
生成部２５を選択する（図３（ｃ））。この結果、セレ
クタ２４は選択セルとして空セルを出力する（図３
（ｄ））。このように、０系セル及び１系セル両方に符
号誤りがあると、実質的に両方のセルを廃棄して空セル
を出力するようにしたから、セルヘッダに符号誤りがあ
るセルが選択セルとして出力されることがない。
【００２９】０系セル及び１系セルにおいてセルＦは正
常であるから（図３（ａ）及び（ｂ））、つまり、セレ
クタ制御部２３は第１及び第２の符号誤り通知信号を受
信しないから、セレクタ２４はセレクタ制御部２３の制
御下で読み出し０系セルを選択して選択セルとして出力
する（図３（ｃ）及び（ｄ））。
常であるから（図３（ａ）及び（ｂ））、つまり、セレ
クタ制御部２３は第１及び第２の符号誤り通知信号を受
信しないから、セレクタ２４はセレクタ制御部２３の制
御下で読み出し０系セルを選択して選択セルとして出力
する（図３（ｃ）及び（ｄ））。
【００３０】
【発明の効果】以上説明したように本発明では、現用系
セル及び予備系セルにおけるセルヘッダ符号誤り検出結
果に基づいて選択的に現用系伝送路及び予備系伝送路の
切替を行うとともに空セルを出力するようにしたから、
セルヘッダに誤りがあるセルを出力することなくしかも
セル廃棄率を低減できるという効果がある。つまり、有
効なセルが廃棄されることがない。
セル及び予備系セルにおけるセルヘッダ符号誤り検出結
果に基づいて選択的に現用系伝送路及び予備系伝送路の
切替を行うとともに空セルを出力するようにしたから、
セルヘッダに誤りがあるセルを出力することなくしかも
セル廃棄率を低減できるという効果がある。つまり、有
効なセルが廃棄されることがない。
【図１】本発明によるＡＴＭ伝送路切替装置の一実施例
を示すブロック図である。
を示すブロック図である。
【図２】図１に示すＡＴＭ伝送路切替装置に用いられる
セルヘッダ符号誤り制御部の状態遷移を示す図である。
セルヘッダ符号誤り制御部の状態遷移を示す図である。
【図３】図１に示すＡＴＭ伝送路切替装置の切替動作を
説明するためのタイムチャートである。
説明するためのタイムチャートである。
【図４】従来のＡＴＭ伝送路切替装置の一例を示すブロ
ック図である。
ック図である。
【図５】図４に示すＡＴＭ伝送路切替装置に用いられる
セルヘッダ符号誤り制御部の状態遷移を示す図である。
セルヘッダ符号誤り制御部の状態遷移を示す図である。
１１，１２ セル同期部 １３，１４，２１，２２ セルヘッダ符号誤り制御部 １５，１７ ＦＩＦＯ型メモリ １６ セル位相比較部 １８ 読出制御部 １９，２４ セレクタ ２０，２３ セレクタ制御部 ２５ 空セル生成部
Claims (1)
- 【請求項１】 現用系伝送路及び予備系伝送路を有する
ＡＴＭ伝送装置に用いられ前記現用系伝送路及び前記予
備系伝送路を選択的に切り替えるＡＴＭ伝送路切替装置
において、前記現用系伝送路及び前記予備系伝送路で伝
送されるセルをそれぞれ現用系セル及び予備系セルとし
て受け前記現用系セル及び前記予備系セルのセルヘッダ
に符号誤りがあるか否かを検出して該符号誤りが訂正可
能でないと前記現用系セルに符号誤りがあった際第１の
符号誤り信号を送出するとともに前記予備系セルに符号
誤りがあった際第２の符号誤り信号を送出する第１の手
段と、空セルを生成する第２の手段と、前記現用系セ
ル、前記予備系セル、及び前記空セルのうち一つを選択
セルとして選択する第３の手段と、前記第１及び前記第
２の符号誤り信号に基づいて前記第３の手段を制御する
第４の手段とを有し、前記第４の手段は、前記第１及び
前記第２の符号誤り信号を受けないと前記第３の手段を
制御して前記現用系セルを前記選択セルとして送出し、
前記第１の符号誤り信号を受けた際前記予備系セルを選
択して前記選択セルとして送出し、前記第１及び前記第
２の符号誤り信号を受けた際前記空セルを前記選択セル
として送出するようにしたことを特徴とするＡＴＭ伝送
路切替装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5133113A JP2682378B2 (ja) | 1993-06-03 | 1993-06-03 | Ａｔｍ伝送路切替装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5133113A JP2682378B2 (ja) | 1993-06-03 | 1993-06-03 | Ａｔｍ伝送路切替装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06350635A JPH06350635A (ja) | 1994-12-22 |
| JP2682378B2 true JP2682378B2 (ja) | 1997-11-26 |
Family
ID=15097113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5133113A Expired - Lifetime JP2682378B2 (ja) | 1993-06-03 | 1993-06-03 | Ａｔｍ伝送路切替装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2682378B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2328125B (en) | 1997-08-08 | 2002-04-10 | Ericsson Telefon Ab L M | Network control system |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0628353B2 (ja) * | 1984-09-05 | 1994-04-13 | 東京電力株式会社 | 配電線を使用した搬送デ−タ送受信方式 |
| JPS61224640A (ja) * | 1985-03-29 | 1986-10-06 | Hitachi Ltd | デ−タブロツク転送方式 |
| JPH04268840A (ja) * | 1991-02-22 | 1992-09-24 | Fujitsu Ltd | 多重化データ選択装置 |
-
1993
- 1993-06-03 JP JP5133113A patent/JP2682378B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06350635A (ja) | 1994-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2025632C (en) | Routing method and routing system for switching system having a plurality of paths | |
| KR100297970B1 (ko) | Atm 셀 전송시스템 | |
| US6920603B2 (en) | Path error monitoring method and apparatus thereof | |
| JP2933479B2 (ja) | デジタル信号伝送装置 | |
| JPH04220829A (ja) | セル位相乗換回路 | |
| JP2950231B2 (ja) | セル化転送データのリアセンブルバッファ制御装置及び制御方法 | |
| JP2682378B2 (ja) | Ａｔｍ伝送路切替装置 | |
| US6438143B1 (en) | Image packet communications system | |
| US6535479B1 (en) | Hitless switching system of ATM switch apparatus in which discard priority control is stopped | |
| US6061352A (en) | ATM cell receiver system with source clock recovery | |
| JP2812261B2 (ja) | Ａｔｍセルフロー制御装置 | |
| EP2557726B1 (en) | Transmission system | |
| JP2836538B2 (ja) | ２重化系切換装置 | |
| JP2773761B2 (ja) | 伝送路無瞬断切替方式 | |
| JP3076456B2 (ja) | 同期制御方式 | |
| JP2809173B2 (ja) | Ａｔｍ回線無瞬断切替回路 | |
| JP2578680B2 (ja) | 伝送路切替装置 | |
| JP3196722B2 (ja) | Ａｔｍ伝送システム | |
| JP2795598B2 (ja) | 多重化構成のａｔｍ交換システムにおける系切替方法 | |
| JP2776133B2 (ja) | 送端切替方式 | |
| JP2611629B2 (ja) | 無瞬断切替方式 | |
| JP2856470B2 (ja) | ２重化構成切り替え方式 | |
| JP2859241B2 (ja) | Ａｔｍスイッチの再同期確立回路 | |
| JP3040316B2 (ja) | 冗長系伝送路の終端回路 | |
| JP2828140B2 (ja) | Ａｔｍスイッチ切替方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970708 |