JPH05335588A - 不揮発性メモリー装置及び不揮発性メモリー装置の製造方法 - Google Patents
不揮発性メモリー装置及び不揮発性メモリー装置の製造方法Info
- Publication number
- JPH05335588A JPH05335588A JP16230492A JP16230492A JPH05335588A JP H05335588 A JPH05335588 A JP H05335588A JP 16230492 A JP16230492 A JP 16230492A JP 16230492 A JP16230492 A JP 16230492A JP H05335588 A JPH05335588 A JP H05335588A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- insulating film
- floating gate
- memory device
- length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【目的】 フローティングゲートとコントロールゲート
との間の絶縁膜の薄膜化を可能とするとともに、両ゲー
ト間の容量は十分に確保することができる構造の不揮発
性メモリー装置及びこのような不揮発性メモリーの製造
方法を提供すること。 【構成】 フローティングゲート３１とコントロールゲ
ート３２とを備えるゲート構造を有する不揮発性メモリ
ー装置において、フローティングゲート３１とコントロ
ールゲート３２との間のゲート絶縁膜４（第２ゲート絶
縁膜）の長さを、基板面方向でのゲート長さよりも長く
形成したことを特徴とする不揮発性メモリー装置、及び
フローティングゲート３１上面を斜めに、あるいは段状
等に形成することにより上記構造を形成する不揮発性メ
モリー装置の製造方法。
との間の絶縁膜の薄膜化を可能とするとともに、両ゲー
ト間の容量は十分に確保することができる構造の不揮発
性メモリー装置及びこのような不揮発性メモリーの製造
方法を提供すること。 【構成】 フローティングゲート３１とコントロールゲ
ート３２とを備えるゲート構造を有する不揮発性メモリ
ー装置において、フローティングゲート３１とコントロ
ールゲート３２との間のゲート絶縁膜４（第２ゲート絶
縁膜）の長さを、基板面方向でのゲート長さよりも長く
形成したことを特徴とする不揮発性メモリー装置、及び
フローティングゲート３１上面を斜めに、あるいは段状
等に形成することにより上記構造を形成する不揮発性メ
モリー装置の製造方法。
Description
【０００１】
【産業上の利用分野】本発明は、不揮発性メモリー装置
及びその製造方法に関する。
及びその製造方法に関する。
【０００２】
【従来の技術】不揮発性メモリーはゲート構造としてフ
ローティングゲートとコントロールゲートとを備えてお
り、Ｓｉ基板等の基体とフローティングゲートとの間に
第１ゲート絶縁膜が形成され、フローティングゲートと
コントロールゲートとの間に第２ゲート絶縁膜が形成さ
れる構造になっている。
ローティングゲートとコントロールゲートとを備えてお
り、Ｓｉ基板等の基体とフローティングゲートとの間に
第１ゲート絶縁膜が形成され、フローティングゲートと
コントロールゲートとの間に第２ゲート絶縁膜が形成さ
れる構造になっている。
【０００３】従来、不揮発性メモリーでは、各種ゲート
絶縁膜は、絶縁酸化膜で形成し、これは通常極薄ＳｉＯ
2 膜を形成する構造をとっていた。
絶縁膜は、絶縁酸化膜で形成し、これは通常極薄ＳｉＯ
2 膜を形成する構造をとっていた。
【０００４】しかし、この構成では、基板とフローティ
ングゲートとの間の容量よりもフローティングゲートと
コントロールゲートとの間の容量を大きくするために
は、第１ゲート絶縁膜よりも第２ゲート絶縁膜を厚くす
る必要があった。
ングゲートとの間の容量よりもフローティングゲートと
コントロールゲートとの間の容量を大きくするために
は、第１ゲート絶縁膜よりも第２ゲート絶縁膜を厚くす
る必要があった。
【０００５】また、従来構成にあっては、フローティン
グゲートとコントロールゲートとの間の容量が大きいた
めに、セル書き込み時のスピードが遅くなり、レスポン
スが遅くなるという問題もあった。
グゲートとコントロールゲートとの間の容量が大きいた
めに、セル書き込み時のスピードが遅くなり、レスポン
スが遅くなるという問題もあった。
【０００６】以上のように不揮発性メモリー装置では、
容量については、基板とフローティングゲート間容量
を、フローティングゲートとコントロールゲート間容量
よりも小さくしたまま、フローティングゲートとコント
ロールゲートとの間の絶縁膜を如何に薄膜化するかが課
題となっており、エンデュランス特性におけるレスポン
ス改善構造が求められていた。
容量については、基板とフローティングゲート間容量
を、フローティングゲートとコントロールゲート間容量
よりも小さくしたまま、フローティングゲートとコント
ロールゲートとの間の絶縁膜を如何に薄膜化するかが課
題となっており、エンデュランス特性におけるレスポン
ス改善構造が求められていた。
【０００７】
【発明の目的】本発明は上記事情に鑑みてなされたもの
で、その目的とするところは、フローティングゲートと
コントロールゲートとの間の絶縁膜の薄膜化を可能とす
るとともに、両ゲート間の容量は十分に確保することが
できる構造の不揮発性メモリー装置を提供することであ
り、また、このような不揮発性メモリーの製造方法を提
供することである。
で、その目的とするところは、フローティングゲートと
コントロールゲートとの間の絶縁膜の薄膜化を可能とす
るとともに、両ゲート間の容量は十分に確保することが
できる構造の不揮発性メモリー装置を提供することであ
り、また、このような不揮発性メモリーの製造方法を提
供することである。
【０００８】
【問題点を解決するための手段】本出願の請求項１の発
明は、フローティングゲートとコントロールゲートとを
備えるゲート構造を有する不揮発性メモリー装置におい
て、フローティングゲートとコントロールゲートとの間
のゲート絶縁膜の長さを、基板面方向でのゲート長さよ
りも長く形成したことを特徴とする不揮発性メモリー装
置であって、これにより上記目的を達成するものであ
る。
明は、フローティングゲートとコントロールゲートとを
備えるゲート構造を有する不揮発性メモリー装置におい
て、フローティングゲートとコントロールゲートとの間
のゲート絶縁膜の長さを、基板面方向でのゲート長さよ
りも長く形成したことを特徴とする不揮発性メモリー装
置であって、これにより上記目的を達成するものであ
る。
【０００９】本出願の請求項２の発明は、前記フローテ
ィングゲートとコントロールゲートとの間のゲート絶縁
膜を、斜めに形成することによりその長さを基板面方向
でのゲート長さよりも長くした請求項１に記載の不揮発
性メモリー装置であって、これにより上記目的を達成す
るものである。
ィングゲートとコントロールゲートとの間のゲート絶縁
膜を、斜めに形成することによりその長さを基板面方向
でのゲート長さよりも長くした請求項１に記載の不揮発
性メモリー装置であって、これにより上記目的を達成す
るものである。
【００１０】本出願の請求項３の発明は、前記フローテ
ィングゲートとコントロールゲートとの間のゲート絶縁
膜を、部分的に斜めに形成することによりその長さを基
板面方向でのゲート長さよりも長くした請求項１に記載
の不揮発性メモリー装置であって、これにより上記目的
を達成するものである。
ィングゲートとコントロールゲートとの間のゲート絶縁
膜を、部分的に斜めに形成することによりその長さを基
板面方向でのゲート長さよりも長くした請求項１に記載
の不揮発性メモリー装置であって、これにより上記目的
を達成するものである。
【００１１】本出願の請求項４の発明は、前記フローテ
ィングゲートとコントロールゲートとの間のゲート絶縁
膜を、段状に形成することによりその長さを基板面方向
でのゲート長さよりも長くした請求項１に記載の不揮発
性メモリー装置であって、これにより上記目的を達成す
るものである。
ィングゲートとコントロールゲートとの間のゲート絶縁
膜を、段状に形成することによりその長さを基板面方向
でのゲート長さよりも長くした請求項１に記載の不揮発
性メモリー装置であって、これにより上記目的を達成す
るものである。
【００１２】本出願の請求項５の発明は、基体上に第１
ゲート絶縁膜を形成し、ゲート材料を形成してパターニ
ングすることによりフローティングゲートを形成すると
ともに、該フローティングゲートの上面を基板面方向で
のゲート長さよりも長く形成し、該フローティングゲー
トの上面に第２ゲート絶縁膜を形成し、更にゲート材料
を形成してパターニングすることによりコントロールゲ
ートを形成することを特徴とする不揮発性メモリー装置
の製造方法であって、これにより上記目的を達成するも
のである。
ゲート絶縁膜を形成し、ゲート材料を形成してパターニ
ングすることによりフローティングゲートを形成すると
ともに、該フローティングゲートの上面を基板面方向で
のゲート長さよりも長く形成し、該フローティングゲー
トの上面に第２ゲート絶縁膜を形成し、更にゲート材料
を形成してパターニングすることによりコントロールゲ
ートを形成することを特徴とする不揮発性メモリー装置
の製造方法であって、これにより上記目的を達成するも
のである。
【００１３】本出願の請求項６の発明は、基体上に第１
ゲート絶縁膜を形成し、ゲート材料を形成してパターニ
ングすることによりフローティングゲートを形成すると
ともに、該フローティングゲートの上面を斜め、あるい
は部分的に斜め、あるいは段状に形成し、該フローティ
ングゲートの上面に第２ゲート絶縁膜を形成し、更にゲ
ート材料を形成してパターニングすることによりコント
ロールゲートを形成することを特徴とする不揮発性メモ
リー装置の製造方法であって、これにより上記目的を達
成するものである。
ゲート絶縁膜を形成し、ゲート材料を形成してパターニ
ングすることによりフローティングゲートを形成すると
ともに、該フローティングゲートの上面を斜め、あるい
は部分的に斜め、あるいは段状に形成し、該フローティ
ングゲートの上面に第２ゲート絶縁膜を形成し、更にゲ
ート材料を形成してパターニングすることによりコント
ロールゲートを形成することを特徴とする不揮発性メモ
リー装置の製造方法であって、これにより上記目的を達
成するものである。
【００１４】
【実施例】以下本発明の実施例について説明する。なお
当然のことではあるが、本発明は実施例により限定を受
けるものではない。
当然のことではあるが、本発明は実施例により限定を受
けるものではない。
【００１５】実施例１ 本実施例は、不揮発性メモリーにおいて、上に述べたよ
うなフローティングゲート直上の絶縁構造を、斜めに形
成して袈裟構造にすることにより、エンデュランス特性
におけるレスポンス鈍化という問題を解決したものであ
る。
うなフローティングゲート直上の絶縁構造を、斜めに形
成して袈裟構造にすることにより、エンデュランス特性
におけるレスポンス鈍化という問題を解決したものであ
る。
【００１６】本実施例の不揮発性メモリー装置は、図１
に示すように、フローティングゲート３１とコントロー
ルゲート３２とを備えるゲート構造を有する不揮発性メ
モリー装置において、フローティングゲート３１とコン
トロールゲート３２との間のゲート絶縁膜である第２ゲ
ート絶縁膜４の長さを、基板面方向でのゲート長さ（図
のＬ0 ）よりも長く形成したものである。
に示すように、フローティングゲート３１とコントロー
ルゲート３２とを備えるゲート構造を有する不揮発性メ
モリー装置において、フローティングゲート３１とコン
トロールゲート３２との間のゲート絶縁膜である第２ゲ
ート絶縁膜４の長さを、基板面方向でのゲート長さ（図
のＬ0 ）よりも長く形成したものである。
【００１７】本実施例の製造工程は、図３ないし図８に
示すように、基体１であるＳｉ基板上に熱酸化によりＳ
ｉＯ2 膜を形成して第１ゲート絶縁膜２とし（図３）、
次にポリＳｉを形成してこれをパターニングし、図４の
ようにフローティングゲート（ＦＧ）用ゲート材料３
１′を形成後、これを斜めに（袈裟型に）エッチング
し、これによりフローティングゲート３１を形成して、
図５の構造とする。次に、セルフアラインにてイオンを
所定の領域に注入しソース・ドレイン領域１１，１２を
形成する（図６）。更に、熱酸化してＳｉＯ2 膜を形成
して第２ゲート絶縁膜４とし（図７）、その後、ポリＳ
ｉをパターニングし、コントロールゲート（ＣＧ）３２
を形成する（図８）。これにより前記説明した図１の構
造が得られる。
示すように、基体１であるＳｉ基板上に熱酸化によりＳ
ｉＯ2 膜を形成して第１ゲート絶縁膜２とし（図３）、
次にポリＳｉを形成してこれをパターニングし、図４の
ようにフローティングゲート（ＦＧ）用ゲート材料３
１′を形成後、これを斜めに（袈裟型に）エッチング
し、これによりフローティングゲート３１を形成して、
図５の構造とする。次に、セルフアラインにてイオンを
所定の領域に注入しソース・ドレイン領域１１，１２を
形成する（図６）。更に、熱酸化してＳｉＯ2 膜を形成
して第２ゲート絶縁膜４とし（図７）、その後、ポリＳ
ｉをパターニングし、コントロールゲート（ＣＧ）３２
を形成する（図８）。これにより前記説明した図１の構
造が得られる。
【００１８】更に詳しくは、本実施例は、次の工程によ
り、不揮発性メモリー装置を形成する。
り、不揮発性メモリー装置を形成する。
【００１９】本実施例においては、まず、図３に示すよ
うに、基体１であるＳｉ基板上の表面について、フロー
ティングゲート直下に該当する位置を含め、ここを熱酸
化して第１ゲート絶縁膜２であるＳｉＯ2 膜を形成す
る。この時の絶縁酸化膜厚は、例えば〜１０ｎｍとする
（１０ｎｍないしこれよりやや小さいことを示す。以下
同じ）。
うに、基体１であるＳｉ基板上の表面について、フロー
ティングゲート直下に該当する位置を含め、ここを熱酸
化して第１ゲート絶縁膜２であるＳｉＯ2 膜を形成す
る。この時の絶縁酸化膜厚は、例えば〜１０ｎｍとする
（１０ｎｍないしこれよりやや小さいことを示す。以下
同じ）。
【００２０】次にポリＳｉ膜を形成し、これを所定の形
状にパターニングする。この時の膜厚は、例えば〜２０
０ｎｍとする。これにより図４に示すように、基体１上
に所定パターンのゲート材料３１′が形成された構造が
得られる。
状にパターニングする。この時の膜厚は、例えば〜２０
０ｎｍとする。これにより図４に示すように、基体１上
に所定パターンのゲート材料３１′が形成された構造が
得られる。
【００２１】次に図５に示すように、ポリＳｉを斜めに
エッチングして、袈裟構造を形成する。この時の角度
は、例えばトランジスタ長３５０ｎｍ、ポリＳｉ膜厚Ｌ
1 ＝４５０ｎｍ（図１参照）とした場合、ポリＳｉ周辺
より１５０ｎｍの地点から４０°３０′とする（図２及
び表１参照）。即ちこのようにすると、表１から理解さ
れるように、長さが従来より３１．７％大きくなり、容
量もその分、大きくすることができる。
エッチングして、袈裟構造を形成する。この時の角度
は、例えばトランジスタ長３５０ｎｍ、ポリＳｉ膜厚Ｌ
1 ＝４５０ｎｍ（図１参照）とした場合、ポリＳｉ周辺
より１５０ｎｍの地点から４０°３０′とする（図２及
び表１参照）。即ちこのようにすると、表１から理解さ
れるように、長さが従来より３１．７％大きくなり、容
量もその分、大きくすることができる。
【表１】 従来のポリＳｉ膜厚は、図２におけるα＋βの形成とす
ると、α＝α′でありα′＋βとの容積差は無い。よっ
て、配線抵抗は変わらない。
ると、α＝α′でありα′＋βとの容積差は無い。よっ
て、配線抵抗は変わらない。
【００２２】次に、図６に示すように、フローティング
ゲート３１をマスクにしてセルフアラインにてイオン注
入して、ソース・ドレイン領域１１，１２を形成する。
ゲート３１をマスクにしてセルフアラインにてイオン注
入して、ソース・ドレイン領域１１，１２を形成する。
【００２３】次に、熱酸化にてＳｉＯ2 膜を形成してフ
ローティングゲート３１とコントロールゲート３２との
間のゲート絶縁膜である第２ゲート絶縁膜４を形成す
る。この時の膜厚は例えば〜１０ｎｍとする。これによ
り図７の構造を得る。
ローティングゲート３１とコントロールゲート３２との
間のゲート絶縁膜である第２ゲート絶縁膜４を形成す
る。この時の膜厚は例えば〜１０ｎｍとする。これによ
り図７の構造を得る。
【００２４】更に、ポリＳｉを所定の形状に形成しパタ
ーニングする。この時の膜厚は例えば〜４５０ｎｍとす
る。以上により図８に示すように、第２ゲート絶縁膜４
が長く形成された不揮発性メモリー構造が得られる。
ーニングする。この時の膜厚は例えば〜４５０ｎｍとす
る。以上により図８に示すように、第２ゲート絶縁膜４
が長く形成された不揮発性メモリー構造が得られる。
【００２５】このように本実施例では、フローティング
ゲート３１直上の絶縁構造を斜めに形成し、袈裟型にす
ることで、容量については、基板とフローティングゲー
ト３１間の容量をフローティングゲート３１とコントロ
ールゲート３２間の容量より小さくしたまま、両ゲート
３１，３２間の絶縁酸化膜を薄膜化できる。また、傾斜
角度にて基板とコントロールゲート間距離が加減でき、
低電圧化を図る効果も得ることができる。この構造は、
従来のプロセス装置により得られるものである。よっ
て、特に新規設備投資することなく、エンデュランス特
性におけるレスポンス鈍化が生じないデバイスが得られ
る。
ゲート３１直上の絶縁構造を斜めに形成し、袈裟型にす
ることで、容量については、基板とフローティングゲー
ト３１間の容量をフローティングゲート３１とコントロ
ールゲート３２間の容量より小さくしたまま、両ゲート
３１，３２間の絶縁酸化膜を薄膜化できる。また、傾斜
角度にて基板とコントロールゲート間距離が加減でき、
低電圧化を図る効果も得ることができる。この構造は、
従来のプロセス装置により得られるものである。よっ
て、特に新規設備投資することなく、エンデュランス特
性におけるレスポンス鈍化が生じないデバイスが得られ
る。
【００２６】本実施例によれば、エンデュランス特性に
おけるレスポンス向上を実現でき、容量についてゲート
間容量を基板とフローティングゲートとの間の容量より
大きくしたまま、両ゲート間の絶縁酸化膜の薄膜化が可
能である。更に、各種ゲートの傾斜角度にて基板とコン
トロールゲート間距離が加減できて、低電圧化可能であ
り、かつ、新規設備投資不用である。
おけるレスポンス向上を実現でき、容量についてゲート
間容量を基板とフローティングゲートとの間の容量より
大きくしたまま、両ゲート間の絶縁酸化膜の薄膜化が可
能である。更に、各種ゲートの傾斜角度にて基板とコン
トロールゲート間距離が加減できて、低電圧化可能であ
り、かつ、新規設備投資不用である。
【００２７】実施例２〜７ 変形例である実施例を図９〜図１４に示す。
【００２８】図９は、斜方向を実施例１と逆にし、フロ
ーティングゲート３１をドレイン１２がわで薄くなるよ
うに、斜めに形成したものである。
ーティングゲート３１をドレイン１２がわで薄くなるよ
うに、斜めに形成したものである。
【００２９】図１０は、絶縁膜４の一部を斜めにして、
長さをかせぐようにしたものである。
長さをかせぐようにしたものである。
【００３０】図１１ないし図１４は、絶縁膜４を段状に
形成し、例えば凹形状、逆凹形状、階段状などにして、
その長さをかせぐようにした例である。
形成し、例えば凹形状、逆凹形状、階段状などにして、
その長さをかせぐようにした例である。
【００３１】
【発明の効果】上述のように、本発明によれば、フロー
ティングゲートとコントロールゲートとの間の絶縁膜の
薄膜化を可能とするとともに、両ゲート間の容量は十分
に確保することができる構造の不揮発性メモリー装置を
提供することができ、また、このような不揮発性メモリ
ーの製造方法を提供することができる。
ティングゲートとコントロールゲートとの間の絶縁膜の
薄膜化を可能とするとともに、両ゲート間の容量は十分
に確保することができる構造の不揮発性メモリー装置を
提供することができ、また、このような不揮発性メモリ
ーの製造方法を提供することができる。
【図１】実施例１の不揮発性メモリー装置の要部構成を
示す断面図である。
示す断面図である。
【図２】実施例１の不揮発性メモリーの作用説明図であ
る。
る。
【図３】実施例１の不揮発性メモリー装置の製造工程を
示す図である（１）。
示す図である（１）。
【図４】実施例１の不揮発性メモリー装置の製造工程を
示す図である（２）。
示す図である（２）。
【図５】実施例１の不揮発性メモリー装置の製造工程を
示す図である（３）。
示す図である（３）。
【図６】実施例１の不揮発性メモリー装置の製造工程を
示す図である（４）。
示す図である（４）。
【図７】実施例１の不揮発性メモリー装置の製造工程を
示す図である（５）。
示す図である（５）。
【図８】実施例１の不揮発性メモリー装置の製造工程を
示す図である（６）。
示す図である（６）。
【図９】実施例１の変形例である実施例２を示す構成図
である。
である。
【図１０】実施例１の変形例である実施例３を示す構成
図である。
図である。
【図１１】実施例１の変形例である実施例４を示す構成
図である。
図である。
【図１２】実施例１の変形例である実施例５を示す構成
図である。
図である。
【図１３】実施例１の変形例である実施例６を示す構成
図である。
図である。
【図１４】実施例１の変形例である実施例７を示す構成
図である。
図である。
１ 基体（基板） ２ 第１ゲート絶縁膜 ３１ フローティングゲート ３２ コントロールゲート ４ 第２ゲート絶縁膜（フローティングゲートとコ
ントロールゲートとの間のゲート絶縁膜）
ントロールゲートとの間のゲート絶縁膜）
Claims (6)
- 【請求項１】フローティングゲートとコントロールゲー
トとを備えるゲート構造を有する不揮発性メモリー装置
において、 フローティングゲートとコントロールゲートとの間のゲ
ート絶縁膜の長さを、基板面方向でのゲート長さよりも
長く形成したことを特徴とする不揮発性メモリー装置。 - 【請求項２】前記フローティングゲートとコントロール
ゲートとの間のゲート絶縁膜を、斜めに形成することに
よりその長さを基板面方向でのゲート長さよりも長くし
た請求項１に記載の不揮発性メモリー装置。 - 【請求項３】前記フローティングゲートとコントロール
ゲートとの間のゲート絶縁膜を、部分的に斜めに形成す
ることによりその長さを基板面方向でのゲート長さより
も長くした請求項１に記載の不揮発性メモリー装置。 - 【請求項４】前記フローティングゲートとコントロール
ゲートとの間のゲート絶縁膜を、段状に形成することに
よりその長さを基板面方向でのゲート長さよりも長くし
た請求項１に記載の不揮発性メモリー装置。 - 【請求項５】基体上に第１ゲート絶縁膜を形成し、 ゲート材料を形成してパターニングすることによりフロ
ーティングゲートを形成するとともに、該フローティン
グゲートの上面を基板面方向でのゲート長さよりも長く
形成し、 該フローティングゲートの上面に第２ゲート絶縁膜を形
成し、 更にゲート材料を形成してパターニングすることにより
コントロールゲートを形成することを特徴とする不揮発
性メモリー装置の製造方法。 - 【請求項６】基体上に第１ゲート絶縁膜を形成し、 ゲート材料を形成してパターニングすることによりフロ
ーティングゲートを形成するとともに、該フローティン
グゲートの上面を斜め、あるいは部分的に斜め、あるい
は段状に形成し、 該フローティングゲートの上面に第２ゲート絶縁膜を形
成し、 更にゲート材料を形成してパターニングすることにより
コントロールゲートを形成することを特徴とする不揮発
性メモリー装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16230492A JPH05335588A (ja) | 1992-05-28 | 1992-05-28 | 不揮発性メモリー装置及び不揮発性メモリー装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16230492A JPH05335588A (ja) | 1992-05-28 | 1992-05-28 | 不揮発性メモリー装置及び不揮発性メモリー装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05335588A true JPH05335588A (ja) | 1993-12-17 |
Family
ID=15751964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16230492A Pending JPH05335588A (ja) | 1992-05-28 | 1992-05-28 | 不揮発性メモリー装置及び不揮発性メモリー装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05335588A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5923976A (en) * | 1995-12-26 | 1999-07-13 | Lg Semicon Co., Ltd. | Nonvolatile memory cell and method of fabricating the same |
| WO2002058136A1 (fr) * | 2001-01-19 | 2002-07-25 | Sony Corporation | Dispositif de memoire non volatile a semiconducteur et procede de fabrication |
| KR100641897B1 (ko) * | 2004-11-24 | 2006-11-02 | 한양대학교 산학협력단 | 커플링 비율이 다른 플로팅 게이트를 가진 플래시 메모리소자 및 그 제조 방법 |
| US20140217489A1 (en) * | 2011-08-24 | 2014-08-07 | SILICON STORAGE TECHNOLOGY. Inc. | A method of making a split gate non-volatile floating gate memory cell having a separate erase gate, and a memory cell made thereby |
-
1992
- 1992-05-28 JP JP16230492A patent/JPH05335588A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5923976A (en) * | 1995-12-26 | 1999-07-13 | Lg Semicon Co., Ltd. | Nonvolatile memory cell and method of fabricating the same |
| WO2002058136A1 (fr) * | 2001-01-19 | 2002-07-25 | Sony Corporation | Dispositif de memoire non volatile a semiconducteur et procede de fabrication |
| KR100641897B1 (ko) * | 2004-11-24 | 2006-11-02 | 한양대학교 산학협력단 | 커플링 비율이 다른 플로팅 게이트를 가진 플래시 메모리소자 및 그 제조 방법 |
| US20140217489A1 (en) * | 2011-08-24 | 2014-08-07 | SILICON STORAGE TECHNOLOGY. Inc. | A method of making a split gate non-volatile floating gate memory cell having a separate erase gate, and a memory cell made thereby |
| JP2014524670A (ja) * | 2011-08-24 | 2014-09-22 | シリコン ストーリッジ テクノロージー インコーポレイテッド | 個別の消去ゲートを有するスプリットゲート不揮発性フローティングゲートメモリセルを製造する方法及びそれによって製造されたメモリセル |
| KR101537915B1 (ko) * | 2011-08-24 | 2015-07-17 | 실리콘 스토리지 테크놀로지 인크 | 분리된 소거 게이트를 구비한 스플릿 게이트 비-휘발성 플로팅 게이트 메모리 셀을 제조하는 방법 및 그 제조 방법에 의해 제조된 메모리 셀 |
| EP2748842A4 (en) * | 2011-08-24 | 2015-07-29 | Silicon Storage Tech Inc | METHOD FOR PRODUCING A NON-VOLATILE, SPLIT-GATE MEMORY CELL WITH SEPARATE DELETE GATE AND MEMORY CELL MANUFACTURED THEREFOR |
| US9190532B2 (en) * | 2011-08-24 | 2015-11-17 | Silicon Storage Technology, Inc. | Method of making a split gate non-volatile floating gate memory cell having a separate erase gate, and a memory cell made thereby |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2933902B2 (ja) | 不揮発性メモリ及びロジック構成要素を一体型不揮発性メモリを得るために０．３ミクロン以下の単一の製造プロセスに組み込むための方法 | |
| JP3043135B2 (ja) | 不揮発性半導体メモリの製造方法 | |
| JPH05335588A (ja) | 不揮発性メモリー装置及び不揮発性メモリー装置の製造方法 | |
| JP2994927B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US6624028B1 (en) | Method of fabricating poly spacer gate structure | |
| JP2601226B2 (ja) | 不揮発性半導体記憶装置のメモリセルの形成方法 | |
| JPH08107158A (ja) | 浮遊ゲート型不揮発性半導体記憶装置及びその製造方法 | |
| JPS6272171A (ja) | 半導体メモリ | |
| JP2004336059A (ja) | 半導体素子の製造方法 | |
| TWI336118B (en) | Method for manufacturing a nonvolatile memory transistor | |
| JP2000114402A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2675304B2 (ja) | 不揮発性メモリ素子の製造方法 | |
| JPH04334063A (ja) | 薄膜メモリトランジスタ及びその製造方法 | |
| JP2610709B2 (ja) | 不揮発性半導体記憶装置の製造法 | |
| JPH08298314A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JPH0246777A (ja) | 半導体装置の製造方法 | |
| JP2738369B2 (ja) | 半導体装置の製造方法 | |
| JPS61161769A (ja) | 絶縁ゲ−ト型不揮発性半導体記憶装置 | |
| TWI304642B (ja) | ||
| JPH0287676A (ja) | フローテイングゲート型不揮発性メモリ装置 | |
| KR100447984B1 (ko) | 이이피롬소자및그제조방법 | |
| JP2729622B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH1174384A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JPS60245179A (ja) | 不揮発性半導体メモリ装置 | |
| KR940022871A (ko) | 이이피롬(eeprom) 소자의 제조방법 |