JPH05335237A - 半導体デバイスの製法 - Google Patents
半導体デバイスの製法Info
- Publication number
- JPH05335237A JPH05335237A JP14231292A JP14231292A JPH05335237A JP H05335237 A JPH05335237 A JP H05335237A JP 14231292 A JP14231292 A JP 14231292A JP 14231292 A JP14231292 A JP 14231292A JP H05335237 A JPH05335237 A JP H05335237A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- thin film
- molecular beam
- film
- sige
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Led Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【目的】 従来にない強い発光を示す高品質なＳｉ−Ｓ
ｉＧｅヘテロ接合構造の半導体結晶薄膜を成長させ、光
電子デバイス等に用いられる性能も併有する半導体デバ
イスを製造する方法を提供する。 【構成】 個体ソース分子線エピタキシャル成長法を利
用して、基板Ａ上にＳｉ−ＳｉＧｅヘテロ接合構造の半
導体結晶薄膜を成長させ、半導体デバイスを製造する方
法であって、上記半導体結晶薄膜の成長の際に、上記基
板Ａの温度を６００〜９００℃に設定する。
ｉＧｅヘテロ接合構造の半導体結晶薄膜を成長させ、光
電子デバイス等に用いられる性能も併有する半導体デバ
イスを製造する方法を提供する。 【構成】 個体ソース分子線エピタキシャル成長法を利
用して、基板Ａ上にＳｉ−ＳｉＧｅヘテロ接合構造の半
導体結晶薄膜を成長させ、半導体デバイスを製造する方
法であって、上記半導体結晶薄膜の成長の際に、上記基
板Ａの温度を６００〜９００℃に設定する。
Description
【０００１】
【産業上の利用分野】この発明は、個体ソース分子線エ
ピタキシャル成長法（以下「個体ソースＭＢＥ法」とい
う）の改善を図り、基板表面に、強い発光能力を有する
Ｓｉ−ＳｉＧｅヘテロ接合構造の結晶薄膜（シリコン単
結晶薄膜とシリコンゲルマニム混晶薄膜とを積層した構
造、以下同じ）を成長させ、光電子デバイス等ともなし
うる半導体デバイス（半導体装置）を製造する方法に関
するものである。
ピタキシャル成長法（以下「個体ソースＭＢＥ法」とい
う）の改善を図り、基板表面に、強い発光能力を有する
Ｓｉ−ＳｉＧｅヘテロ接合構造の結晶薄膜（シリコン単
結晶薄膜とシリコンゲルマニム混晶薄膜とを積層した構
造、以下同じ）を成長させ、光電子デバイス等ともなし
うる半導体デバイス（半導体装置）を製造する方法に関
するものである。
【０００２】
【従来の技術】近年、素子の高性能化の要求により、信
頼性、高集積化の容易さ等、半導体材料として優れた特
性を有し、これまで長期に渡って蓄積してきた技術を活
かせるＳｉ系半導体において、新たな構造のデバイスを
作製するという試みがなされている。そのひとつが、Ｓ
ｉ−ＳｉＧｅ系ヘテロデバイスであり、ＳｉＧｅヘテロ
バイポーラトランジスタ等の高速電子デバイスやＳｉ−
ＳｉＧｅの歪超格子を利用した新機能デバイスがあげら
れる。さらには、シリコン系半導体の発光特性を利用し
たＯＥＩＣ（光電子ＩＣ）への利用も考えられている。
そのためには、半導体結晶薄膜について、より高度な性
能が求められ、それらの要求を満足できるような結晶成
長技術の確立が望まれている。
頼性、高集積化の容易さ等、半導体材料として優れた特
性を有し、これまで長期に渡って蓄積してきた技術を活
かせるＳｉ系半導体において、新たな構造のデバイスを
作製するという試みがなされている。そのひとつが、Ｓ
ｉ−ＳｉＧｅ系ヘテロデバイスであり、ＳｉＧｅヘテロ
バイポーラトランジスタ等の高速電子デバイスやＳｉ−
ＳｉＧｅの歪超格子を利用した新機能デバイスがあげら
れる。さらには、シリコン系半導体の発光特性を利用し
たＯＥＩＣ（光電子ＩＣ）への利用も考えられている。
そのためには、半導体結晶薄膜について、より高度な性
能が求められ、それらの要求を満足できるような結晶成
長技術の確立が望まれている。
【０００３】その候補としては、個体ソースＭＢＥ法、
ガスソースＭＢＥ法、ＣＶＤ法等がある。このうち、最
も高品質なＳｉ−ＳｉＧｅヘテロ接合構造を形成するも
のは個体ソースＭＢＥ法であると考えられてきた。
ガスソースＭＢＥ法、ＣＶＤ法等がある。このうち、最
も高品質なＳｉ−ＳｉＧｅヘテロ接合構造を形成するも
のは個体ソースＭＢＥ法であると考えられてきた。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来の個体ソースＭＢＥ法で作製した最良の結晶薄膜にお
いても、光関連デバイスに利用できるような強い発光は
観測されていない。通常、固体ソースＭＢＥ法でこのよ
うなＳｉ−ＳｉＧｅヘテロ接合構造の結晶薄膜を作製す
る場合、結晶薄膜の成長は、３００〜５００℃と低い温
度域で行なわれている。これはつぎのような理由によ
る。すなわち、ＳｉとＧｅの結晶の格子定数は相互に４
％も異なっているため、Ｓｉ膜の上にＧｅないしはＳｉ
Ｇｅ（または逆の場合でも）膜を成長させようとした場
合には転位と呼ばれる結晶欠陥が発生し、得られるヘテ
ロ接合構造の結晶薄膜の特性が著しく低下してしまう。
このような不都合な現象は、高温になればなるほど大き
くなる。したがって、結晶薄膜の成長は上記のように低
温度域で行われている。また高温で行うと、表面モホロ
ジー（表面の平坦性）も悪くなる傾向があるうえ、Ｇｅ
の表面偏析（Ｇｅ膜の上にＳｉ膜を成長させる際、Ｓｉ
膜と／Ｇｅ膜との界面においてＧｅがＳｉ膜に入り込
み、界面の急峻性《急峻性とは、膜の積層時に新規生成
膜に前回使用時のガスの混入が少なく、新旧両膜がその
接合界面において成分が厳密に異なるようになることを
いう》を低下させる等）の問題が生じ、これらを回避す
ることも、結晶薄膜の成長を上記のような低温域で行う
大きな理由となっている。
来の個体ソースＭＢＥ法で作製した最良の結晶薄膜にお
いても、光関連デバイスに利用できるような強い発光は
観測されていない。通常、固体ソースＭＢＥ法でこのよ
うなＳｉ−ＳｉＧｅヘテロ接合構造の結晶薄膜を作製す
る場合、結晶薄膜の成長は、３００〜５００℃と低い温
度域で行なわれている。これはつぎのような理由によ
る。すなわち、ＳｉとＧｅの結晶の格子定数は相互に４
％も異なっているため、Ｓｉ膜の上にＧｅないしはＳｉ
Ｇｅ（または逆の場合でも）膜を成長させようとした場
合には転位と呼ばれる結晶欠陥が発生し、得られるヘテ
ロ接合構造の結晶薄膜の特性が著しく低下してしまう。
このような不都合な現象は、高温になればなるほど大き
くなる。したがって、結晶薄膜の成長は上記のように低
温度域で行われている。また高温で行うと、表面モホロ
ジー（表面の平坦性）も悪くなる傾向があるうえ、Ｇｅ
の表面偏析（Ｇｅ膜の上にＳｉ膜を成長させる際、Ｓｉ
膜と／Ｇｅ膜との界面においてＧｅがＳｉ膜に入り込
み、界面の急峻性《急峻性とは、膜の積層時に新規生成
膜に前回使用時のガスの混入が少なく、新旧両膜がその
接合界面において成分が厳密に異なるようになることを
いう》を低下させる等）の問題が生じ、これらを回避す
ることも、結晶薄膜の成長を上記のような低温域で行う
大きな理由となっている。
【０００５】このように、従来から、Ｓｉ−ＳｉＧｅ系
のヘテロ接合構造の結晶薄膜を形成する場合には、低温
成長が必須条件であると考えられ、これが技術常識とな
っていた。このような考えに基づいて作製された、高品
質と思われたＳｉＧｅ／Ｓｉ量子井戸構造《Ｓｉ基板の
上にＳｉの薄膜を形成し、その上に薄いＳｉＧｅの膜を
形成、さらにその上にＳｉ薄膜を形成し、上下のＳｉ薄
膜でＳｉＧｅ膜をサンドイッチにした構造のもの》の膜
（ヘテロ接合構造の結晶薄膜）でさえも、光電子デバイ
スとしての利用が考えられるような強い発光現象は認め
られなかった。
のヘテロ接合構造の結晶薄膜を形成する場合には、低温
成長が必須条件であると考えられ、これが技術常識とな
っていた。このような考えに基づいて作製された、高品
質と思われたＳｉＧｅ／Ｓｉ量子井戸構造《Ｓｉ基板の
上にＳｉの薄膜を形成し、その上に薄いＳｉＧｅの膜を
形成、さらにその上にＳｉ薄膜を形成し、上下のＳｉ薄
膜でＳｉＧｅ膜をサンドイッチにした構造のもの》の膜
（ヘテロ接合構造の結晶薄膜）でさえも、光電子デバイ
スとしての利用が考えられるような強い発光現象は認め
られなかった。
【０００６】またガスソースＭＢＥ法やその他のＣＶＤ
法においても、同様に、強い発光現象を示すような結晶
薄膜は作製されていない。しかしながら、強い発光を生
じるＳｉ−ＳｉＧｅヘテロ接合構造の半導体結晶薄膜を
作製することができれば、それを備えた半導体デバイス
は、半導体デバイスとしての基本的な性能の他、光素子
等としての性能も備えるようになり、光通信等の領域に
おいて、重要な役割を果たすようになる。
法においても、同様に、強い発光現象を示すような結晶
薄膜は作製されていない。しかしながら、強い発光を生
じるＳｉ−ＳｉＧｅヘテロ接合構造の半導体結晶薄膜を
作製することができれば、それを備えた半導体デバイス
は、半導体デバイスとしての基本的な性能の他、光素子
等としての性能も備えるようになり、光通信等の領域に
おいて、重要な役割を果たすようになる。
【０００７】この発明は、このような事情に鑑みなされ
たもので、従来にない強い発光を示す高品質なＳｉ−Ｓ
ｉＧｅヘテロ接合構造の半導体結晶薄膜を成長させ、光
電子デバイス等に用いられる性能も併有する半導体デバ
イスを製造する方法の提供をその目的とする。
たもので、従来にない強い発光を示す高品質なＳｉ−Ｓ
ｉＧｅヘテロ接合構造の半導体結晶薄膜を成長させ、光
電子デバイス等に用いられる性能も併有する半導体デバ
イスを製造する方法の提供をその目的とする。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
め、この発明の半導体デバイスの製法は、個体ソースＭ
ＢＥ法を利用して、基板上にＳｉ−ＳｉＧｅヘテロ接合
構造の半導体結晶薄膜を成長させ、半導体デバイスを製
造する方法であって、上記半導体結晶薄膜の成長の際
に、上記基板の温度を６００〜９００℃に設定するとい
う構成をとる。
め、この発明の半導体デバイスの製法は、個体ソースＭ
ＢＥ法を利用して、基板上にＳｉ−ＳｉＧｅヘテロ接合
構造の半導体結晶薄膜を成長させ、半導体デバイスを製
造する方法であって、上記半導体結晶薄膜の成長の際
に、上記基板の温度を６００〜９００℃に設定するとい
う構成をとる。
【０００９】
【作用】この発明者らは、上記Ｓｉ−ＳｉＧｅヘテロ接
合構造の半導体結晶薄膜が光関連デバイスに利用できる
ような強い発光を生じないのは、上記半導体結晶薄膜の
結晶性が不十分ではないかと着想し一連の研究を重ね
た。この研究の過程で、この発明者らの上記着想が正し
いことが裏付けられ、さらに上記着想を実現するために
研究を重ねた結果、個体ソースＭＢＥ法を用い、６００
℃〜９００℃という従来では考えられない高温領域にお
いてＳｉ−ＳｉＧｅヘテロ接合構造の半導体結晶薄膜
（Ｓｉ−ＳｉＧｅ／Ｓｉ量子井戸構造の膜）を作製する
と、今までにない強い発光（化合物半導体の発光に匹敵
するような強い発光）が得られることを見いだし、この
発明に到達した。
合構造の半導体結晶薄膜が光関連デバイスに利用できる
ような強い発光を生じないのは、上記半導体結晶薄膜の
結晶性が不十分ではないかと着想し一連の研究を重ね
た。この研究の過程で、この発明者らの上記着想が正し
いことが裏付けられ、さらに上記着想を実現するために
研究を重ねた結果、個体ソースＭＢＥ法を用い、６００
℃〜９００℃という従来では考えられない高温領域にお
いてＳｉ−ＳｉＧｅヘテロ接合構造の半導体結晶薄膜
（Ｓｉ−ＳｉＧｅ／Ｓｉ量子井戸構造の膜）を作製する
と、今までにない強い発光（化合物半導体の発光に匹敵
するような強い発光）が得られることを見いだし、この
発明に到達した。
【００１０】これについて、より詳しく説明すると、ガ
スソースＭＢＥ法は、生成する膜の均一性の点におい
て、個体ソースＭＢＥ法に一歩を譲る。したがって、従
来、個体ソースＭＢＥ法が賞用されている。しかし、上
記個体ソースＭＢＥ法における半導体結晶薄膜の成長
は、３００〜５００℃の低温で行なわれることが技術常
識となっている。
スソースＭＢＥ法は、生成する膜の均一性の点におい
て、個体ソースＭＢＥ法に一歩を譲る。したがって、従
来、個体ソースＭＢＥ法が賞用されている。しかし、上
記個体ソースＭＢＥ法における半導体結晶薄膜の成長
は、３００〜５００℃の低温で行なわれることが技術常
識となっている。
【００１１】この発明者らは、先に述べたように、この
ような技術常識に疑いを抱き、低温における膜成長自体
が発光現象を阻害しているのではないかと考えた。すな
わち、低温では、結晶を形成する原子（ＳｉＧｅ）の活
発な運動が抑制され、上記原子が、本来の結晶格子位置
に収まることができず、結晶性の低下が起こることが予
期される。この発明者らは、強い発光には、結晶性等が
良いことが必須条件であると予想している。従来は、個
体ソースＭＢＥ法は、低温成長を行なっていたのであ
り、成長したＳｉＧｅ自身の結晶性を低下させる結果と
なっていた。なお、結晶性の良否の判断は、通常、発光
現象を利用した、ＰＬ（フォトルミネッセンス）測定で
行なわれている。この方法では、ＧａＡｓ等の化合物半
導体のように発光しやすいものであれば容易に判定でき
るが、Ｓｉ系の結晶は元来発光しにくいため、結晶性の
良否の判定は容易でない。さらに、従来の個体ソースＭ
ＢＥ法において得られるＳｉ−ＳｉＧｅヘテロ接合構造
の半導体結晶薄膜は、電子デバイスへの応用が殆どであ
るためどうしても数千Å以上の厚い膜を形成することが
多かった。しかし、Ｓｉ膜上にＳｉＧｅ膜を成長させる
場合、ＳｉとＳｉＧｅとが相互に格子定数が４％も違う
ことから、このような厚膜では先に述べたように、転位
が発生し結晶性が悪くなる。すなわち、転位を発生させ
ず結晶性のよいヘテロ界面を形成するためには、ＳｉＧ
ｅ膜をその内部に歪みを含ませた状態でＳｉＧｅ膜の格
子定数よりも小さなＳｉ膜の格子定数に整合させること
になるのであるが、膜厚が厚くなる程、上記ＳｉＧｅ膜
の内部の歪みエネルギーが増加し、ある膜厚以上になる
と転位が発生する。このような膜厚を臨界膜厚と呼び、
通常１０００Å以下である。従来の個体ソースＭＢＥ法
では、上記のように、得られる半導体結晶薄膜がこの臨
界膜厚を必然的に超えることから、自動的に結晶性の低
下が生じている。このように、従来の個体ソースＭＢＥ
法によって形成される上記半導体結晶薄膜は、自動的に
転位が発生していて結晶性が悪くなっており、このこと
と、ＰＬ測定による結晶性の良否の判定が容易でないこ
とと、個体ソースＭＢＥ法が優れた成膜性能を持ち、欠
点が少ないと言われていることとが相俟って、発光現象
と結晶性とが相関関係を有するということに気付かなか
ったものと考えられる。
ような技術常識に疑いを抱き、低温における膜成長自体
が発光現象を阻害しているのではないかと考えた。すな
わち、低温では、結晶を形成する原子（ＳｉＧｅ）の活
発な運動が抑制され、上記原子が、本来の結晶格子位置
に収まることができず、結晶性の低下が起こることが予
期される。この発明者らは、強い発光には、結晶性等が
良いことが必須条件であると予想している。従来は、個
体ソースＭＢＥ法は、低温成長を行なっていたのであ
り、成長したＳｉＧｅ自身の結晶性を低下させる結果と
なっていた。なお、結晶性の良否の判断は、通常、発光
現象を利用した、ＰＬ（フォトルミネッセンス）測定で
行なわれている。この方法では、ＧａＡｓ等の化合物半
導体のように発光しやすいものであれば容易に判定でき
るが、Ｓｉ系の結晶は元来発光しにくいため、結晶性の
良否の判定は容易でない。さらに、従来の個体ソースＭ
ＢＥ法において得られるＳｉ−ＳｉＧｅヘテロ接合構造
の半導体結晶薄膜は、電子デバイスへの応用が殆どであ
るためどうしても数千Å以上の厚い膜を形成することが
多かった。しかし、Ｓｉ膜上にＳｉＧｅ膜を成長させる
場合、ＳｉとＳｉＧｅとが相互に格子定数が４％も違う
ことから、このような厚膜では先に述べたように、転位
が発生し結晶性が悪くなる。すなわち、転位を発生させ
ず結晶性のよいヘテロ界面を形成するためには、ＳｉＧ
ｅ膜をその内部に歪みを含ませた状態でＳｉＧｅ膜の格
子定数よりも小さなＳｉ膜の格子定数に整合させること
になるのであるが、膜厚が厚くなる程、上記ＳｉＧｅ膜
の内部の歪みエネルギーが増加し、ある膜厚以上になる
と転位が発生する。このような膜厚を臨界膜厚と呼び、
通常１０００Å以下である。従来の個体ソースＭＢＥ法
では、上記のように、得られる半導体結晶薄膜がこの臨
界膜厚を必然的に超えることから、自動的に結晶性の低
下が生じている。このように、従来の個体ソースＭＢＥ
法によって形成される上記半導体結晶薄膜は、自動的に
転位が発生していて結晶性が悪くなっており、このこと
と、ＰＬ測定による結晶性の良否の判定が容易でないこ
とと、個体ソースＭＢＥ法が優れた成膜性能を持ち、欠
点が少ないと言われていることとが相俟って、発光現象
と結晶性とが相関関係を有するということに気付かなか
ったものと考えられる。
【００１２】この発明者らは、先に述べたように結晶性
の優れたＳｉＧｅ／Ｓｉ量子井戸構造を作製すれば、強
い発光現象が得られるものと考えた。そこで結晶性の向
上を図るために、高温で成長でき、なおかつ高温成長の
弊害が出ないような成長方法について研究を重ねた。そ
の結果、個体ソースＭＢＥ法を改善し、６００〜９００
℃という従来では考えられない高温域でＳｉＧｅ／Ｓｉ
量子井戸構造を作製し、しかも、その膜厚を、転位によ
る結晶性の劣化が起こらない臨界膜厚以下に抑えると、
化合物半導体に匹敵するような強い発光が得られること
を見いだし、この発明に到達した。したがって、この発
明において、Ｓｉ−ＳｉＧｅヘテロ接合構造の半導体結
晶薄膜における薄膜とは臨界膜厚以下であり、通常１０
００Å以下の膜厚のことをいう。
の優れたＳｉＧｅ／Ｓｉ量子井戸構造を作製すれば、強
い発光現象が得られるものと考えた。そこで結晶性の向
上を図るために、高温で成長でき、なおかつ高温成長の
弊害が出ないような成長方法について研究を重ねた。そ
の結果、個体ソースＭＢＥ法を改善し、６００〜９００
℃という従来では考えられない高温域でＳｉＧｅ／Ｓｉ
量子井戸構造を作製し、しかも、その膜厚を、転位によ
る結晶性の劣化が起こらない臨界膜厚以下に抑えると、
化合物半導体に匹敵するような強い発光が得られること
を見いだし、この発明に到達した。したがって、この発
明において、Ｓｉ−ＳｉＧｅヘテロ接合構造の半導体結
晶薄膜における薄膜とは臨界膜厚以下であり、通常１０
００Å以下の膜厚のことをいう。
【００１３】この発明の半導体デバイスは、個体ソース
ＭＢＥ法で用いる従来公知の半導体製造装置をそのまま
用いて得ることができる。この場合、半導体結晶薄膜の
成長の際の基板温度と、生成する半導体結晶薄膜の膜厚
とを上記のように制御することが行なわれる。
ＭＢＥ法で用いる従来公知の半導体製造装置をそのまま
用いて得ることができる。この場合、半導体結晶薄膜の
成長の際の基板温度と、生成する半導体結晶薄膜の膜厚
とを上記のように制御することが行なわれる。
【００１４】つぎに、この発明を実施例にもとづいて詳
細に説明する。
細に説明する。
【００１５】
【実施例】図１はこの発明に用いる半導体製造装置を示
している。すなわち、この半導体製造装置は、個体ソー
スＭＢＥ法に用いる従来公知の半導体製造装置である。
この半導体製造装置は、円筒形のステンレス製真空室Ｘ
を備え、その真空室Ｘ内にマグネットカップリング装置
１が設けられている。このマグネットカップリング装置
１の端面に基板ホルダー２が取り付けられ、この基板ホ
ルダー２に円板状のＳｉ基板が着脱自在に取り付けられ
ている。上記円板状のＳｉ基板Ａは、マグネットカップ
リング装置１により円周方向に１００ｐｒｍ以上の回転
速で回転するようになっている。３はマニピュレーター
である。このマニピュレーター３は、上記マグネットカ
ップリング装置１と連結し、Ｓｉ基板Ａの位置を適正に
調整等するようになっている。上記円板状のＳｉ基板Ａ
に対向する真空室Ｘの部分には、個体ソースを内蔵した
４個の分子線源セル４〜７が所定間隔で設けられてい
る。これら分子線源セル４〜７のうち、セル４，６には
Ｓｉ源が内蔵され、セル５，７にはＧｅ源が内蔵されて
いる。これらの分子線源セル４〜７には、ヒートガン
（図示せず）が内蔵されており、上記Ｓｉ源またはＧｅ
源を加熱して気化させ分子線の状態（ビーム状態）で、
各セル４〜７の先端４ａ，５ａ，６ａ，７ａからＳｉ基
板Ａに向かって投射するようになっている。それらの分
子線源セル４〜７の前方には、各セル４〜７ごとにそれ
ぞれセルシャッター８が設けられ、さらにその前方に、
メインシャッター９が設けられている。そして真空室Ｘ
の内壁面には、液体窒素シュラウド１０が設けられてい
る。１１は分子線モニターイオンゲージ、１２は四重極
型質量分析装置（ＱＭＳ）、１３は反射型電子線回析装
置（ＲＨＥＥＤ）である。１４は真空室Ｘ内を超高真空
（１０-11 Ｔｏｒｒ）に吸引する真空ポンプ（ゲッター
ホンプ）に連通する連通管であり、１５はそのゲートバ
ルブである。
している。すなわち、この半導体製造装置は、個体ソー
スＭＢＥ法に用いる従来公知の半導体製造装置である。
この半導体製造装置は、円筒形のステンレス製真空室Ｘ
を備え、その真空室Ｘ内にマグネットカップリング装置
１が設けられている。このマグネットカップリング装置
１の端面に基板ホルダー２が取り付けられ、この基板ホ
ルダー２に円板状のＳｉ基板が着脱自在に取り付けられ
ている。上記円板状のＳｉ基板Ａは、マグネットカップ
リング装置１により円周方向に１００ｐｒｍ以上の回転
速で回転するようになっている。３はマニピュレーター
である。このマニピュレーター３は、上記マグネットカ
ップリング装置１と連結し、Ｓｉ基板Ａの位置を適正に
調整等するようになっている。上記円板状のＳｉ基板Ａ
に対向する真空室Ｘの部分には、個体ソースを内蔵した
４個の分子線源セル４〜７が所定間隔で設けられてい
る。これら分子線源セル４〜７のうち、セル４，６には
Ｓｉ源が内蔵され、セル５，７にはＧｅ源が内蔵されて
いる。これらの分子線源セル４〜７には、ヒートガン
（図示せず）が内蔵されており、上記Ｓｉ源またはＧｅ
源を加熱して気化させ分子線の状態（ビーム状態）で、
各セル４〜７の先端４ａ，５ａ，６ａ，７ａからＳｉ基
板Ａに向かって投射するようになっている。それらの分
子線源セル４〜７の前方には、各セル４〜７ごとにそれ
ぞれセルシャッター８が設けられ、さらにその前方に、
メインシャッター９が設けられている。そして真空室Ｘ
の内壁面には、液体窒素シュラウド１０が設けられてい
る。１１は分子線モニターイオンゲージ、１２は四重極
型質量分析装置（ＱＭＳ）、１３は反射型電子線回析装
置（ＲＨＥＥＤ）である。１４は真空室Ｘ内を超高真空
（１０-11 Ｔｏｒｒ）に吸引する真空ポンプ（ゲッター
ホンプ）に連通する連通管であり、１５はそのゲートバ
ルブである。
【００１６】上記の装置を用いＳｉ基板Ａ上に目的とす
る半導体結晶薄膜を成長させるには、真空室Ｘ内の圧力
を１０-11 Ｔｏｒｒの超高真空に設定する。そして、基
板ホルダー２に内蔵されたヒーターによってＳｉ基板Ａ
を６００〜９００℃、好適には６２０〜８００℃の温度
に加熱する。そして、その状態で分子線源セル４，６か
らＳｉの分子線をＳｉ基板Ａに向けて６０秒投射し、つ
いで５秒間停止したのち、さらに１０秒間投射する（必
要に応じて、この投射は６０秒→５秒（停止）→１０秒
→５秒（停止）→６０秒→５秒（停止）→１０秒→５秒
（停止）→と繰り返される）。このとき分子線源セル５
〜７からＧｅの分子線が、上記Ｓｉの分子線の１０秒間
の流れに重ねて１０秒間流される。すなわち、Ｓｉ基板
Ａに向かって、Ｓｉの分子線が６０秒間流されることに
よって、Ｓｉ基板Ａ上に、まずＳｉの薄膜が形成され、
つぎに５秒停止したのち１０秒間流される（この１０秒
間にはＧｅの分子線が重ねて投射される）ことにより、
上記生成したＳｉ薄膜の上に、ＳｉＧｅ薄膜が重ねて形
成される。このようにして、Ｓｉの薄膜とＳｉＧｅの薄
膜が交互に形成される。
る半導体結晶薄膜を成長させるには、真空室Ｘ内の圧力
を１０-11 Ｔｏｒｒの超高真空に設定する。そして、基
板ホルダー２に内蔵されたヒーターによってＳｉ基板Ａ
を６００〜９００℃、好適には６２０〜８００℃の温度
に加熱する。そして、その状態で分子線源セル４，６か
らＳｉの分子線をＳｉ基板Ａに向けて６０秒投射し、つ
いで５秒間停止したのち、さらに１０秒間投射する（必
要に応じて、この投射は６０秒→５秒（停止）→１０秒
→５秒（停止）→６０秒→５秒（停止）→１０秒→５秒
（停止）→と繰り返される）。このとき分子線源セル５
〜７からＧｅの分子線が、上記Ｓｉの分子線の１０秒間
の流れに重ねて１０秒間流される。すなわち、Ｓｉ基板
Ａに向かって、Ｓｉの分子線が６０秒間流されることに
よって、Ｓｉ基板Ａ上に、まずＳｉの薄膜が形成され、
つぎに５秒停止したのち１０秒間流される（この１０秒
間にはＧｅの分子線が重ねて投射される）ことにより、
上記生成したＳｉ薄膜の上に、ＳｉＧｅ薄膜が重ねて形
成される。このようにして、Ｓｉの薄膜とＳｉＧｅの薄
膜が交互に形成される。
【００１７】上記装置を用い、６２０℃で作製したＳｉ
Ｇｅ／Ｓｉのヘテロ構造を有する半導体結晶薄膜の１つ
であるＳｉ0.84Ｇｅ0.16（３６Å）／Ｓｉ（５４Å）量
子井戸構造（Ｓｉ基板の上に５４ÅのＳｉ結晶薄膜を形
成、その上にＳｉとＧｅの比率が０．８４対０．１６の
ＳｉＧｅ結晶薄膜を３６Åの厚みで形成、さらにその上
にＳｉ結晶薄膜を５４Å形成したもの）のＰＬ（フォト
ルミネッセンス）スペクトルを図２の曲線Ａに示す。ま
た同じ装置を用いて５００℃で作製した同じ構造の薄膜
のＰＬスペクトルを曲線Ｂに示す。曲線Ａにおいて、Ｘ
TOとＸNPと表示した強いピークがＳｉＧｅ膜からの発光
であり、従来得られなかったものである。その右側の大
きなピークはＳｉ基板からの発光である。５００℃で作
製した同じ構造のものでは、発光を示すピークが全く消
失しているうえに、さらに低エネルギー側に結晶欠陥の
存在を示すブロードなピークが検出されている。
Ｇｅ／Ｓｉのヘテロ構造を有する半導体結晶薄膜の１つ
であるＳｉ0.84Ｇｅ0.16（３６Å）／Ｓｉ（５４Å）量
子井戸構造（Ｓｉ基板の上に５４ÅのＳｉ結晶薄膜を形
成、その上にＳｉとＧｅの比率が０．８４対０．１６の
ＳｉＧｅ結晶薄膜を３６Åの厚みで形成、さらにその上
にＳｉ結晶薄膜を５４Å形成したもの）のＰＬ（フォト
ルミネッセンス）スペクトルを図２の曲線Ａに示す。ま
た同じ装置を用いて５００℃で作製した同じ構造の薄膜
のＰＬスペクトルを曲線Ｂに示す。曲線Ａにおいて、Ｘ
TOとＸNPと表示した強いピークがＳｉＧｅ膜からの発光
であり、従来得られなかったものである。その右側の大
きなピークはＳｉ基板からの発光である。５００℃で作
製した同じ構造のものでは、発光を示すピークが全く消
失しているうえに、さらに低エネルギー側に結晶欠陥の
存在を示すブロードなピークが検出されている。
【００１８】〔ＰＬの測定〕ＪＯＢＩＮ ＹＶＯＮ製、
１ｍ分光器（ＪＨＲ−１０００）を用いて測定した。
１ｍ分光器（ＪＨＲ−１０００）を用いて測定した。
【００１９】
【発明の効果】以上のように、この発明は、個体ソース
ＭＢＥ法を改良したもので、基板上にＳｉ−ＳｉＧｅヘ
テロ接合構造の半導体結晶薄膜を成長させる際に、基板
の温度を６００〜９００℃に設定し、しかも上記半導体
結晶薄膜を、転位により結晶欠陥じ生じない臨界膜厚以
下の薄膜に設定しているため、従来にない、発光特性の
極めて優れた高品質な半導体結晶薄膜を製造することが
でき、それによって、半導体としての基本的な性能の
他、発光素子等の性能併用している半導体デバイスを製
造することができる。したがって、この半導体デバイス
を利用し、超高性能Ｓｉ電子デバイスや、発光，受光，
光処理といった光化学機能を組み込んだ、全く新しい光
電子デバイスの作製が可能となる。
ＭＢＥ法を改良したもので、基板上にＳｉ−ＳｉＧｅヘ
テロ接合構造の半導体結晶薄膜を成長させる際に、基板
の温度を６００〜９００℃に設定し、しかも上記半導体
結晶薄膜を、転位により結晶欠陥じ生じない臨界膜厚以
下の薄膜に設定しているため、従来にない、発光特性の
極めて優れた高品質な半導体結晶薄膜を製造することが
でき、それによって、半導体としての基本的な性能の
他、発光素子等の性能併用している半導体デバイスを製
造することができる。したがって、この半導体デバイス
を利用し、超高性能Ｓｉ電子デバイスや、発光，受光，
光処理といった光化学機能を組み込んだ、全く新しい光
電子デバイスの作製が可能となる。
【図１】この発明に用いられる半導体製造装置の成長室
の水平断面図である。
の水平断面図である。
【図２】この発明の製法と従来の製法により得られた半
導体結晶薄膜の発光特性を比較説明する図である。
導体結晶薄膜の発光特性を比較説明する図である。
Ｘ 真空室 Ａ Ｓｉ基板 ４，５，６，７ 分子線源セル １０ 液体窒素シュラウド
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年６月２４日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
Claims (1)
- 【請求項１】 個体ソース分子線エピタキシャル成長法
を利用して、基板上にＳｉ−ＳｉＧｅヘテロ接合構造の
半導体結晶薄膜を成長させ、半導体デバイスを製造する
方法であって、上記半導体結晶薄膜の成長の際に、上記
基板の温度を６００〜９００℃に設定することを特徴と
する半導体デバイスの製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14231292A JPH05335237A (ja) | 1992-06-03 | 1992-06-03 | 半導体デバイスの製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14231292A JPH05335237A (ja) | 1992-06-03 | 1992-06-03 | 半導体デバイスの製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05335237A true JPH05335237A (ja) | 1993-12-17 |
Family
ID=15312433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14231292A Pending JPH05335237A (ja) | 1992-06-03 | 1992-06-03 | 半導体デバイスの製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05335237A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62159415A (ja) * | 1986-01-08 | 1987-07-15 | Nec Corp | 単結晶半導体薄膜の製造方法 |
| JPS62231202A (ja) * | 1986-03-31 | 1987-10-09 | Nec Corp | 分光器用結晶、量子細線構造及びそれらの製造方法 |
| JPS63158832A (ja) * | 1986-12-23 | 1988-07-01 | Matsushita Electric Ind Co Ltd | 半導体基体 |
-
1992
- 1992-06-03 JP JP14231292A patent/JPH05335237A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62159415A (ja) * | 1986-01-08 | 1987-07-15 | Nec Corp | 単結晶半導体薄膜の製造方法 |
| JPS62231202A (ja) * | 1986-03-31 | 1987-10-09 | Nec Corp | 分光器用結晶、量子細線構造及びそれらの製造方法 |
| JPS63158832A (ja) * | 1986-12-23 | 1988-07-01 | Matsushita Electric Ind Co Ltd | 半導体基体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6737800B2 (ja) | 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法 | |
| US6362496B1 (en) | Semiconductor light emitting device having a GaN-based semiconductor layer, method for producing the same and method for forming a GaN-based semiconductor layer | |
| EP1655766A1 (en) | Substrate for nitride semiconductor growth | |
| US20040077166A1 (en) | Semiconductor crystal growing method and semiconductor light-emitting device | |
| US20140033981A1 (en) | MOCVD for Growing III-V Compound Semiconductors on Silicon Substrates | |
| WO2017077989A1 (ja) | 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法 | |
| JPH11265853A (ja) | 窒化物半導体層付き基板及びその製造方法 | |
| WO2017077805A1 (ja) | 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法 | |
| JP4424497B2 (ja) | 窒化物半導体結晶の製造方法 | |
| JP3385180B2 (ja) | 化合物半導体膜の形成方法 | |
| JP2003332234A (ja) | 窒化層を有するサファイア基板およびその製造方法 | |
| US7154163B2 (en) | Epitaxial structure of gallium nitride series semiconductor device utilizing two buffer layers | |
| JP2003218031A (ja) | 半導体ウェーハの製造方法 | |
| US7112243B2 (en) | Method for producing Group III nitride compound semiconductor | |
| JPH05109621A (ja) | 窒化ガリウム系薄膜の成長方法 | |
| JPH05335237A (ja) | 半導体デバイスの製法 | |
| JPH05335238A (ja) | 半導体デバイスの製法 | |
| JP2004533725A (ja) | 半導体層成長方法 | |
| JPH07312350A (ja) | 窒化ガリウム系化合物半導体の結晶成長方法 | |
| TW200423437A (en) | Method to produce a number of semiconductor-bodies and electronic semiconductor-bodies | |
| JP2003224072A (ja) | 半導体構造物およびその製造方法 | |
| JP2003192496A (ja) | Ｉｉｉ族窒化物半導体基板およびその製造方法 | |
| JP3478287B2 (ja) | 窒化ガリウム系化合物半導体の結晶成長方法と窒化ガリウム系化合物半導体 | |
| JP3000143B2 (ja) | 化合物半導体の製膜方法 | |
| JP3254823B2 (ja) | 半導体エピタキシャル基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970916 |