JPH05334236A - バス接続制御方式 - Google Patents
バス接続制御方式Info
- Publication number
- JPH05334236A JPH05334236A JP4161874A JP16187492A JPH05334236A JP H05334236 A JPH05334236 A JP H05334236A JP 4161874 A JP4161874 A JP 4161874A JP 16187492 A JP16187492 A JP 16187492A JP H05334236 A JPH05334236 A JP H05334236A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- processing unit
- central processing
- gate control
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【目的】 耐障害性のための中央処理装置による装置の
バス接続制御処理を軽減させる。 【構成】 中央処理装置１１からゲート制御レジスタ１
３内の装置１４〜１６に対応するエリアへ、装置１４〜
１６のバス１２への接続接断を指示するデータを書き込
むことにより、ゲート制御信号線１７〜１９が装置１４
〜１６のバス１２に対する入出力ゲートを制御する。
バス接続制御処理を軽減させる。 【構成】 中央処理装置１１からゲート制御レジスタ１
３内の装置１４〜１６に対応するエリアへ、装置１４〜
１６のバス１２への接続接断を指示するデータを書き込
むことにより、ゲート制御信号線１７〜１９が装置１４
〜１６のバス１２に対する入出力ゲートを制御する。
Description
【０００１】
【産業上の利用分野】本発明は中央処理装置と複数の装
置がバスを介して相互に通信を行うデータ処理装置にお
けるバス接続制御方式に係り、特に耐障害性のための中
央処理装置による装置のバス接続制御方式に関するもの
である。
置がバスを介して相互に通信を行うデータ処理装置にお
けるバス接続制御方式に係り、特に耐障害性のための中
央処理装置による装置のバス接続制御方式に関するもの
である。
【０００２】
【従来の技術】従来、この種のバス接続制御方式は、図
２に示すように、バス２２への接続接断を制御するフリ
ップフロップ２６，２７，２８を各装置２３，２４，２
５内に個別に備え、中央処理装置２１からのバスコマン
ドにより、フリップフロップ２６〜２８を各装置２３〜
２５毎にセット／リセットし、制御する方式となってい
る。
２に示すように、バス２２への接続接断を制御するフリ
ップフロップ２６，２７，２８を各装置２３，２４，２
５内に個別に備え、中央処理装置２１からのバスコマン
ドにより、フリップフロップ２６〜２８を各装置２３〜
２５毎にセット／リセットし、制御する方式となってい
る。
【０００３】
【発明が解決しようとする課題】この従来のバス接続制
御方式では、中央処理装置が装置に対して、個別にバス
コマンドを発信して装置の接続接断を制御する方式とな
っているため、バスに接続される装置数に応じたバスコ
マンドの発信が必要となり、バス接続制御の処理が複雑
になるという課題があり、また、バス接続制御処理のた
めに中央処理装置の他の処理に必要な処理能力が低下す
るという課題があった。
御方式では、中央処理装置が装置に対して、個別にバス
コマンドを発信して装置の接続接断を制御する方式とな
っているため、バスに接続される装置数に応じたバスコ
マンドの発信が必要となり、バス接続制御の処理が複雑
になるという課題があり、また、バス接続制御処理のた
めに中央処理装置の他の処理に必要な処理能力が低下す
るという課題があった。
【０００４】
【課題を解決するための手段】本発明のバス接続制御方
式は、 中央処理装置と複数の装置がバスを介して相互
に通信を行うデータ処理装置において、上記中央処理装
置から上記バスを介して書き込みが可能なレジスタと、
このレジスタに書き込まれたデータに基づき上記装置に
対しその装置のバスに対する入出力ゲートを個別に制御
するための複数のゲート制御信号線とを備えるものであ
る。
式は、 中央処理装置と複数の装置がバスを介して相互
に通信を行うデータ処理装置において、上記中央処理装
置から上記バスを介して書き込みが可能なレジスタと、
このレジスタに書き込まれたデータに基づき上記装置に
対しその装置のバスに対する入出力ゲートを個別に制御
するための複数のゲート制御信号線とを備えるものであ
る。
【０００５】
【作用】本発明においては、従来、中央処理装置がバス
接続制御のために装置に対し個別にバスコマンドで行っ
ていた接続接断の指示、すなわち、複数回のバスアクセ
スを、ゲート制御レジスタに対する１回の書き込みとす
る。
接続制御のために装置に対し個別にバスコマンドで行っ
ていた接続接断の指示、すなわち、複数回のバスアクセ
スを、ゲート制御レジスタに対する１回の書き込みとす
る。
【０００６】
【実施例】図１は本発明によるバス接続制御方式の一実
施例を示すブロック図である。この図１において、１１
は中央処理装置で、この中央処理装置１１はバス１２を
介して各装置１４，１５，１６と相互に通信を行うよう
に構成されている。１３は中央処理装置１１からバス１
２を介して書き込みが可能なレジスタであるゲート制御
レジスタ、１７，１８，１９はこのゲート制御レジスタ
１３に書き込まれたデータに基づき装置１４〜１６に対
しその装置１４〜１６のバス１２に対する入出力ゲート
を個別に制御するためのゲート制御信号線である。
施例を示すブロック図である。この図１において、１１
は中央処理装置で、この中央処理装置１１はバス１２を
介して各装置１４，１５，１６と相互に通信を行うよう
に構成されている。１３は中央処理装置１１からバス１
２を介して書き込みが可能なレジスタであるゲート制御
レジスタ、１７，１８，１９はこのゲート制御レジスタ
１３に書き込まれたデータに基づき装置１４〜１６に対
しその装置１４〜１６のバス１２に対する入出力ゲート
を個別に制御するためのゲート制御信号線である。
【０００７】そして、ゲート制御レジスタ１３は中央処
理装置１１からバス１２を介して書き込まれる。このゲ
ート制御レジスタ１３からはレジスタ内のビット対応に
ゲート制御信号線１７〜１９が割り当てられ装置１４〜
１６と１対１で接続される。この装置１４〜１６のバス
１２に対する入出力ゲートはこの制御信号線１７〜１９
により制御される。そして、この実施例において、ゲー
ト制御レジスタ１３のビットの意味は「０」がバスから
の切断、「１」がバスへの接続とする。
理装置１１からバス１２を介して書き込まれる。このゲ
ート制御レジスタ１３からはレジスタ内のビット対応に
ゲート制御信号線１７〜１９が割り当てられ装置１４〜
１６と１対１で接続される。この装置１４〜１６のバス
１２に対する入出力ゲートはこの制御信号線１７〜１９
により制御される。そして、この実施例において、ゲー
ト制御レジスタ１３のビットの意味は「０」がバスから
の切断、「１」がバスへの接続とする。
【０００８】つぎにこの図１に示す実施例の動作を説明
する。いま、装置１４を故障（動作不良）等の理由によ
り中央処理装置１１がバス１２から切り離す場合には、
中央処理装置１１はゲート制御レジスタ１３内の装置１
４に対応するビットに「０」（切断）を書き込む。この
「０」はゲート制御信号線１７により装置１４へ伝達さ
れ装置１４の入出力ゲートを閉鎖する。なお、中央処理
装置１１からゲート制御レジスタ１３への書き込みは全
ビットに対して一回のバスアクセスにより行われるもの
であり、したがって上述の動作例では、装置１５，１６
に対応するビットにも同時に「１」（接続）が書き込ま
れる。
する。いま、装置１４を故障（動作不良）等の理由によ
り中央処理装置１１がバス１２から切り離す場合には、
中央処理装置１１はゲート制御レジスタ１３内の装置１
４に対応するビットに「０」（切断）を書き込む。この
「０」はゲート制御信号線１７により装置１４へ伝達さ
れ装置１４の入出力ゲートを閉鎖する。なお、中央処理
装置１１からゲート制御レジスタ１３への書き込みは全
ビットに対して一回のバスアクセスにより行われるもの
であり、したがって上述の動作例では、装置１５，１６
に対応するビットにも同時に「１」（接続）が書き込ま
れる。
【０００９】そして、この実施例では装置１台に対し、
ゲート制御レジスタ１３内の１ビットが割り当てられる
例を示したが、装置１台に対し割り当てられるビット数
が複数ビットの場合も同様であり、この場合には入出力
ゲートのより細い制御ができる。
ゲート制御レジスタ１３内の１ビットが割り当てられる
例を示したが、装置１台に対し割り当てられるビット数
が複数ビットの場合も同様であり、この場合には入出力
ゲートのより細い制御ができる。
【００１０】
【発明の効果】以上説明したように本発明は、従来、中
央処理装置がバス接続制御のために装置に対し個別にバ
スコマンドで行っていた接続接断の指示、すなわち、複
数回のアクセスを、ゲート制御レジスタに対する１回の
書き込みとするようにしたので、中央処理装置における
処理を軽減させることができるという効果を有する。
央処理装置がバス接続制御のために装置に対し個別にバ
スコマンドで行っていた接続接断の指示、すなわち、複
数回のアクセスを、ゲート制御レジスタに対する１回の
書き込みとするようにしたので、中央処理装置における
処理を軽減させることができるという効果を有する。
【図１】本発明によるバス接続制御方式の一実施例を示
すブロック図である。
すブロック図である。
【図２】従来のバス接続制御方式の一例を示すブロック
図である。
図である。
１１ 中央処理装置 １２ バス １３ ゲート制御レジスタ（レジスタ） １４〜１６ 装置 １７〜１９ ゲート制御信号線
Claims (1)
- 【請求項１】 中央処理装置と複数の装置がバスを介し
て相互に通信を行うデータ処理装置において、前記中央
処理装置から前記バスを介して書き込みが可能なレジス
タと、このレジスタに書き込まれたデータに基づき前記
装置に対しその装置のバスに対する入出力ゲートを個別
に制御するための複数のゲート制御信号線とを備えるこ
とを特徴とするバス接続制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4161874A JPH05334236A (ja) | 1992-05-29 | 1992-05-29 | バス接続制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4161874A JPH05334236A (ja) | 1992-05-29 | 1992-05-29 | バス接続制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05334236A true JPH05334236A (ja) | 1993-12-17 |
Family
ID=15743622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4161874A Pending JPH05334236A (ja) | 1992-05-29 | 1992-05-29 | バス接続制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05334236A (ja) |
-
1992
- 1992-05-29 JP JP4161874A patent/JPH05334236A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05334236A (ja) | バス接続制御方式 | |
| JP2904266B2 (ja) | バス縮退に対処できるメモリ接続制御装置 | |
| JPH03204753A (ja) | Ｄｍａ制御装置 | |
| JP3012402B2 (ja) | 情報処理システム | |
| JPH0157376B2 (ja) | ||
| JPS60181957A (ja) | アダプタ機番設定方式 | |
| JP3086245B2 (ja) | 他系アクセス指定装置 | |
| JPS5990150A (ja) | 入出力装置の二重化方法 | |
| JPS604498B2 (ja) | 電子計算機とダイレクト・メモリ・アクセス装置の結合方法 | |
| JPH0594265A (ja) | 多重書フアイルシステム | |
| JPH0390946A (ja) | 記憶装置 | |
| JPH04254993A (ja) | 半導体メモリ | |
| JPH11149351A (ja) | 情報転送制御システム及びディスクアレイ装置 | |
| JPS6077234A (ja) | 磁気テ−プ装置選択方式 | |
| JPH0329021A (ja) | プリンタサーバ | |
| JPH05204830A (ja) | 入出力制御装置 | |
| JPH0346050A (ja) | 入出力制御装置の拡張方式 | |
| JPH0664561B2 (ja) | 同時書込み回路 | |
| JP2000020340A (ja) | マイクロコンピュータ及びそのテスト方法 | |
| JPH064469A (ja) | 入出力装置制御方式 | |
| JPS61296457A (ja) | デ−タ転送制御装置 | |
| JPH033029A (ja) | 電子ディスクサブシステム | |
| JPS6140658A (ja) | デ−タ処理装置 | |
| JPS59132025A (ja) | 割込み制御方式 | |
| JPH06274445A (ja) | バスアダプタ切り換え方式 |