JPH05327356A - 周波数変換装置 - Google Patents
周波数変換装置Info
- Publication number
- JPH05327356A JPH05327356A JP13089892A JP13089892A JPH05327356A JP H05327356 A JPH05327356 A JP H05327356A JP 13089892 A JP13089892 A JP 13089892A JP 13089892 A JP13089892 A JP 13089892A JP H05327356 A JPH05327356 A JP H05327356A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- digital
- analog
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 周波数変換装置をデジタルＩＣ内に取り込
み、デジタル信号処理を行うシステムの小型化、低消費
電力化を目的とする。 【構成】 低域成分を含まないアナログ入力信号が供給
される入力端子１０１と、該入力信号を保持するトレー
ス／ホールド回路１０２と、前記トレース／ホールド回
路１０２により保持された信号を該入力信号の最低周波
数の２倍以下の周波数の周期でサンプリングし、デジタ
ル信号に変換するアナログ／デジタル変換回路１０３
と、前記アナログ／デジタル変換回路１０３からのデジ
タル信号をアナログ信号に変換するデジタル／アナログ
変換回路１０４と、前記デジタル／アナログ変換回路１
０４により変換されたアナログ信号の不要部分を除去
し、信号成分の一部を取り出すフィルタ回路１０５とを
具備し、周波数変換された信号を得る。
み、デジタル信号処理を行うシステムの小型化、低消費
電力化を目的とする。 【構成】 低域成分を含まないアナログ入力信号が供給
される入力端子１０１と、該入力信号を保持するトレー
ス／ホールド回路１０２と、前記トレース／ホールド回
路１０２により保持された信号を該入力信号の最低周波
数の２倍以下の周波数の周期でサンプリングし、デジタ
ル信号に変換するアナログ／デジタル変換回路１０３
と、前記アナログ／デジタル変換回路１０３からのデジ
タル信号をアナログ信号に変換するデジタル／アナログ
変換回路１０４と、前記デジタル／アナログ変換回路１
０４により変換されたアナログ信号の不要部分を除去
し、信号成分の一部を取り出すフィルタ回路１０５とを
具備し、周波数変換された信号を得る。
Description
【０００１】
【産業上の利用分野】本発明は、信号の周波数を変換す
る周波数変換装置に関する。
る周波数変換装置に関する。
【０００２】
【従来の技術】従来、信号の周波数を変換する方法とし
て、ダイオード，トランジスタ，ＦＥＴ等を使用したア
ナログの乗算器（ミキサ）を用いる方法がある。図２は
従来の例を示すブロック図である。図２において、２０
１は入力信号の周波数を変換するための正弦波信号を出
力する発振器、２０２は入力信号と発振器２０１の出力
信号との乗算を行う乗算器（ミキサ）、２０３は乗算器
２０２の出力信号が入力され、不要成分を除去し、信号
の一部を取り出すフィルタ回路である。
て、ダイオード，トランジスタ，ＦＥＴ等を使用したア
ナログの乗算器（ミキサ）を用いる方法がある。図２は
従来の例を示すブロック図である。図２において、２０
１は入力信号の周波数を変換するための正弦波信号を出
力する発振器、２０２は入力信号と発振器２０１の出力
信号との乗算を行う乗算器（ミキサ）、２０３は乗算器
２０２の出力信号が入力され、不要成分を除去し、信号
の一部を取り出すフィルタ回路である。
【０００３】次に、図３を用いて動作について説明す
る。発振器２０１は、入力信号よりも低い周波数を持つ
正弦波信号（図３Ａの場合）、または入力信号よりも高
い周波数を持つ正弦波信号（図３Ｂの場合）をミキサ２
０２に供給する。ミキサ２０２は、入力信号と発振器２
０１の出力信号に基づき両信号の和の周波数の信号及び
差の周波数の信号を図３のように出力する。そして、ミ
キサ２０２の出力信号の不要な成分をフィルタ回路２０
３により除去し、周波数変換した信号を得る。
る。発振器２０１は、入力信号よりも低い周波数を持つ
正弦波信号（図３Ａの場合）、または入力信号よりも高
い周波数を持つ正弦波信号（図３Ｂの場合）をミキサ２
０２に供給する。ミキサ２０２は、入力信号と発振器２
０１の出力信号に基づき両信号の和の周波数の信号及び
差の周波数の信号を図３のように出力する。そして、ミ
キサ２０２の出力信号の不要な成分をフィルタ回路２０
３により除去し、周波数変換した信号を得る。
【０００４】
【発明が解決しようとする課題】然し乍ら、上記従来の
方法では、アナログ乗算器をデジタルＩＣで用いられて
いるプロセスであるＣＭＯＳで構成することが難しく、
デジタルＩＣと同じＩＣ内に組み込むことが困難であ
る。このために、デジタル信号処理を行うシステムにお
いて、装置全体を小型化するための障害となる問題点が
ある。
方法では、アナログ乗算器をデジタルＩＣで用いられて
いるプロセスであるＣＭＯＳで構成することが難しく、
デジタルＩＣと同じＩＣ内に組み込むことが困難であ
る。このために、デジタル信号処理を行うシステムにお
いて、装置全体を小型化するための障害となる問題点が
ある。
【０００５】
【課題を解決するための手段】上記の点に鑑み、本発明
は、低域成分を含まない入力信号が供給される入力端子
と、該入力信号の最低周波数の２倍以下の周波数の周期
で、前記入力信号をサンプリングし、デジタル信号に変
換するアナログ／デジタル変換手段を具備し、このアナ
ログ／デジタル変換手段の出力に基づき周波数変換され
た信号の振幅データを得ることを特徴とする周波数変換
装置である。
は、低域成分を含まない入力信号が供給される入力端子
と、該入力信号の最低周波数の２倍以下の周波数の周期
で、前記入力信号をサンプリングし、デジタル信号に変
換するアナログ／デジタル変換手段を具備し、このアナ
ログ／デジタル変換手段の出力に基づき周波数変換され
た信号の振幅データを得ることを特徴とする周波数変換
装置である。
【０００６】また本発明は、低域成分を含まない入力信
号が供給される入力端子と、該入力信号を保持する保持
手段と、前記保持手段により保持された信号を前記入力
信号の最低周波数の２倍以下の周波数の周期でサンプリ
ングし、デジタル信号に変換するアナログ／デジタル変
換手段を具備し、このアナログ／デジタル変換手段に基
づき周波数変換された信号の振幅データを得ることを特
徴とする周波数変換装置である。
号が供給される入力端子と、該入力信号を保持する保持
手段と、前記保持手段により保持された信号を前記入力
信号の最低周波数の２倍以下の周波数の周期でサンプリ
ングし、デジタル信号に変換するアナログ／デジタル変
換手段を具備し、このアナログ／デジタル変換手段に基
づき周波数変換された信号の振幅データを得ることを特
徴とする周波数変換装置である。
【０００７】更に、本発明は、低域成分を含まない入力
信号が供給される入力端子と、該入力信号の最低周波数
の２倍以下の周波数の周期で、前記入力信号をサンプリ
ングし、デジタル信号に変換するアナログ／デジタル変
換手段と、前記アナログ／デジタル変換手段からのデジ
タル信号をアナログ信号に変換するデジタル／アナログ
変換手段と、前記デジタル／アナログ変換手段により変
換されたアナログ信号の不要部分を除去し、信号成分の
一部を取り出すフィルタ手段とを具備し、周波数変換さ
れた信号を得ることを特徴とする周波数変換装置であ
る。
信号が供給される入力端子と、該入力信号の最低周波数
の２倍以下の周波数の周期で、前記入力信号をサンプリ
ングし、デジタル信号に変換するアナログ／デジタル変
換手段と、前記アナログ／デジタル変換手段からのデジ
タル信号をアナログ信号に変換するデジタル／アナログ
変換手段と、前記デジタル／アナログ変換手段により変
換されたアナログ信号の不要部分を除去し、信号成分の
一部を取り出すフィルタ手段とを具備し、周波数変換さ
れた信号を得ることを特徴とする周波数変換装置であ
る。
【０００８】更にまた、本発明は、低域成分を含まない
入力信号が供給される入力端子と、該入力信号を保持す
る保持手段と、前記保持手段により保持された信号を該
入力信号の最低周波数の２倍以下の周波数の周期でサン
プリングし、デジタル信号に変換するアナログ／デジタ
ル変換手段と、前記アナログ／デジタル変換手段からの
デジタル信号をアナログ信号に変換するデジタル／アナ
ログ変換手段と、前記デジタル／アナログ変換手段によ
り変換されたアナログ信号の不要部分を除去し、信号成
分の一部を取り出すフィルタ手段とを具備し、周波数変
換された信号を得ることを特徴とする周波数変換装置で
ある。
入力信号が供給される入力端子と、該入力信号を保持す
る保持手段と、前記保持手段により保持された信号を該
入力信号の最低周波数の２倍以下の周波数の周期でサン
プリングし、デジタル信号に変換するアナログ／デジタ
ル変換手段と、前記アナログ／デジタル変換手段からの
デジタル信号をアナログ信号に変換するデジタル／アナ
ログ変換手段と、前記デジタル／アナログ変換手段によ
り変換されたアナログ信号の不要部分を除去し、信号成
分の一部を取り出すフィルタ手段とを具備し、周波数変
換された信号を得ることを特徴とする周波数変換装置で
ある。
【０００９】
【作用】本発明によれば、低域成分を含まない入力信号
を、入力信号の最低周波数の２倍以下の周波数の周期で
サンプリングしてデジタル信号に変換すると共に、この
デジタル信号をアナログ信号に変換して、信号の不要部
分を除去し、信号成分の一部を取り出すことにより周波
数変換された信号を得る。
を、入力信号の最低周波数の２倍以下の周波数の周期で
サンプリングしてデジタル信号に変換すると共に、この
デジタル信号をアナログ信号に変換して、信号の不要部
分を除去し、信号成分の一部を取り出すことにより周波
数変換された信号を得る。
【００１０】
【実施例】図１は本発明に係る周波数変換器を示すブロ
ック図である。図１において、１０１はアナログ信号を
入力する入力端子、１０２はアナログ入力信号を一時的
に保持するトレース／ホールド回路、１０３はトレース
／ホールド回路１０２で保持されている信号を量子化し
てデジタル信号に変換するアナログ／デジタル変換回
路、１０４はアナログ／デジタル変換回路１０３の出力
したデジタル信号をアナログ信号に変換するデジタル／
アナログ変換回路、１０５はデジタル／アナログ変換回
路１０４が出力したアナログ信号から必要な信号成分を
取り出すフィルタ回路、１０６はトレース／ホールド回
路１０２に制御クロック信号を供給し（出力端子１
側）、またアナログ／デジタル変換回路１０３及びデジ
タル／アナログ変換回路１０４に、トレース／ホールド
回路１０２に供給した制御クロック信号より僅かに遅れ
たサンプリングクロック信号を供給する（出力端子２
側）クロック信号生成器であり、この時のクロック信号
の周波数は入力信号の最低周波数の２倍以下である。１
０７は周波数変換された信号を出力する出力端子であ
る。
ック図である。図１において、１０１はアナログ信号を
入力する入力端子、１０２はアナログ入力信号を一時的
に保持するトレース／ホールド回路、１０３はトレース
／ホールド回路１０２で保持されている信号を量子化し
てデジタル信号に変換するアナログ／デジタル変換回
路、１０４はアナログ／デジタル変換回路１０３の出力
したデジタル信号をアナログ信号に変換するデジタル／
アナログ変換回路、１０５はデジタル／アナログ変換回
路１０４が出力したアナログ信号から必要な信号成分を
取り出すフィルタ回路、１０６はトレース／ホールド回
路１０２に制御クロック信号を供給し（出力端子１
側）、またアナログ／デジタル変換回路１０３及びデジ
タル／アナログ変換回路１０４に、トレース／ホールド
回路１０２に供給した制御クロック信号より僅かに遅れ
たサンプリングクロック信号を供給する（出力端子２
側）クロック信号生成器であり、この時のクロック信号
の周波数は入力信号の最低周波数の２倍以下である。１
０７は周波数変換された信号を出力する出力端子であ
る。
【００１１】次に動作について説明する。まず入力アナ
ログ信号は入力端子１０１からトレース／ホールド回路
１０２に入力される。トレース／ホールド回路１０２で
は、図４のようにクロック信号生成器１０６からの制御
クロック信号に対して、制御クロック信号の立ち上がり
で入力信号に追従する動作（トラック状態）を停止し、
制御クロック信号が「Ｈ」の間、トラック状態を停止し
たときの入力信号の振幅値を保持し、制御クロック信号
の立ち下がりで再度トラック状態に移行する。制御クロ
ック信号が「Ｈ」の時、トレース／ホールド回路１０２
が保持している入力信号の振幅値は、トレース／ホール
ド回路１０２に供給されている制御クロック信号よりも
僅かに遅れたサンプリングクロック信号の立ち上がりで
アナログ／デジタル変換回路１０３によりデジタル信号
に変換される。この時、出力されたデジタルデータは周
波数変換された信号の振幅データとなる。
ログ信号は入力端子１０１からトレース／ホールド回路
１０２に入力される。トレース／ホールド回路１０２で
は、図４のようにクロック信号生成器１０６からの制御
クロック信号に対して、制御クロック信号の立ち上がり
で入力信号に追従する動作（トラック状態）を停止し、
制御クロック信号が「Ｈ」の間、トラック状態を停止し
たときの入力信号の振幅値を保持し、制御クロック信号
の立ち下がりで再度トラック状態に移行する。制御クロ
ック信号が「Ｈ」の時、トレース／ホールド回路１０２
が保持している入力信号の振幅値は、トレース／ホール
ド回路１０２に供給されている制御クロック信号よりも
僅かに遅れたサンプリングクロック信号の立ち上がりで
アナログ／デジタル変換回路１０３によりデジタル信号
に変換される。この時、出力されたデジタルデータは周
波数変換された信号の振幅データとなる。
【００１２】図５及び図６を用いて周波数変換の様子を
説明する。図５Ａは、入力端子１０１に入力される入力
信号を周波数軸上に示したもので、入力信号の最低周波
数をｆＬ、最高周波数をｆＨ、サンプリング周波数をｆ
ｓで表している。本発明において、サンプリング周波数
は入力信号の最低周波数の２倍以下、即ち、
説明する。図５Ａは、入力端子１０１に入力される入力
信号を周波数軸上に示したもので、入力信号の最低周波
数をｆＬ、最高周波数をｆＨ、サンプリング周波数をｆ
ｓで表している。本発明において、サンプリング周波数
は入力信号の最低周波数の２倍以下、即ち、
【００１３】
【数１】
【００１４】となるが、更に入力信号の周波数範囲がＮ
・ｆｓからＮ・ｆｓ＋ｆｓ／２（Ｎは自然数）の範囲と
仮定する。入力信号とサンプリング周波数が上記のよう
な関係にあるとき、サンプリングされた信号は０からｆ
ｓ／２の範囲に変換される。図６は、入力信号とサンプ
リングされた信号との関係を示したものであり、Ｎ・ｆ
ｓ〜Ｎ・ｆｓ＋ｆｓ／２の範囲にある信号は０〜ｆｓ／
２の範囲に変換され、Ｎ・ｆｓ＋ｆｓ／２〜（Ｎ＋１）
・ｆｓの範囲にある信号は、入力信号の並びとは逆順に
０〜ｆｓ／２の範囲に（つまりｆｓ／２〜０）変換され
る。即ち、入力信号の周波数ｆと変換された信号の周波
数ｆ’との関係は、
・ｆｓからＮ・ｆｓ＋ｆｓ／２（Ｎは自然数）の範囲と
仮定する。入力信号とサンプリング周波数が上記のよう
な関係にあるとき、サンプリングされた信号は０からｆ
ｓ／２の範囲に変換される。図６は、入力信号とサンプ
リングされた信号との関係を示したものであり、Ｎ・ｆ
ｓ〜Ｎ・ｆｓ＋ｆｓ／２の範囲にある信号は０〜ｆｓ／
２の範囲に変換され、Ｎ・ｆｓ＋ｆｓ／２〜（Ｎ＋１）
・ｆｓの範囲にある信号は、入力信号の並びとは逆順に
０〜ｆｓ／２の範囲に（つまりｆｓ／２〜０）変換され
る。即ち、入力信号の周波数ｆと変換された信号の周波
数ｆ’との関係は、
【００１５】
【数２】
【００１６】となる。従って、図５Ａの入力信号はサン
プリングにより図５Ｂに示す位置に変換される。変換後
の最低周波数ｆａ、最高周波数ｆｂは、
プリングにより図５Ｂに示す位置に変換される。変換後
の最低周波数ｆａ、最高周波数ｆｂは、
【００１７】
【数３】
【００１８】となる。また、得られたサンプリングデー
タ（アナログ／デジタル変換回路１０３の出力）は、周
波数変換された信号の振幅データである。
タ（アナログ／デジタル変換回路１０３の出力）は、周
波数変換された信号の振幅データである。
【００１９】次に、このデジタルデータをアナログ／デ
ジタル変換回路１０３に与えられているクロック信号と
同じクロック信号（つまりサンプリング周波数と同じ周
波数）で、デジタル／アナログ変換回路１０４によりア
ナログ信号に変換すると、変換されたアナログ信号は、
図５Ｃのように元の信号成分の他にサンプリング周波数
の整数倍の周波数の両側にｆａだけ離れた位置に信号と
同じ帯域を持つ成分（エイリアスと呼ぶ）が現れる。更
に、デジタル／アナログ変換回路１０４の出力成分の中
の１つをフィルタ回路１０５により取り出せば、希望の
周波数に変換された信号を得ることができる。図５Ｃの
場合では、（２−Ｎ）・ｆｓだけ周波数変換した信号を
選んでいる。斯して、本発明による周波数変換回路が実
現できる。
ジタル変換回路１０３に与えられているクロック信号と
同じクロック信号（つまりサンプリング周波数と同じ周
波数）で、デジタル／アナログ変換回路１０４によりア
ナログ信号に変換すると、変換されたアナログ信号は、
図５Ｃのように元の信号成分の他にサンプリング周波数
の整数倍の周波数の両側にｆａだけ離れた位置に信号と
同じ帯域を持つ成分（エイリアスと呼ぶ）が現れる。更
に、デジタル／アナログ変換回路１０４の出力成分の中
の１つをフィルタ回路１０５により取り出せば、希望の
周波数に変換された信号を得ることができる。図５Ｃの
場合では、（２−Ｎ）・ｆｓだけ周波数変換した信号を
選んでいる。斯して、本発明による周波数変換回路が実
現できる。
【００２０】尚、図７はトレース／ホールド回路の一例
を示す図である。７０１はアナログスイッチであり、制
御クロック信号が「Ｈ」の時にＯＦＦになって入力値を
保持し、制御クロック信号が「Ｌ」の時にＯＮになって
トラック状態になる。７０２はコンデンサ、７０３はア
ナログ入力源にスイッチ動作の影響が及ばないようにす
るためと負荷によるコンデンサ７０２の放電がないよう
にするためのバッファとしてのオペアンプである。
を示す図である。７０１はアナログスイッチであり、制
御クロック信号が「Ｈ」の時にＯＦＦになって入力値を
保持し、制御クロック信号が「Ｌ」の時にＯＮになって
トラック状態になる。７０２はコンデンサ、７０３はア
ナログ入力源にスイッチ動作の影響が及ばないようにす
るためと負荷によるコンデンサ７０２の放電がないよう
にするためのバッファとしてのオペアンプである。
【００２１】図８はアナログ／デジタル変換回路の一例
を示す図である。８０１は基準抵抗、８０２は基準抵抗
８０１により分けられた比較電圧とアナログ入力電圧と
一致するかどうかを判定する比較回路、８０３は比較回
路８０２の出力を入力するＡＮＤ回路、８０４は８量子
化を３ビットの信号にするエンコーダ回路、８０５はオ
ーバーレンジ情報を出力する出力回路、８０６はサンプ
リングクロック信号により比較回路８０２を制御するド
ライバ回路である。
を示す図である。８０１は基準抵抗、８０２は基準抵抗
８０１により分けられた比較電圧とアナログ入力電圧と
一致するかどうかを判定する比較回路、８０３は比較回
路８０２の出力を入力するＡＮＤ回路、８０４は８量子
化を３ビットの信号にするエンコーダ回路、８０５はオ
ーバーレンジ情報を出力する出力回路、８０６はサンプ
リングクロック信号により比較回路８０２を制御するド
ライバ回路である。
【００２２】図９はデジタル／アナログ変換回路の一例
を示す図である。９０１はデジタル入力信号が入力され
てバイナリコードを出力するデコーダ回路、９０２は基
準抵抗、９０３はデコーダ回路９０１の出力により選択
され、駆動するスイッチ、９０４は増幅器である。
を示す図である。９０１はデジタル入力信号が入力され
てバイナリコードを出力するデコーダ回路、９０２は基
準抵抗、９０３はデコーダ回路９０１の出力により選択
され、駆動するスイッチ、９０４は増幅器である。
【００２３】
【発明の効果】本発明によれば、入力信号の最低周波数
の２倍以下の周波数の周期で、入力信号をサンプリング
し、デジタル信号に変換することにより周波数変換を行
うようにしたので、周波数変換器をデジタルＩＣ内に組
み込むことができ、信号処理と周波数変換とを伴うシス
テム等において、システムの小型化及び低消費電力化が
可能となる。またアナログ／デジタル変換手段の前段に
保持手段を用いれば、アナログ／デジタル変換器に高速
性が要求されず、しかもサンプリング精度が向上する。
の２倍以下の周波数の周期で、入力信号をサンプリング
し、デジタル信号に変換することにより周波数変換を行
うようにしたので、周波数変換器をデジタルＩＣ内に組
み込むことができ、信号処理と周波数変換とを伴うシス
テム等において、システムの小型化及び低消費電力化が
可能となる。またアナログ／デジタル変換手段の前段に
保持手段を用いれば、アナログ／デジタル変換器に高速
性が要求されず、しかもサンプリング精度が向上する。
【図１】本発明の一実施例を示すブロック図である。
【図２】従来例を示すブロック図である。
【図３】従来の動作の様子を示す図である。
【図４】トレース／ホールド回路の動作の様子を示す図
である。
である。
【図５】本実施例の動作の様子を示す図である。
【図６】サンプリングによる周波数変換を示す図であ
る。
る。
【図７】トレース／ホールド回路の一例である。
【図８】アナログ／デジタル変換回路の一例である。
【図９】デジタル／アナログ変換回路の一例である。
１０１ 入力端子 １０２ トレース／ホールド回路 １０３ アナログ／デジタル変換回路 １０４ デジタル／アナログ変換回路 １０５ フィルタ回路 １０６ クロック信号生成器 １０７ 出力端子 ２０１ 発振器 ２０２ 乗算器（ミキサ） ２０３ フィルタ回路 ７０１ アナログスイッチ ７０２ コンデンサ ７０３ オペアンプ ８０１ 基準抵抗 ８０２ 比較回路 ８０３ ＡＮＤ回路 ８０４ エンコーダ回路 ８０５ 出力回路 ８０６ ドライバ回路 ９０１ デコーダ回路 ９０２ 基準抵抗 ９０３ スイッチ ９０４ 増幅器
Claims (4)
- 【請求項１】 低域成分を含まない入力信号が供給され
る入力端子と、該入力信号の最低周波数の２倍以下の周
波数で、前記入力信号をサンプリングし、デジタル信号
に変換するアナログ／デジタル変換手段を具備し、この
アナログ／デジタル変換手段の出力に基づき周波数変換
された信号の振幅データを得ることを特徴とする周波数
変換装置。 - 【請求項２】 低域成分を含まない入力信号が供給され
る入力端子と、該入力信号を保持する保持手段と、前記
保持手段により保持された信号を前記入力信号の最低周
波数の２倍以下の周波数でサンプリングし、デジタル信
号に変換するアナログ／デジタル変換手段を具備し、こ
のアナログ／デジタル変換手段に基づき周波数変換され
た信号の振幅データを得ることを特徴とする周波数変換
装置。 - 【請求項３】 低域成分を含まない入力信号が供給され
る入力端子と、該入力信号の最低周波数の２倍以下の周
波数で、前記入力信号をサンプリングし、デジタル信号
に変換するアナログ／デジタル変換手段と、前記アナロ
グ／デジタル変換手段からのデジタル信号をアナログ信
号に変換するデジタル／アナログ変換手段と、前記デジ
タル／アナログ変換手段により変換されたアナログ信号
の不要部分を除去し、信号成分の一部を取り出すフィル
タ手段とを具備し、周波数変換された信号を得ることを
特徴とする周波数変換装置。 - 【請求項４】 低域成分を含まない入力信号が供給され
る入力端子と、該入力信号を保持する保持手段と、前記
保持手段により保持された信号を該入力信号の最低周波
数の２倍以下の周波数でサンプリングし、デジタル信号
に変換するアナログ／デジタル変換手段と、前記アナロ
グ／デジタル変換手段からのデジタル信号をアナログ信
号に変換するデジタル／アナログ変換手段と、前記デジ
タル／アナログ変換手段により変換されたアナログ信号
の不要部分を除去し、信号成分の一部を取り出すフィル
タ手段とを具備し、周波数変換された信号を得ることを
特徴とする周波数変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13089892A JPH05327356A (ja) | 1992-05-22 | 1992-05-22 | 周波数変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13089892A JPH05327356A (ja) | 1992-05-22 | 1992-05-22 | 周波数変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05327356A true JPH05327356A (ja) | 1993-12-10 |
Family
ID=15045301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13089892A Pending JPH05327356A (ja) | 1992-05-22 | 1992-05-22 | 周波数変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05327356A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6836650B2 (en) | 1998-10-21 | 2004-12-28 | Parkervision, Inc. | Methods and systems for down-converting electromagnetic signals, and applications thereof |
| JP2011044805A (ja) * | 2009-08-19 | 2011-03-03 | Asahi Kasei Electronics Co Ltd | サンプリングミキサ回路 |
| JP2011114613A (ja) * | 2009-11-27 | 2011-06-09 | Internatl Business Mach Corp <Ibm> | 無線受信機、無線通信システム、無線通信方法およびプログラム |
-
1992
- 1992-05-22 JP JP13089892A patent/JPH05327356A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6836650B2 (en) | 1998-10-21 | 2004-12-28 | Parkervision, Inc. | Methods and systems for down-converting electromagnetic signals, and applications thereof |
| JP2011044805A (ja) * | 2009-08-19 | 2011-03-03 | Asahi Kasei Electronics Co Ltd | サンプリングミキサ回路 |
| JP2011114613A (ja) * | 2009-11-27 | 2011-06-09 | Internatl Business Mach Corp <Ibm> | 無線受信機、無線通信システム、無線通信方法およびプログラム |
| US8391815B2 (en) | 2009-11-27 | 2013-03-05 | International Business Machines Corporation | Radio receiver, radio communication system, radio communication method, and program |
| US8755760B2 (en) | 2009-11-27 | 2014-06-17 | International Business Machines Corporation | Radio receiver, radio communication system, radio communication method, and program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05327356A (ja) | 周波数変換装置 | |
| US4219879A (en) | Digital to analog conversion system | |
| JP2001345700A (ja) | Ａ／ｄ変換回路 | |
| US7129868B2 (en) | Sample rate converting device and method | |
| EP0209562B1 (en) | Apparatus for analogue to digital conversion | |
| EP0729251A3 (en) | Data reproducing method and data reproducing unit with sampling | |
| JP2584437B2 (ja) | Ａ／ｄ変換回路 | |
| JPH04331517A (ja) | 信号加算装置および信号加算方法 | |
| JPH0295024A (ja) | マルチプレクサ付σ△変調形ａ／ｄ変換器 | |
| GB2194695A (en) | Apparatus for producing a differential PCM signal | |
| SU1451866A1 (ru) | Дельта-сигма-кодер | |
| JP3895235B2 (ja) | クロック生成方法及び回路並びにａ／ｄ変換方法及び装置 | |
| JP3286822B2 (ja) | Ｎ逓倍回路 | |
| JP2780421B2 (ja) | ノイズシェーピング型量子化装置 | |
| JPH04331516A (ja) | 信号乗算装置および信号乗算方法 | |
| JPH0685679A (ja) | Ｄ／ａ変換装置 | |
| JP3089138B2 (ja) | 量子化回路 | |
| JPH09246971A (ja) | デジタル信号処理装置 | |
| JPH05218863A (ja) | ディジタル−アナログ変換装置 | |
| JPH09261542A (ja) | Ｃｃｄカメラ装置 | |
| JPH0125472B2 (ja) | ||
| JPH01198799A (ja) | 遅延信号処理回路 | |
| JPH01274514A (ja) | Ｄ／ａ変換装置 | |
| JPH0787378B2 (ja) | デルタ変調器 | |
| JP2005136523A (ja) | テレビ信号処理装置 |