JPH05326802A - 複合リードフレーム、およびこの複合リードフレームを用いた半導体装置 - Google Patents
複合リードフレーム、およびこの複合リードフレームを用いた半導体装置Info
- Publication number
- JPH05326802A JPH05326802A JP12581392A JP12581392A JPH05326802A JP H05326802 A JPH05326802 A JP H05326802A JP 12581392 A JP12581392 A JP 12581392A JP 12581392 A JP12581392 A JP 12581392A JP H05326802 A JPH05326802 A JP H05326802A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- lead
- wiring board
- frame body
- main body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】配線基板とリードフレーム本体との半田付け時
において配線基板あるいはリードフレーム本体に熱膨張
差に起因した反りが発生することを防止できる複合リー
ドフレーム、およびこの複合リードフレームを用いた半
導体装置を提供する。 【構成】外枠部１４に連続してリード部１５，１６が形
成されたリードフレーム本体１１と、半導体チップ１３
が搭載されるチップ搭載部１２ａおよびこのチップ搭載
部１２ａに向かって伸長する配線パターン２１が形成さ
れた配線基板１２とを有し、配線基板１２の配線パター
ン２１をリードフレーム本体１１のリード部１５，１６
に結合して配線パターン２１とリード部１５，１６との
電気的接続状態を維持する複合リードフレームであっ
て、前記リードフレーム本体１１の外枠部１４に、リー
ドフレーム本体１１のリード部１５，１６と配線基板１
２との熱膨張差を吸収するクッション部１７，１８，２
５を形成した。
において配線基板あるいはリードフレーム本体に熱膨張
差に起因した反りが発生することを防止できる複合リー
ドフレーム、およびこの複合リードフレームを用いた半
導体装置を提供する。 【構成】外枠部１４に連続してリード部１５，１６が形
成されたリードフレーム本体１１と、半導体チップ１３
が搭載されるチップ搭載部１２ａおよびこのチップ搭載
部１２ａに向かって伸長する配線パターン２１が形成さ
れた配線基板１２とを有し、配線基板１２の配線パター
ン２１をリードフレーム本体１１のリード部１５，１６
に結合して配線パターン２１とリード部１５，１６との
電気的接続状態を維持する複合リードフレームであっ
て、前記リードフレーム本体１１の外枠部１４に、リー
ドフレーム本体１１のリード部１５，１６と配線基板１
２との熱膨張差を吸収するクッション部１７，１８，２
５を形成した。
Description
【０００１】
【産業上の利用分野】この発明は、半導体チップの電極
を配線基板を介してリードフレーム本体に接続する半導
体装置用の複合リードフレームであって、詳しくは、接
合時等の熱に起因して発生するリードフレーム本体と配
線基板との熱膨張差を吸収するようにした複合リードフ
レームに関する。
を配線基板を介してリードフレーム本体に接続する半導
体装置用の複合リードフレームであって、詳しくは、接
合時等の熱に起因して発生するリードフレーム本体と配
線基板との熱膨張差を吸収するようにした複合リードフ
レームに関する。
【０００２】
【従来の技術】従来の複合リードフレームとしては、特
開平３−８４９３９号公報および特開平３−８９５３９
号公報等に記載されたものが知られる。例えば、後者の
特開平３−８９５３９号公報に記載された複合リードフ
レームは、リードフレーム本体のインナリード部の先端
に間隔を隔て導電パターンが形成されたフィルムを配設
し、半導体チップの電極をボンディングワイヤ等でフィ
ルムの導電パターンに、また、このフィルムの導電パタ
ーンを半田等でリードフレーム本体のインナリード部に
接続し、フィルムの導電パターンを介して半導体チップ
の電極をリードフレーム本体のインナリード部に接続す
る。
開平３−８４９３９号公報および特開平３−８９５３９
号公報等に記載されたものが知られる。例えば、後者の
特開平３−８９５３９号公報に記載された複合リードフ
レームは、リードフレーム本体のインナリード部の先端
に間隔を隔て導電パターンが形成されたフィルムを配設
し、半導体チップの電極をボンディングワイヤ等でフィ
ルムの導電パターンに、また、このフィルムの導電パタ
ーンを半田等でリードフレーム本体のインナリード部に
接続し、フィルムの導電パターンを介して半導体チップ
の電極をリードフレーム本体のインナリード部に接続す
る。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
た従来の複合リードフレームにあっては、リードフレー
ム本体が銅等の金属、フィルムがポリイミド等の樹脂か
らなり、熱膨張率が異なるため、導電パターンとインナ
リード部との半田付け時等に発生する熱でフィルムある
いはリードフレーム本体に反り等の不都合が発生すると
いう問題があった。この発明は、上記問題に鑑みてなさ
れたもので、半田付け時等にフィルムあるいはリードフ
レーム本体に反り等の不都合が発生することを防止でき
る複合リードフレーム、また、この複合リードフレーム
を用いた半導体装置を提供することを目的とする。
た従来の複合リードフレームにあっては、リードフレー
ム本体が銅等の金属、フィルムがポリイミド等の樹脂か
らなり、熱膨張率が異なるため、導電パターンとインナ
リード部との半田付け時等に発生する熱でフィルムある
いはリードフレーム本体に反り等の不都合が発生すると
いう問題があった。この発明は、上記問題に鑑みてなさ
れたもので、半田付け時等にフィルムあるいはリードフ
レーム本体に反り等の不都合が発生することを防止でき
る複合リードフレーム、また、この複合リードフレーム
を用いた半導体装置を提供することを目的とする。
【０００４】
【課題を解決するための手段】上記目的を達成するた
め、請求項１の発明は、外枠部に連続してリード部が形
成されたリードフレーム本体と、半導体チップが搭載さ
れるチップ搭載部およびこのチップ搭載部に向かって伸
長する配線パターンが形成された配線基板とを有し、前
記配線基板の配線パターンを前記リードフレーム本体の
リード部に結合して前記配線パターンと前記リード部と
の電気的接続状態を維持する複合リードフレームであっ
て、前記リードフレーム本体の外枠部に、前記リードフ
レーム本体のリード部と前記配線基板との熱膨張差を吸
収するクッション部を形成した。
め、請求項１の発明は、外枠部に連続してリード部が形
成されたリードフレーム本体と、半導体チップが搭載さ
れるチップ搭載部およびこのチップ搭載部に向かって伸
長する配線パターンが形成された配線基板とを有し、前
記配線基板の配線パターンを前記リードフレーム本体の
リード部に結合して前記配線パターンと前記リード部と
の電気的接続状態を維持する複合リードフレームであっ
て、前記リードフレーム本体の外枠部に、前記リードフ
レーム本体のリード部と前記配線基板との熱膨張差を吸
収するクッション部を形成した。
【０００５】また、請求項２の発明は、外枠部に連続し
てリード部が形成されたリードフレーム本体と、このリ
ードフレーム本体のリード部に結合して電気的接続状態
を維持する配線パターンが形成された配線基板と、この
配線基板上に搭載され、電極が配線パターンに接続され
る半導体チップと、を有する半導体装置において、前記
リードフレーム本体の外枠部に前記リードフレーム本体
のリード部と前記配線基板との熱膨張差を吸収するクッ
ション部を形成した。
てリード部が形成されたリードフレーム本体と、このリ
ードフレーム本体のリード部に結合して電気的接続状態
を維持する配線パターンが形成された配線基板と、この
配線基板上に搭載され、電極が配線パターンに接続され
る半導体チップと、を有する半導体装置において、前記
リードフレーム本体の外枠部に前記リードフレーム本体
のリード部と前記配線基板との熱膨張差を吸収するクッ
ション部を形成した。
【０００６】
【作用】この発明の半導体装置は、配線基板とリードフ
レーム本体との熱膨張率が異なり半田付け時等に配線基
板とリードフレーム本体とに熱膨張差が発生しても、こ
の熱膨張差を外枠部のクッション部で吸収できるため、
配線基板あるいはリードフレーム本体に反り等の不都合
が発生することを防止できる。
レーム本体との熱膨張率が異なり半田付け時等に配線基
板とリードフレーム本体とに熱膨張差が発生しても、こ
の熱膨張差を外枠部のクッション部で吸収できるため、
配線基板あるいはリードフレーム本体に反り等の不都合
が発生することを防止できる。
【０００７】
【実施例】以下、この発明の実施例を図面を参照して説
明する。図１から図３はこの発明の一実施例にかかる複
合リードフレームを用いた半導体装置を表し、図１が同
半導体装置の平面図、図２が同半導体装置の断面図、図
３が同半導体装置の一部拡大断面図である。
明する。図１から図３はこの発明の一実施例にかかる複
合リードフレームを用いた半導体装置を表し、図１が同
半導体装置の平面図、図２が同半導体装置の断面図、図
３が同半導体装置の一部拡大断面図である。
【０００８】図中、１１はリードフレーム本体、１２は
いわゆるＦＰＣからなる配線基板、１３は半導体チップ
を示す。リードフレーム本体１１は、外枠部１４、アウ
タリード部１５およびインナリード部１６を有し、厚さ
が０．１５ｍｍのＦｅ−Ｎｉ合金板（Ｎｉ含有率 ４２
％）をプレス加工して成形される。外枠部１４には、空
間１４ａが形成され、空間１４ａによって空間１４ａ間
に鉤型状の第１のクッションリード（クッション部）１
７と帯状の第２のクッションリード（クッション部）１
８とが形成される。第１のクッションリード１７は各リ
ード部１４，１５の延在方向に対する剛性が小さく、こ
の延在方向に容易に変形する。同様に、第２のクッショ
ンリード１８は、各リード部１５，１６と直交する方向
に延在し、小さな曲げ剛性を有する。
いわゆるＦＰＣからなる配線基板、１３は半導体チップ
を示す。リードフレーム本体１１は、外枠部１４、アウ
タリード部１５およびインナリード部１６を有し、厚さ
が０．１５ｍｍのＦｅ−Ｎｉ合金板（Ｎｉ含有率 ４２
％）をプレス加工して成形される。外枠部１４には、空
間１４ａが形成され、空間１４ａによって空間１４ａ間
に鉤型状の第１のクッションリード（クッション部）１
７と帯状の第２のクッションリード（クッション部）１
８とが形成される。第１のクッションリード１７は各リ
ード部１４，１５の延在方向に対する剛性が小さく、こ
の延在方向に容易に変形する。同様に、第２のクッショ
ンリード１８は、各リード部１５，１６と直交する方向
に延在し、小さな曲げ剛性を有する。
【０００９】アウタリード部１５は外枠部１４に一体に
連続し、また、アウタリード部１５とインナリード部１
６とは矩形枠状のタイバー１９を介して一体に連続し、
インナリード部１６は先端が後述する配線基板１２の配
線パターンと接合する。タイバー１９はモールド完了ま
でインナリード部１６の変形を防止し、インナリード部
１６の表面には先端から１ｍｍ程度の範囲に７〜１０μ
ｍの厚さに錫めっき層１６ａ（図３参照）が施される。
連続し、また、アウタリード部１５とインナリード部１
６とは矩形枠状のタイバー１９を介して一体に連続し、
インナリード部１６は先端が後述する配線基板１２の配
線パターンと接合する。タイバー１９はモールド完了ま
でインナリード部１６の変形を防止し、インナリード部
１６の表面には先端から１ｍｍ程度の範囲に７〜１０μ
ｍの厚さに錫めっき層１６ａ（図３参照）が施される。
【００１０】また、このタイバー１９は、４角で第３の
クッションリード２５（クッション部）を介し外枠部１
４と連続する。この第３のクッションリード２５も、上
述した第１のクッションリード１７と同様に、剛性が小
さく、タイバー１９の変位を許容する。
クッションリード２５（クッション部）を介し外枠部１
４と連続する。この第３のクッションリード２５も、上
述した第１のクッションリード１７と同様に、剛性が小
さく、タイバー１９の変位を許容する。
【００１１】配線基板１２は、平面視矩形状をなし、中
央に半導体チップ１３を搭載する搭載部１２ａが形成さ
れる。この配線基板１２は、図３に明示されるように、
絶縁層２０の表面に導電パターン２１を積層して構成さ
れ、さらに、この導電パターン２１上にメッキ層２２が
形成される。絶縁層２０は厚さが５０μｍのポリイミド
から、導電パターン２２は厚さが３５μｍの銅箔から構
成され、また、メッキ層２２はニッケル下地（厚さ １
〜３μｍ）の金めっき（厚さ ０．５〜１．５μｍ）か
らなりリードフレーム本体１１のインナリード部１６と
後述する半田によって金−錫共晶合金を形成して冶金的
に接合する。
央に半導体チップ１３を搭載する搭載部１２ａが形成さ
れる。この配線基板１２は、図３に明示されるように、
絶縁層２０の表面に導電パターン２１を積層して構成さ
れ、さらに、この導電パターン２１上にメッキ層２２が
形成される。絶縁層２０は厚さが５０μｍのポリイミド
から、導電パターン２２は厚さが３５μｍの銅箔から構
成され、また、メッキ層２２はニッケル下地（厚さ １
〜３μｍ）の金めっき（厚さ ０．５〜１．５μｍ）か
らなりリードフレーム本体１１のインナリード部１６と
後述する半田によって金−錫共晶合金を形成して冶金的
に接合する。
【００１２】後述するように、この配線基板１２は、Ｃ
ＣＬ（Ｃｏｐｐｅｒ ＣｌａｕｄＬａｍｉｎａｔｉｏ
ｎ）法により無酸素銅圧延銅箔にポリイミドワニスをキ
ャスティングした後、圧延銅箔にホトレジスト等で所定
のパターンに導電パターン２１を形成し、この導電パタ
ーン２１にめっき層２２を形成して製造される。
ＣＬ（Ｃｏｐｐｅｒ ＣｌａｕｄＬａｍｉｎａｔｉｏ
ｎ）法により無酸素銅圧延銅箔にポリイミドワニスをキ
ャスティングした後、圧延銅箔にホトレジスト等で所定
のパターンに導電パターン２１を形成し、この導電パタ
ーン２１にめっき層２２を形成して製造される。
【００１３】半導体チップ１３は、多数の電極を有し、
上述した配線基板１２の搭載部１２ａ上に搭載される。
この半導体チップ１３は、電極がボンディングワイヤ２
４によって配線基板１２の導電パターン２１と接続さ
れ、このめっき層２２を介してリードフレーム本体１１
と接続される。
上述した配線基板１２の搭載部１２ａ上に搭載される。
この半導体チップ１３は、電極がボンディングワイヤ２
４によって配線基板１２の導電パターン２１と接続さ
れ、このめっき層２２を介してリードフレーム本体１１
と接続される。
【００１４】この実施例の半導体装置は、先ず、Ｆｅ−
Ｎｉ合金板にプレス加工を施して各リード部１５，１６
および外枠部１４を同時に形成してリードフレーム本体
１１を成形する。ここで、リードフレーム本体１１は各
リード部１５，１６のピッチおよび数を品種の異なる配
線基板１２に対して互換性を持たせて、すなわち共通化
して成形する。このため、１つの金型で各種の配線基板
に共通なリードフレーム本体を製造でき、その製造コス
トを低減できる。
Ｎｉ合金板にプレス加工を施して各リード部１５，１６
および外枠部１４を同時に形成してリードフレーム本体
１１を成形する。ここで、リードフレーム本体１１は各
リード部１５，１６のピッチおよび数を品種の異なる配
線基板１２に対して互換性を持たせて、すなわち共通化
して成形する。このため、１つの金型で各種の配線基板
に共通なリードフレーム本体を製造でき、その製造コス
トを低減できる。
【００１５】また、プレス金型は、ポンチのクリアラン
スを銅系および鉄系材料の板に対し共通化し、各種材料
の板に対し互換性を持たせた。ここで、一般に、プレス
金型のクリアランスは弾性係数が大きな鉄系材料に対し
ては大きく、銅系材料に対しては小さく設定され、銅系
材料に対してはクリアランスが大きくなるとバリ等が発
生しやすくなる。しかしながら、配線基板１２を介して
半導体チップ１３の電極をリードフレーム本体１１に接
続する本願実施例の構造、すなわち、複合リードフレー
ムを採用する半導体装置では、インナリード部１６にボ
ンディングワイヤ２４を接続せずインナリード部１６の
ピッチ間を大きくとれるため、バリ等が実用上大きな支
障を生じることがない。より具体的に述べれば、複合リ
ードフレームを採用する半導体装置では、リードフレー
ム１１のインナリード部１６の下面に５μｍ程度のバリ
が発生しても、インナリード部１６上に７〜１５μｍ程
度のめっき層２２が施されるため、実用上支障を生じな
い。
スを銅系および鉄系材料の板に対し共通化し、各種材料
の板に対し互換性を持たせた。ここで、一般に、プレス
金型のクリアランスは弾性係数が大きな鉄系材料に対し
ては大きく、銅系材料に対しては小さく設定され、銅系
材料に対してはクリアランスが大きくなるとバリ等が発
生しやすくなる。しかしながら、配線基板１２を介して
半導体チップ１３の電極をリードフレーム本体１１に接
続する本願実施例の構造、すなわち、複合リードフレー
ムを採用する半導体装置では、インナリード部１６にボ
ンディングワイヤ２４を接続せずインナリード部１６の
ピッチ間を大きくとれるため、バリ等が実用上大きな支
障を生じることがない。より具体的に述べれば、複合リ
ードフレームを採用する半導体装置では、リードフレー
ム１１のインナリード部１６の下面に５μｍ程度のバリ
が発生しても、インナリード部１６上に７〜１５μｍ程
度のめっき層２２が施されるため、実用上支障を生じな
い。
【００１６】この後は、リードフレーム本体１１のイン
ナリード部１６の先端部分に約１ｍｍの範囲にわたって
錫めっきを施し、このインナリード部１６と配線基板１
２の導電パターン２１とを２５０〜３００°Ｃの温度で
加圧して、すなわち、いわゆる低融点ろう接により接合
する。このインナリード部１６と導電パターン２１と
は、導電パターン２１のめっき層２２の金とが共晶合金
を形成して冶金的に結合する。
ナリード部１６の先端部分に約１ｍｍの範囲にわたって
錫めっきを施し、このインナリード部１６と配線基板１
２の導電パターン２１とを２５０〜３００°Ｃの温度で
加圧して、すなわち、いわゆる低融点ろう接により接合
する。このインナリード部１６と導電パターン２１と
は、導電パターン２１のめっき層２２の金とが共晶合金
を形成して冶金的に結合する。
【００１７】なお、インナリード部１６と導電パターン
２１との接続は６０％Ｓｎ−４０％Ｐｂの共晶半田を用
いることも可能である。そして、この共晶半田を用いる
場合は、２５０〜３００°Ｃの温度で、すなわち、上述
の場合よりも低い温度で接続することができる。
２１との接続は６０％Ｓｎ−４０％Ｐｂの共晶半田を用
いることも可能である。そして、この共晶半田を用いる
場合は、２５０〜３００°Ｃの温度で、すなわち、上述
の場合よりも低い温度で接続することができる。
【００１８】ここで、ろう接時においては、上述の２５
０〜３００°Ｃの温度に加熱されるため、後に冷却され
ると配線基板１２とリードフレーム本体１１との熱膨張
差が発生する。すなわち、この実施例では、配線基板１
２の熱膨張率が２２×１０-6／°Ｃ、上述したＦｅ−Ｎ
ｉ合金のリードフレーム本体１１の熱膨張率が４．５×
１０-6／°Ｃであるため、これら配線基板１２とリード
フレーム１１とに熱膨張差が発生する。しかしながら、
この熱膨張差は各クッションリード部１７，１８，２５
の変形で吸収される。したがって、配線基板１２あるい
はリードフレーム本体１１に反り等の不都合が発生する
ことがない。
０〜３００°Ｃの温度に加熱されるため、後に冷却され
ると配線基板１２とリードフレーム本体１１との熱膨張
差が発生する。すなわち、この実施例では、配線基板１
２の熱膨張率が２２×１０-6／°Ｃ、上述したＦｅ−Ｎ
ｉ合金のリードフレーム本体１１の熱膨張率が４．５×
１０-6／°Ｃであるため、これら配線基板１２とリード
フレーム１１とに熱膨張差が発生する。しかしながら、
この熱膨張差は各クッションリード部１７，１８，２５
の変形で吸収される。したがって、配線基板１２あるい
はリードフレーム本体１１に反り等の不都合が発生する
ことがない。
【００１９】次に、半導体チップ１３の電極と配線基板
１２の導電パターン２１との間をボンディングワイヤ２
４で接続し、さらに、半導体チップ１３を樹脂封止す
る。そして、この後に、タイバー１９、第１のクッショ
ンリード部１７、外枠部１４を切断して半導体装置が完
成する。
１２の導電パターン２１との間をボンディングワイヤ２
４で接続し、さらに、半導体チップ１３を樹脂封止す
る。そして、この後に、タイバー１９、第１のクッショ
ンリード部１７、外枠部１４を切断して半導体装置が完
成する。
【００２０】なお、上述した実施例では、リードフレー
ム本体１１をＦｅ−４２％Ｎｉ合金の板から構成する
が、このリードフレーム本体１１は亜鉛を０．０５〜
０．１５重量％含む銅合金から構成することもできる。
そして、前述したように、この銅合金からなるリードフ
レーム本体１１も、共通のプレス金型によってプレス成
形することができるため、コストの低減が図れる。
ム本体１１をＦｅ−４２％Ｎｉ合金の板から構成する
が、このリードフレーム本体１１は亜鉛を０．０５〜
０．１５重量％含む銅合金から構成することもできる。
そして、前述したように、この銅合金からなるリードフ
レーム本体１１も、共通のプレス金型によってプレス成
形することができるため、コストの低減が図れる。
【００２１】
【発明の効果】以上説明したように、この発明によれ
ば、クッション部でリードフレーム本体と配線基板の熱
膨張差を吸収できるため、リードフレーム本体のリード
部と配線基板の導電パターンとの半田付け時において発
生する熱でリードフレーム本体あるいは配線基板に反り
等の不都合が発生することを防止できるという効果を得
られる。
ば、クッション部でリードフレーム本体と配線基板の熱
膨張差を吸収できるため、リードフレーム本体のリード
部と配線基板の導電パターンとの半田付け時において発
生する熱でリードフレーム本体あるいは配線基板に反り
等の不都合が発生することを防止できるという効果を得
られる。
【００２２】特に、上述した実施例においては、リード
フレーム本体のリード部のピッチを大きくできるという
複合リードフレームの特性に着目し、銅系あるいは鉄系
のリードフレーム本体も共通の金型でプレス成形するた
め、その製造コストを低減できるという効果が得られ
る。
フレーム本体のリード部のピッチを大きくできるという
複合リードフレームの特性に着目し、銅系あるいは鉄系
のリードフレーム本体も共通の金型でプレス成形するた
め、その製造コストを低減できるという効果が得られ
る。
【図１】 この発明の一実施例にかかる半導体装置の平
面図である。
面図である。
【図２】 同半導体装置の断面図である。
【図３】 同半導体装置の一部拡大断面図である。
１１ リードフレーム本体 １２ 配線基板 １３ 半導体チップ １４ 外枠部 １５ アウタリード部 １６ インナリード部 １７ 第１のクッションリード（クッション部） １８ 第２のクッションリード（クッション部） ２１ 導電パターン ２５ 第３のクッションリード（クッション部）
Claims (2)
- 【請求項１】外枠部に連続してリード部が形成されたリ
ードフレーム本体と、半導体チップが搭載されるチップ
搭載部およびこのチップ搭載部に向かって伸長する配線
パターンが形成された配線基板とを有し、前記配線基板
の配線パターンを前記リードフレーム本体のリード部に
結合して前記配線パターンと前記リード部との電気的接
続状態を維持する複合リードフレームであって、 前記リードフレーム本体の外枠部に、前記リードフレー
ム本体のリード部と前記配線基板との熱膨張差を吸収す
るクッション部を形成したことを特徴とする複合リード
フレーム。 - 【請求項２】外枠部に連続してリード部が形成されたリ
ードフレーム本体と、このリードフレーム本体のリード
部に結合して電気的接続状態を維持する配線パターンが
形成された配線基板と、この配線基板上に搭載され、電
極が配線パターンに接続される半導体チップと、を有す
る半導体装置において、前記リードフレーム本体の外枠
部に前記リードフレーム本体のリード部と前記配線基板
との熱膨張差を吸収するクッション部を形成したことを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12581392A JPH05326802A (ja) | 1992-05-19 | 1992-05-19 | 複合リードフレーム、およびこの複合リードフレームを用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12581392A JPH05326802A (ja) | 1992-05-19 | 1992-05-19 | 複合リードフレーム、およびこの複合リードフレームを用いた半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05326802A true JPH05326802A (ja) | 1993-12-10 |
Family
ID=14919569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12581392A Withdrawn JPH05326802A (ja) | 1992-05-19 | 1992-05-19 | 複合リードフレーム、およびこの複合リードフレームを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05326802A (ja) |
-
1992
- 1992-05-19 JP JP12581392A patent/JPH05326802A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3778887A (en) | Electronic devices and method for manufacturing the same | |
| US5421081A (en) | Method for producing electronic part mounting structure | |
| CN103515348A (zh) | 布线基板 | |
| JP3668066B2 (ja) | 半導体パッケージ用プリント配線板およびその製造方法 | |
| JPH04127564A (ja) | リードフレームの製造方法 | |
| JP3243684B2 (ja) | デバイスの実装構造 | |
| JPH05326802A (ja) | 複合リードフレーム、およびこの複合リードフレームを用いた半導体装置 | |
| JPS61150253A (ja) | 半導体リ−ドフレ−ム | |
| JP2010050288A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP3279844B2 (ja) | 半導体装置及びその製造方法 | |
| JP2716355B2 (ja) | 半導体装置の製造方法 | |
| JP3441194B2 (ja) | 半導体装置及びその製造方法 | |
| JP2879629B2 (ja) | リードフレームおよびその製造方法 | |
| JPH03283646A (ja) | 半導体装置 | |
| JP3889710B2 (ja) | 混成集積回路装置 | |
| JP2942790B2 (ja) | 半導体素子用多層リードフレーム | |
| JP3562074B2 (ja) | 半導体パッケージ用樹脂フレーム及び半導体パッケージの製造方法 | |
| JP3147189B2 (ja) | リードフレームおよびその製造方法 | |
| JP2975985B2 (ja) | 導電プレート及びその製造方法 | |
| JP3279846B2 (ja) | 半導体装置の製造方法 | |
| JPS5915386B2 (ja) | 半導体装置用ヘッダの製造方法 | |
| JPH01266790A (ja) | 混成集積回路基板およびその製造方法 | |
| JPH02174240A (ja) | 半導体装置の製造方法 | |
| JP2863424B2 (ja) | リード接続方法 | |
| JP3005841B2 (ja) | 半導体装置用リ−ドフレ−ム及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990803 |