JPH053167A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH053167A JPH053167A JP3180299A JP18029991A JPH053167A JP H053167 A JPH053167 A JP H053167A JP 3180299 A JP3180299 A JP 3180299A JP 18029991 A JP18029991 A JP 18029991A JP H053167 A JPH053167 A JP H053167A
- Authority
- JP
- Japan
- Prior art keywords
- film
- cvd
- contact hole
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的は、製造工程が少なく、したが
って製造コストが安価でありながら、層間絶縁膜として
のＣＶＤ膜に理想的な形状のコンタクトホールを形成す
ることが可能な半導体装置の製造方法を提供することで
ある。 【構成】 本発明では、まず比較的高温の条件でＣＶＤ
法を行い、次に比較的低温の条件でＣＶＤ法を行い、得
られるＣＶＤ膜の膜厚方向にＣＶＤ法の温度条件が連続
的または断続的に変化しているＣＶＤ膜１５を形成し、
このＣＶＤ膜１５をエッチングすることによりコンタク
トホールを形成する。
って製造コストが安価でありながら、層間絶縁膜として
のＣＶＤ膜に理想的な形状のコンタクトホールを形成す
ることが可能な半導体装置の製造方法を提供することで
ある。 【構成】 本発明では、まず比較的高温の条件でＣＶＤ
法を行い、次に比較的低温の条件でＣＶＤ法を行い、得
られるＣＶＤ膜の膜厚方向にＣＶＤ法の温度条件が連続
的または断続的に変化しているＣＶＤ膜１５を形成し、
このＣＶＤ膜１５をエッチングすることによりコンタク
トホールを形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係わり、特に半導体装置に形成してあるＣＶＤ膜に対
してコンタクトホールを作成する方法に関する。
に係わり、特に半導体装置に形成してあるＣＶＤ膜に対
してコンタクトホールを作成する方法に関する。
【０００２】
【従来の技術】半導体装置の半導体基板上には、層間絶
縁膜等として、窒化珪素膜あるいは酸化珪素膜がＣＶＤ
法により形成される場合がある。近年では、半導体装置
の多層配線化により、復層の層間絶縁膜が半導体基板上
に積層して形成される場合が多くなっている。
縁膜等として、窒化珪素膜あるいは酸化珪素膜がＣＶＤ
法により形成される場合がある。近年では、半導体装置
の多層配線化により、復層の層間絶縁膜が半導体基板上
に積層して形成される場合が多くなっている。
【０００３】半導体基板上に形成される層間絶縁膜に
は、半導体基板表面に形成してある半導体回路との電気
的接続などを行う必要から、コンタクトホールを形成す
る必要がある。コンタクトホールの内部には、アルミニ
ウムなどの金属電極層が被着されることから、コンタク
トホールは、その上部で拡開する方向のテーパ形状にな
っていることが好ましい。金属電極層が段切れなくコン
タクトホール内部に被着されるようにするためである。
金属電極層の段切れが生じると、接続不良などの問題を
生じる。
は、半導体基板表面に形成してある半導体回路との電気
的接続などを行う必要から、コンタクトホールを形成す
る必要がある。コンタクトホールの内部には、アルミニ
ウムなどの金属電極層が被着されることから、コンタク
トホールは、その上部で拡開する方向のテーパ形状にな
っていることが好ましい。金属電極層が段切れなくコン
タクトホール内部に被着されるようにするためである。
金属電極層の段切れが生じると、接続不良などの問題を
生じる。
【０００４】半導体基板上に積層してある層間絶縁膜に
対する従来のコンタクトホールの形成方法を図３に示
す。図３（Ａ）に示す従来例では、各種半導体回路が表
面に形成してある半導体基板２の上部に、第１電極層４
が形成してあり、この第１電極層４及び半導体基板２の
表面を覆うように、層間絶縁膜６が形成してある。層間
絶縁膜６は、例えばＣＶＤ法により形成される酸化珪素
膜である。このような層間絶縁膜６に、第１電極層４へ
のコンタクトホール１０を形成するため、従来では、層
間絶縁膜６を形成した後、その表面部分８に、ダメージ
形成用のイオン注入を行う。次に、層間絶縁膜６の表面
にレジスト膜を形成し、等方性エッチング及び異方性エ
ッチングを行い、コンタクトホール１０を形成する。
対する従来のコンタクトホールの形成方法を図３に示
す。図３（Ａ）に示す従来例では、各種半導体回路が表
面に形成してある半導体基板２の上部に、第１電極層４
が形成してあり、この第１電極層４及び半導体基板２の
表面を覆うように、層間絶縁膜６が形成してある。層間
絶縁膜６は、例えばＣＶＤ法により形成される酸化珪素
膜である。このような層間絶縁膜６に、第１電極層４へ
のコンタクトホール１０を形成するため、従来では、層
間絶縁膜６を形成した後、その表面部分８に、ダメージ
形成用のイオン注入を行う。次に、層間絶縁膜６の表面
にレジスト膜を形成し、等方性エッチング及び異方性エ
ッチングを行い、コンタクトホール１０を形成する。
【０００５】なお、表面部分８にダメージ部分形成用の
イオン注入を行うのは、そうすることで、コンタクトホ
ール１０を形成するための等方性エッチング及び等方性
エッチングに際し、ホール１０の上部に良好なテーパ部
分を形成するためである。イオン注入を行うことで、表
面部分８がダメージを受け、等方性エッチング時に、そ
の表面部分８が、より早いエッチング速度でエッチング
されて、その部分に良好なテーパ形状を形成することが
できる。
イオン注入を行うのは、そうすることで、コンタクトホ
ール１０を形成するための等方性エッチング及び等方性
エッチングに際し、ホール１０の上部に良好なテーパ部
分を形成するためである。イオン注入を行うことで、表
面部分８がダメージを受け、等方性エッチング時に、そ
の表面部分８が、より早いエッチング速度でエッチング
されて、その部分に良好なテーパ形状を形成することが
できる。
【０００６】また、図３（Ｂ）に示すように、エッチン
グ速度が相違する二層の絶縁膜６ａ，６ｂで層間絶縁膜
を構成し、上層の絶縁膜６ｂのエッチング速度が下層の
絶縁膜６ａのエッチング速度に対して早くなるように
し、さらに上層の絶縁膜６ｂの表面にダメージ部分形成
用のイオン注入を行い、等方性エッチング及び異方性エ
ッチングを行うことで、良好なテーパ形状を上部に有す
るコンタクトホール１０を形成する方法も知られてい
る。
グ速度が相違する二層の絶縁膜６ａ，６ｂで層間絶縁膜
を構成し、上層の絶縁膜６ｂのエッチング速度が下層の
絶縁膜６ａのエッチング速度に対して早くなるように
し、さらに上層の絶縁膜６ｂの表面にダメージ部分形成
用のイオン注入を行い、等方性エッチング及び異方性エ
ッチングを行うことで、良好なテーパ形状を上部に有す
るコンタクトホール１０を形成する方法も知られてい
る。
【０００７】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の方法では、層間絶縁膜における上層部の増速
エッチングを図り、良好なテーパ形状を上部に有するコ
ンタクトホール１０を形成するために、ダメージ部分形
成用のイオン注入工程を必要としたり、材質の異なる二
層の層間絶縁膜６ａ，６ｂを形成する必要があり、製造
工程が増大し、ひいては製造コストが増大すると言う問
題点を有している。
うな従来の方法では、層間絶縁膜における上層部の増速
エッチングを図り、良好なテーパ形状を上部に有するコ
ンタクトホール１０を形成するために、ダメージ部分形
成用のイオン注入工程を必要としたり、材質の異なる二
層の層間絶縁膜６ａ，６ｂを形成する必要があり、製造
工程が増大し、ひいては製造コストが増大すると言う問
題点を有している。
【０００８】本発明は、このような従来技術が有する不
都合を有効に解消するためになされ、製造工程が少な
く、したがって製造コストが安価でありながら、層間絶
縁膜としてのＣＶＤ膜に理想的な形状のコンタクトホー
ルを形成することが可能な半導体装置の製造方法を提供
することを目的とする。
都合を有効に解消するためになされ、製造工程が少な
く、したがって製造コストが安価でありながら、層間絶
縁膜としてのＣＶＤ膜に理想的な形状のコンタクトホー
ルを形成することが可能な半導体装置の製造方法を提供
することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置の製造方法は、半導体基板の表
面に少なくとも一層のＣＶＤ膜が形成してあり、このＣ
ＶＤ膜にコンタクトホールが形成してある半導体装置を
製造する方法において、まず比較的高温の条件でＣＶＤ
法を行い、次に比較的低温の条件でＣＶＤ法を行い、得
られるＣＶＤ膜の膜厚方向にＣＶＤ法の温度条件が連続
的または断続的に変化しているＣＶＤ膜を形成し、この
ＣＶＤ膜をエッチングすることによりコンタクトホール
を形成することを特徴としている。
に、本発明の半導体装置の製造方法は、半導体基板の表
面に少なくとも一層のＣＶＤ膜が形成してあり、このＣ
ＶＤ膜にコンタクトホールが形成してある半導体装置を
製造する方法において、まず比較的高温の条件でＣＶＤ
法を行い、次に比較的低温の条件でＣＶＤ法を行い、得
られるＣＶＤ膜の膜厚方向にＣＶＤ法の温度条件が連続
的または断続的に変化しているＣＶＤ膜を形成し、この
ＣＶＤ膜をエッチングすることによりコンタクトホール
を形成することを特徴としている。
【００１０】
【作用】本発明の半導体装置の製造方法では、ダメージ
部分形成用のイオン注入を行うことなく、ＣＶＤ膜の表
層部分に、ＣＶＤ法の温度条件を変化させて低温度ＣＶ
Ｄ膜を形成することにより、深層部分よりもエッチング
速度が早い領域を表層に形成することができる。このた
め、このようなＣＶＤ膜を等方性エッチングすれば、表
層部分にテーパ部分が形成されて金属電極層を被着し易
い良好な形状のコンタクトホールを形成することができ
る。しかも、本発明では、このような形状のコンタクト
ホールを得るためには、ＣＶＤ膜を形成時に温度条件を
変化させるだけでよいので、製造工程が増大することが
なく、製造コストが安価になる。
部分形成用のイオン注入を行うことなく、ＣＶＤ膜の表
層部分に、ＣＶＤ法の温度条件を変化させて低温度ＣＶ
Ｄ膜を形成することにより、深層部分よりもエッチング
速度が早い領域を表層に形成することができる。このた
め、このようなＣＶＤ膜を等方性エッチングすれば、表
層部分にテーパ部分が形成されて金属電極層を被着し易
い良好な形状のコンタクトホールを形成することができ
る。しかも、本発明では、このような形状のコンタクト
ホールを得るためには、ＣＶＤ膜を形成時に温度条件を
変化させるだけでよいので、製造工程が増大することが
なく、製造コストが安価になる。
【００１１】
【実施例】以下、本発明の一実施例に係る半導体装置の
製造方法について、図面を参照しつつ詳細に説明する。
図１は本発明の半導体装置の製造工程を示す要部断面
図、図２はＣＶＤ膜を形成するための温度条件とＣＶＤ
膜のエッチング速度との関係を示すグラフである。
製造方法について、図面を参照しつつ詳細に説明する。
図１は本発明の半導体装置の製造工程を示す要部断面
図、図２はＣＶＤ膜を形成するための温度条件とＣＶＤ
膜のエッチング速度との関係を示すグラフである。
【００１２】図１（Ａ）に示すように、本実施例の半導
体装置は、各種の半導体製造プロセスを経て表面に半導
体回路が形成してある半導体基板２を有する。半導体基
板２の表面には、第１の金属電極層４が所定のパターン
で形成してある。金属電極層４は、例えばアルミニウム
金属で構成される。
体装置は、各種の半導体製造プロセスを経て表面に半導
体回路が形成してある半導体基板２を有する。半導体基
板２の表面には、第１の金属電極層４が所定のパターン
で形成してある。金属電極層４は、例えばアルミニウム
金属で構成される。
【００１３】第１の金属電極層４及び半導体基板２の表
面には、層間絶縁膜としてのＣＶＤ膜１５が皮膜形成し
てある。本実施例では、このＣＶＤ膜１５は、高温度条
件でＣＶＤ法により成膜された高温度ＣＶＤ膜１２と、
その表層部に形成され、低温度条件でＣＶＤ法により成
膜された低温度ＣＶＤ膜１４とから成る。これらＣＶＤ
膜１２，１４は連続的に形成される。ＣＶＤ膜１５の材
質は、特に限定されないが、酸化珪素膜あるいは窒化珪
素膜等が例示される。なお、本発明では、ＣＶＤ法と
は、プラズマＣＶＤ法などを含む広い概念で用いる。
面には、層間絶縁膜としてのＣＶＤ膜１５が皮膜形成し
てある。本実施例では、このＣＶＤ膜１５は、高温度条
件でＣＶＤ法により成膜された高温度ＣＶＤ膜１２と、
その表層部に形成され、低温度条件でＣＶＤ法により成
膜された低温度ＣＶＤ膜１４とから成る。これらＣＶＤ
膜１２，１４は連続的に形成される。ＣＶＤ膜１５の材
質は、特に限定されないが、酸化珪素膜あるいは窒化珪
素膜等が例示される。なお、本発明では、ＣＶＤ法と
は、プラズマＣＶＤ法などを含む広い概念で用いる。
【００１４】ＣＶＤ法により酸化珪素膜等を形成する場
合には、図２に示すように、ＣＶＤの温度条件により、
得られる膜のエッチング速度が変化し、温度条件を低く
するとエッチング速度が著しく早くなる傾向にある。エ
ッチング速度は、例えばフッ化水素酸に対する膜のエッ
チング速度である。
合には、図２に示すように、ＣＶＤの温度条件により、
得られる膜のエッチング速度が変化し、温度条件を低く
するとエッチング速度が著しく早くなる傾向にある。エ
ッチング速度は、例えばフッ化水素酸に対する膜のエッ
チング速度である。
【００１５】本実施例では、下部層である高温度ＣＶＤ
膜１２を、例えば４００℃の温度条件で成膜し、表層部
である低温度ＣＶＤ膜１４を、例えば３００℃の温度条
件で成膜する。そうすれば、図２に示すように、約５倍
程度のエッチング速度差が生じる。表層部に形成される
低温度ＣＶＤ膜１４の膜厚は、特に限定されないが、例
えば数百オングストローム以下程度である。高温度ＣＶ
Ｄ膜１２の膜厚は、半導体装置の種類などに応じて種々
に改変される。
膜１２を、例えば４００℃の温度条件で成膜し、表層部
である低温度ＣＶＤ膜１４を、例えば３００℃の温度条
件で成膜する。そうすれば、図２に示すように、約５倍
程度のエッチング速度差が生じる。表層部に形成される
低温度ＣＶＤ膜１４の膜厚は、特に限定されないが、例
えば数百オングストローム以下程度である。高温度ＣＶ
Ｄ膜１２の膜厚は、半導体装置の種類などに応じて種々
に改変される。
【００１６】このようなＣＶＤ膜１５が形成された後、
本実施例では、図１（Ｂ）に示すように、ＣＶＤ膜１５
の表面に、所定のパターンでエッチング孔１８が形成し
てあるレジスト膜１６を形成する。このようなレジスト
膜１６を用いて、レジスト孔１８の下方に位置するＣＶ
Ｄ膜１５をエッチングする。その際に、まず等方性エッ
チングを行い、図１（Ｃ）に示すように、レジスト膜１
６の下方部分もエッチングする。本実施例では、ＣＶＤ
膜１５の表層部分が低温度ＣＶＤ膜１４で構成してある
ことから、都合良くテーパ状部分２２が形成されるよう
にエッチングすることができる。このような等方性エッ
チングのみでも、テーパ状部分２２を上部に有するコン
タクトホール２０を形成することができるが、等方性エ
ッチングの後に異方性エッチングを行うことにより、よ
り理想的な形状のコンタクトホール２０を形成すること
が可能である。
本実施例では、図１（Ｂ）に示すように、ＣＶＤ膜１５
の表面に、所定のパターンでエッチング孔１８が形成し
てあるレジスト膜１６を形成する。このようなレジスト
膜１６を用いて、レジスト孔１８の下方に位置するＣＶ
Ｄ膜１５をエッチングする。その際に、まず等方性エッ
チングを行い、図１（Ｃ）に示すように、レジスト膜１
６の下方部分もエッチングする。本実施例では、ＣＶＤ
膜１５の表層部分が低温度ＣＶＤ膜１４で構成してある
ことから、都合良くテーパ状部分２２が形成されるよう
にエッチングすることができる。このような等方性エッ
チングのみでも、テーパ状部分２２を上部に有するコン
タクトホール２０を形成することができるが、等方性エ
ッチングの後に異方性エッチングを行うことにより、よ
り理想的な形状のコンタクトホール２０を形成すること
が可能である。
【００１７】コンタクトホール２０を形成した後には、
図１（Ｄ）に示すように、レジスト膜を除去し、コンタ
クトホール２０の内部に第２の金属電極層２４が埋め込
まれるように、所定のパターンで金属電極層２４を皮膜
形成する。その際に、コンタクトホール２０の上部に理
想的な形状のテーパ部分２２が形成してあるので、この
金属電極層２４は、段切れ等が生じることなく、カバレ
ッジ良く皮膜形成され、この金属電極層が断線するなど
の事態が生じなくなる。
図１（Ｄ）に示すように、レジスト膜を除去し、コンタ
クトホール２０の内部に第２の金属電極層２４が埋め込
まれるように、所定のパターンで金属電極層２４を皮膜
形成する。その際に、コンタクトホール２０の上部に理
想的な形状のテーパ部分２２が形成してあるので、この
金属電極層２４は、段切れ等が生じることなく、カバレ
ッジ良く皮膜形成され、この金属電極層が断線するなど
の事態が生じなくなる。
【００１８】なお、本発明は、上述した実施例に限定さ
れるものではなく、本発明の範囲内で種々に改変するこ
とができる。例えば、上述した実施例では、高温度ＣＶ
Ｄ膜の表層部に低温度ＣＶＤ膜を形成した例を示した
が、本発明は、これに限定されず、ＣＶＤ膜を形成する
に際して、温度条件を除々に変化させて界面が明確でな
いＣＶＤ膜を形成するようにしても良い。
れるものではなく、本発明の範囲内で種々に改変するこ
とができる。例えば、上述した実施例では、高温度ＣＶ
Ｄ膜の表層部に低温度ＣＶＤ膜を形成した例を示した
が、本発明は、これに限定されず、ＣＶＤ膜を形成する
に際して、温度条件を除々に変化させて界面が明確でな
いＣＶＤ膜を形成するようにしても良い。
【００１９】また、上述した実施例では、半導体基板２
上に単層のＣＶＤ膜が形成された例を示したが、本発明
はこれに限定されず、複数のＣＶＤ膜が形成された多層
配線構造の半導体装置にも適用することができる。
上に単層のＣＶＤ膜が形成された例を示したが、本発明
はこれに限定されず、複数のＣＶＤ膜が形成された多層
配線構造の半導体装置にも適用することができる。
【００２０】
【発明の効果】以上説明してきたように、本発明によれ
ば、ＣＶＤ膜の表層部分に、ＣＶＤ法の温度条件を変化
させて低温度ＣＶＤ膜を形成することにより、ダメージ
部分形成用のイオン注入を行うことなく、しかもエッチ
ング速度が相違する異なる材質の二層のＣＶＤ膜を形成
することなく、エッチング速度が早い領域を表層に形成
することができる。このため、このようなＣＶＤ膜を等
方性エッチングすれば、表層部分にテーパ部分が形成さ
れて金属電極層を被着し易い良好な形状のコンタクトホ
ールを形成することができる。したがって、本発明で
は、金属電極層を被着し易い良好な形状のコンタクトホ
ールを得るためには、ＣＶＤ膜の形成時に温度条件を変
化させるだけでよいので、製造工程が増大することがな
く、製造コストが安価になる。また、本発明では、場合
によっては、等方性エッチングのみでコンタクトホール
を作成することが可能になり、その場合には、さらに工
程を短縮することが可能になる。
ば、ＣＶＤ膜の表層部分に、ＣＶＤ法の温度条件を変化
させて低温度ＣＶＤ膜を形成することにより、ダメージ
部分形成用のイオン注入を行うことなく、しかもエッチ
ング速度が相違する異なる材質の二層のＣＶＤ膜を形成
することなく、エッチング速度が早い領域を表層に形成
することができる。このため、このようなＣＶＤ膜を等
方性エッチングすれば、表層部分にテーパ部分が形成さ
れて金属電極層を被着し易い良好な形状のコンタクトホ
ールを形成することができる。したがって、本発明で
は、金属電極層を被着し易い良好な形状のコンタクトホ
ールを得るためには、ＣＶＤ膜の形成時に温度条件を変
化させるだけでよいので、製造工程が増大することがな
く、製造コストが安価になる。また、本発明では、場合
によっては、等方性エッチングのみでコンタクトホール
を作成することが可能になり、その場合には、さらに工
程を短縮することが可能になる。
【図１】図１は本発明の半導体装置の製造工程を示す要
部断面図である。
部断面図である。
【図２】図２はＣＶＤ膜を形成するための温度条件とＣ
ＶＤ膜のエッチング速度との関係を示すグラフである。
ＶＤ膜のエッチング速度との関係を示すグラフである。
【図３】図３は従来例に係る半導体装置の製造例を示す
要部断面図である。
要部断面図である。
【符号の説明】 ２ 半導体基板 ４，２４ 金属電極層 １２ 高温度ＣＶＤ膜 １４ 低温度ＣＶＤ膜 １５ ＣＶＤ膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/90 Ｍ 7353−4Ｍ
Claims (1)
- 【特許請求の範囲】 【請求項１】 半導体基板の表面に少なくとも一層のＣ
ＶＤ膜が形成してあり、このＣＶＤ膜にコンタクトホー
ルが形成してある半導体装置を製造する方法において、
まず比較的高温の条件でＣＶＤ法を行い、次に比較的低
温の条件でＣＶＤ法を行い、得られるＣＶＤ膜の膜厚方
向にＣＶＤ法の温度条件が連続的または断続的に変化し
ているＣＶＤ膜を形成し、このＣＶＤ膜をエッチングす
ることによりコンタクトホールを形成することを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3180299A JPH053167A (ja) | 1991-06-25 | 1991-06-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3180299A JPH053167A (ja) | 1991-06-25 | 1991-06-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH053167A true JPH053167A (ja) | 1993-01-08 |
Family
ID=16080781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3180299A Pending JPH053167A (ja) | 1991-06-25 | 1991-06-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH053167A (ja) |
-
1991
- 1991-06-25 JP JP3180299A patent/JPH053167A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5294296A (en) | Method for manufacturing a contact hole of a semiconductor device | |
| US5600170A (en) | Interconnection structure of semiconductor device | |
| JPH1117005A (ja) | 半導体装置及びその製造方法 | |
| JP3312604B2 (ja) | 半導体装置の製造方法 | |
| US5354713A (en) | Contact manufacturing method of a multi-layered metal line structure | |
| JPH053167A (ja) | 半導体装置の製造方法 | |
| JP2000216242A (ja) | 半導体装置の製造方法 | |
| JPH098131A (ja) | 半導体装置の製造方法 | |
| JPH1012868A (ja) | 半導体装置及びその製造方法 | |
| JP3080073B2 (ja) | 半導体装置の製造方法 | |
| JP2746077B2 (ja) | 半導体装置の製造方法 | |
| JPH07263571A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0745551A (ja) | コンタクトホールの形成方法 | |
| KR100917812B1 (ko) | 듀얼 다마신을 갖는 반도체 장치의 제조 방법 | |
| KR100265828B1 (ko) | 반도체소자 제조방법 | |
| JPH0817927A (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPH03239348A (ja) | 半導体装置及びその製造方法 | |
| JPH06151352A (ja) | 半導体装置の製造方法 | |
| JPH09172075A (ja) | 半導体装置の多層配線における層間接続孔の製造方法 | |
| JPH0555389A (ja) | 半導体装置の製造方法 | |
| JPH06342774A (ja) | 半導体集積回路の製造方法 | |
| JPH0590261A (ja) | 多層配線の形成方法 | |
| JPH05251381A (ja) | 半導体装置の製造方法 | |
| JPH0582759A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080821 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20080826 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20081027 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091013 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100610 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100616 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20130625 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20140625 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |