JPH0582759A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0582759A JPH0582759A JP3241006A JP24100691A JPH0582759A JP H0582759 A JPH0582759 A JP H0582759A JP 3241006 A JP3241006 A JP 3241006A JP 24100691 A JP24100691 A JP 24100691A JP H0582759 A JPH0582759 A JP H0582759A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- insulating film
- gate electrode
- diffusion layer
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000010410 layer Substances 0.000 claims abstract description 33
- 239000012535 impurity Substances 0.000 claims abstract description 21
- 239000011229 interlayer Substances 0.000 claims abstract description 18
- 238000009792 diffusion process Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000009413 insulation Methods 0.000 claims abstract 7
- 238000000034 method Methods 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052782 aluminium Inorganic materials 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 3
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000005470 impregnation Methods 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 工程を増加させることなく、微細パターンに
おいても良好なカバレッジ形状を有する電極配線を形成
できる半導体装置の製造方法を提供する。 【構成】 半導体基板１の主面にソースまたはドレイン
となる不純物拡散層３を形成する工程と、第１のゲート
絶縁膜４を形成する工程と、所定の不純物拡散層３の上
の第１のゲート絶縁膜４に第１の開口部６を形成する工
程と、第１のゲート絶縁膜の上に第１のゲート電極１０
と、第１の開口部６を介して不純物拡散層３に接続され
た導電層１１を形成する工程と、第２のゲート絶縁膜１
２を形成する工程と、層間絶縁膜１６を形成する工程
と、第１の開口部６上の導電層１１の上の層間絶縁膜１
６に第２の開口部１８を形成する工程と、層間絶縁膜１
６の上に導電層１１を介して不純物拡散層３に接続され
た電極配線１９を形成する工程とを有する。
おいても良好なカバレッジ形状を有する電極配線を形成
できる半導体装置の製造方法を提供する。 【構成】 半導体基板１の主面にソースまたはドレイン
となる不純物拡散層３を形成する工程と、第１のゲート
絶縁膜４を形成する工程と、所定の不純物拡散層３の上
の第１のゲート絶縁膜４に第１の開口部６を形成する工
程と、第１のゲート絶縁膜の上に第１のゲート電極１０
と、第１の開口部６を介して不純物拡散層３に接続され
た導電層１１を形成する工程と、第２のゲート絶縁膜１
２を形成する工程と、層間絶縁膜１６を形成する工程
と、第１の開口部６上の導電層１１の上の層間絶縁膜１
６に第２の開口部１８を形成する工程と、層間絶縁膜１
６の上に導電層１１を介して不純物拡散層３に接続され
た電極配線１９を形成する工程とを有する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置、特にメモ
リー装置に用いるＭＩＳ型の半導体装置の製造方法に関
する。
リー装置に用いるＭＩＳ型の半導体装置の製造方法に関
する。
【０００２】
【従来の技術】半導体装置、特にメモリー装置では高集
積化の要望が高く、微細な多層電極構造が多用され、読
みだし専用メモリ装置においては、マルチゲート構造が
多用されている。マルチゲート構造では、製品の信頼性
を確保するために、コンタクトホール部での良好なカバ
レッジを有する電極配線が不可欠となっている。
積化の要望が高く、微細な多層電極構造が多用され、読
みだし専用メモリ装置においては、マルチゲート構造が
多用されている。マルチゲート構造では、製品の信頼性
を確保するために、コンタクトホール部での良好なカバ
レッジを有する電極配線が不可欠となっている。
【０００３】以下に従来の半導体装置の製造方法につい
て、マルチゲート構造の半導体装置を例として説明す
る。図３（ａ）〜（ｄ）は従来の半導体装置の製造方法
における前半工程の工程断面図、図４（ａ）、（ｂ）は
同製造方法における後半工程の工程断面図である。
て、マルチゲート構造の半導体装置を例として説明す
る。図３（ａ）〜（ｄ）は従来の半導体装置の製造方法
における前半工程の工程断面図、図４（ａ）、（ｂ）は
同製造方法における後半工程の工程断面図である。
【０００４】まず図３（ａ）に示すように、半導体基板
１の上に不純物拡散層形成用のレジストパターン２を形
成し、不純物のイオン注入により半導体基板１の表面下
に不純物拡散層３を形成する。次に図３（ｂ）に示すよ
うに、半導体基板１の上に第１のゲート絶縁膜４および
第１のゲート電極用導電膜７を形成し、さらに第１のゲ
ート電極用導電膜７の上に第１のゲート電極形成用のレ
ジストパターン８を形成する。次に図３（ｃ）に示すよ
うに、ゲート絶縁膜４および第１のゲート電極用導電膜
７をエッチングして第１のゲート電極１０を形成する。
次に図３（ｄ）に示すように、第２のゲート絶縁膜１２
および第２のゲート電極用導電膜１３を形成し、第２の
ゲート電極用導電膜１３の上に第２のゲート電極形成用
のレジストパターン１４を形成する。次に図４（ａ）に
示すように、第２のゲート電極用導電膜１３をエッチン
グして第２のゲート電極１５を形成し、第２ゲート絶縁
膜および第２のゲート電極１５の上に層間絶縁膜１６を
形成し、さらに層間絶縁膜１６の上にコンタクトホール
形成用のレジストパターン１７を形成する。次に図４
（ｂ）に示すように、層間絶縁膜１６と第２のゲート絶
縁膜１２とをエッチングして層間絶縁膜１６にコンタク
トホール１８を形成し、さらに層間絶縁膜１６上にアル
ミニウム（Ａｌ）等をスパッタリングし、電極配線１９
を形成する。
１の上に不純物拡散層形成用のレジストパターン２を形
成し、不純物のイオン注入により半導体基板１の表面下
に不純物拡散層３を形成する。次に図３（ｂ）に示すよ
うに、半導体基板１の上に第１のゲート絶縁膜４および
第１のゲート電極用導電膜７を形成し、さらに第１のゲ
ート電極用導電膜７の上に第１のゲート電極形成用のレ
ジストパターン８を形成する。次に図３（ｃ）に示すよ
うに、ゲート絶縁膜４および第１のゲート電極用導電膜
７をエッチングして第１のゲート電極１０を形成する。
次に図３（ｄ）に示すように、第２のゲート絶縁膜１２
および第２のゲート電極用導電膜１３を形成し、第２の
ゲート電極用導電膜１３の上に第２のゲート電極形成用
のレジストパターン１４を形成する。次に図４（ａ）に
示すように、第２のゲート電極用導電膜１３をエッチン
グして第２のゲート電極１５を形成し、第２ゲート絶縁
膜および第２のゲート電極１５の上に層間絶縁膜１６を
形成し、さらに層間絶縁膜１６の上にコンタクトホール
形成用のレジストパターン１７を形成する。次に図４
（ｂ）に示すように、層間絶縁膜１６と第２のゲート絶
縁膜１２とをエッチングして層間絶縁膜１６にコンタク
トホール１８を形成し、さらに層間絶縁膜１６上にアル
ミニウム（Ａｌ）等をスパッタリングし、電極配線１９
を形成する。
【０００５】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、層間絶縁膜に形成するコンタクトホール
の段差が大きいために、電極配線のカバレッジが悪く、
保護膜の熱応力や配線への電荷密度の増加などによる断
線不良が発生しやすいという課題を有していた。
来の構成では、層間絶縁膜に形成するコンタクトホール
の段差が大きいために、電極配線のカバレッジが悪く、
保護膜の熱応力や配線への電荷密度の増加などによる断
線不良が発生しやすいという課題を有していた。
【０００６】このような課題を解決するために、これま
ではコンタクトホールのレジストパターン形成後、ウエ
ットエッチングを行い、さらにドライエッチングを行う
方法などにより、電極配線のカバレッジ改善を行ってき
たが、工程増加が免れないため量産上好ましくなく、ま
たウエットエッチングでは等方的にエッチングされるた
め微細な制御が困難であり、微細なパターンには適さな
いという新たな課題が発生した。
ではコンタクトホールのレジストパターン形成後、ウエ
ットエッチングを行い、さらにドライエッチングを行う
方法などにより、電極配線のカバレッジ改善を行ってき
たが、工程増加が免れないため量産上好ましくなく、ま
たウエットエッチングでは等方的にエッチングされるた
め微細な制御が困難であり、微細なパターンには適さな
いという新たな課題が発生した。
【０００７】本発明は上記従来の課題を解決するもの
で、工程をほとんど増加させることなく、微細パターン
においても良好なカバレッジ形状を有する電極配線を形
成できる半導体装置の製造方法を提供することを目的と
する。
で、工程をほとんど増加させることなく、微細パターン
においても良好なカバレッジ形状を有する電極配線を形
成できる半導体装置の製造方法を提供することを目的と
する。
【０００８】
【課題を解決するための手段】この目的を達成するため
に本発明の半導体装置の製造方法は、第１のゲート電極
を形成する際に、同時に不純物拡散層に接続された導電
層を形成する工程を備えた構成を有している。
に本発明の半導体装置の製造方法は、第１のゲート電極
を形成する際に、同時に不純物拡散層に接続された導電
層を形成する工程を備えた構成を有している。
【０００９】
【作用】この構成により、コンタクトホールの段差が小
さく形成されるため良好なカバレッジを有する電極配線
を得ることができる。
さく形成されるため良好なカバレッジを有する電極配線
を得ることができる。
【００１０】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。図１（ａ）〜（ｄ）は本発明の一実
施例における半導体装置の製造方法の前半工程の工程断
面図、図２（ａ）〜（ｃ）は同製造方法の後半工程の工
程断面図である。まず図１（ａ）に示すように、半導体
基板１の上に不純物拡散層形成用のレジストパターン２
を形成し、不純物のイオン注入により半導体基板１の表
面下にソースまたはドレインとなる不純物拡散層３を形
成する。次に図１（ｂ）に示すように、半導体基板１の
上にシリコン酸化膜等の第１のゲート絶縁膜４を形成
し、不純物拡散層３の上の第１のゲート絶縁膜４に後述
の第１の開口部６を形成するためのレジストパターン５
を形成する。次に図１（ｃ）に示すように、第１のゲー
ト絶縁膜４をエッチングして第１の開口部６を形成して
から、ポリシリコン等の第１のゲート電極用導電膜７を
形成し、さらに第１のゲート電極用導電膜７の上に後述
の第１のゲート電極１０および導電層１１を形成するた
めのレジストパターン９を形成する。次に図１（ｄ）に
示すように、エッチングにより第１のゲート電極１０お
よび不純物拡散層３に接続された導電層１１を形成す
る。次に図２（ａ）に示すように、シリコン酸化膜等の
第２のゲート絶縁膜１２およびポリシリコン等の第２の
ゲート電極用導電膜１３を形成し、さらに第２のゲート
電極用導電膜１３の上に後述の第２のゲート電極１５を
形成するためのレジストパターン１４を形成する。次に
図２（ｂ）に示すように、エッチングにより第２のゲー
ト電極１５を形成し、第２のゲート電極１５の上にシリ
コン酸化膜等の層間絶縁膜１６を形成し、さらに層間絶
縁膜１６の上に第２の開口部１８を形成するためのレジ
ストパターン１７を形成する。次に図２（ｃ）に示すよ
うに、層間絶縁膜１６と第２のゲート絶縁膜１２をエッ
チングすることにより、不純物拡散層３と接続する導電
層１１とのコンタクトホール１８を形成した後、層間絶
縁膜１６の上にアルミニウム（Ａｌ）等をスパッタリン
グし、電極配線１９を形成する。
しながら説明する。図１（ａ）〜（ｄ）は本発明の一実
施例における半導体装置の製造方法の前半工程の工程断
面図、図２（ａ）〜（ｃ）は同製造方法の後半工程の工
程断面図である。まず図１（ａ）に示すように、半導体
基板１の上に不純物拡散層形成用のレジストパターン２
を形成し、不純物のイオン注入により半導体基板１の表
面下にソースまたはドレインとなる不純物拡散層３を形
成する。次に図１（ｂ）に示すように、半導体基板１の
上にシリコン酸化膜等の第１のゲート絶縁膜４を形成
し、不純物拡散層３の上の第１のゲート絶縁膜４に後述
の第１の開口部６を形成するためのレジストパターン５
を形成する。次に図１（ｃ）に示すように、第１のゲー
ト絶縁膜４をエッチングして第１の開口部６を形成して
から、ポリシリコン等の第１のゲート電極用導電膜７を
形成し、さらに第１のゲート電極用導電膜７の上に後述
の第１のゲート電極１０および導電層１１を形成するた
めのレジストパターン９を形成する。次に図１（ｄ）に
示すように、エッチングにより第１のゲート電極１０お
よび不純物拡散層３に接続された導電層１１を形成す
る。次に図２（ａ）に示すように、シリコン酸化膜等の
第２のゲート絶縁膜１２およびポリシリコン等の第２の
ゲート電極用導電膜１３を形成し、さらに第２のゲート
電極用導電膜１３の上に後述の第２のゲート電極１５を
形成するためのレジストパターン１４を形成する。次に
図２（ｂ）に示すように、エッチングにより第２のゲー
ト電極１５を形成し、第２のゲート電極１５の上にシリ
コン酸化膜等の層間絶縁膜１６を形成し、さらに層間絶
縁膜１６の上に第２の開口部１８を形成するためのレジ
ストパターン１７を形成する。次に図２（ｃ）に示すよ
うに、層間絶縁膜１６と第２のゲート絶縁膜１２をエッ
チングすることにより、不純物拡散層３と接続する導電
層１１とのコンタクトホール１８を形成した後、層間絶
縁膜１６の上にアルミニウム（Ａｌ）等をスパッタリン
グし、電極配線１９を形成する。
【００１１】
【発明の効果】以上のように本発明は、ゲート電極を形
成する際に同時に不純物拡散層と接続する導電層を形成
することにより、段差の小さなコンタクトホールを形成
することができ、工程を増加させることなく、微細パタ
ーンにおいても良好なカバレッジを有する電極配線を形
成できる優れた半導体装置の製造方法を実現できるもの
である。
成する際に同時に不純物拡散層と接続する導電層を形成
することにより、段差の小さなコンタクトホールを形成
することができ、工程を増加させることなく、微細パタ
ーンにおいても良好なカバレッジを有する電極配線を形
成できる優れた半導体装置の製造方法を実現できるもの
である。
【図１】（ａ）〜（ｄ）は本発明の一実施例における半
導体装置の製造方法の前半工程の工程断面図
導体装置の製造方法の前半工程の工程断面図
【図２】（ａ）〜（ｃ）は同半導体装置の製造方法の後
半工程の工程断面図
半工程の工程断面図
【図３】（ａ）〜（ｄ）は従来の半導体装置の製造方法
における前半工程の工程断面図
における前半工程の工程断面図
【図４】（ａ）、（ｂ）は同製造方法における後半工程
の工程断面図
の工程断面図
１ 半導体基板 ３ 不純物拡散層 ４ 第１のゲート絶縁膜 ６ 第１の開口部 １０ 第１のゲート電極 １１ 導電層 １２ 第２のゲート絶縁膜 １６ 層間絶縁膜 １８ 第２の開口部 １９ 電極配線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/336 29/784
Claims (1)
- 【請求項１】 半導体基板の主面にソースまたはドレイ
ンとなる不純物拡散層を形成する工程と、第１のゲート
絶縁膜を形成する工程と、所定の不純物拡散層の上の第
１のゲート絶縁膜に第１の開口部を形成する工程と、前
記第１のゲート絶縁膜の上に第１のゲート電極と、第１
の開口部を介して不純物拡散層に接続された導電層をそ
れぞれ形成する工程と、第２のゲート絶縁膜を形成する
工程と、層間絶縁膜を形成する工程と、第１の開口部上
の導電層の上の層間絶縁膜に第２の開口部を形成する工
程と、層間絶縁膜上に前記導電層を介して不純物層に接
続された電極配線を形成する工程とを有する半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3241006A JPH0582759A (ja) | 1991-09-20 | 1991-09-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3241006A JPH0582759A (ja) | 1991-09-20 | 1991-09-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0582759A true JPH0582759A (ja) | 1993-04-02 |
Family
ID=17067930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3241006A Pending JPH0582759A (ja) | 1991-09-20 | 1991-09-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0582759A (ja) |
-
1991
- 1991-09-20 JP JP3241006A patent/JPH0582759A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06216125A (ja) | 高集積半導体素子のコンタクトホール形成方法 | |
| JPS61198780A (ja) | 半導体装置の製造方法 | |
| US5600170A (en) | Interconnection structure of semiconductor device | |
| JPH0714931A (ja) | 半導体装置の製造方法 | |
| JPH0582759A (ja) | 半導体装置の製造方法 | |
| JPH0254960A (ja) | 半導体装置の製造方法 | |
| JPS63164359A (ja) | 面積の減じられたバッティングコンタクト構造 | |
| JP3271090B2 (ja) | 半導体装置の製法 | |
| JPS59155944A (ja) | 半導体装置の製造方法 | |
| KR100487915B1 (ko) | 반도체소자의캐패시터형성방법 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| KR100190188B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100268896B1 (ko) | 커패시터및그의제조방법 | |
| JP2000058640A (ja) | 半導体装置の製造方法 | |
| JPH02206115A (ja) | 半導体装置の製造方法 | |
| JPH03239348A (ja) | 半導体装置及びその製造方法 | |
| JPH05166941A (ja) | 半導体セルフアライン・コンタクト構造および製造方法 | |
| JPH07263571A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH04343251A (ja) | 半導体装置の製造方法 | |
| KR19990055776A (ko) | 반도체 소자의 미세콘택 형성방법 | |
| JPH0298960A (ja) | 半導体装置の製造方法 | |
| JPH053167A (ja) | 半導体装置の製造方法 | |
| JPS58119651A (ja) | 半導体装置およびその製造方法 | |
| JPH01241845A (ja) | 半導体装置の製造方法 | |
| JPH02231719A (ja) | 半導体集積回路の製造方法 |