JPH0531274U - セラミツク配線基板 - Google Patents
セラミツク配線基板Info
- Publication number
- JPH0531274U JPH0531274U JP7915691U JP7915691U JPH0531274U JP H0531274 U JPH0531274 U JP H0531274U JP 7915691 U JP7915691 U JP 7915691U JP 7915691 U JP7915691 U JP 7915691U JP H0531274 U JPH0531274 U JP H0531274U
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- wiring board
- substrate
- thick film
- film circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 画像認識による高精度な位置合わせを行いや
すいセラミック配線基板を提供する。 【構成】 セラミック配線基板は、内部にメタライズ配
線層を有するセラミック基体表面に厚膜回路パターンを
前記メタライズ配線層と電気的に接続させて被着して成
るものであって、セラミック基体は少なくとも一主面が
JIS−Z−8721に規定する三属性による色の表示
方法において、明度が3.5乃至4.5、彩度が1以下
である。
すいセラミック配線基板を提供する。 【構成】 セラミック配線基板は、内部にメタライズ配
線層を有するセラミック基体表面に厚膜回路パターンを
前記メタライズ配線層と電気的に接続させて被着して成
るものであって、セラミック基体は少なくとも一主面が
JIS−Z−8721に規定する三属性による色の表示
方法において、明度が3.5乃至4.5、彩度が1以下
である。
Description
【0001】
本考案は、配線基板、特に、内部にメタライズ配線層を有するセラミック基体 表面に厚膜回路パターンをメタライズ配線層と電気的に接続して被着して成るセ ラミック配線基板に関する。
【0002】
従来、複数のセラミック板を積層したセラミック配線基板では、アルミナ純度 90〜96%程度の白色のアルミナセラミックが基板材料に用いられている。各 セラミック板の間には、表面に形成された複数の厚膜回路パターンに接続される メタライズ配線層が形成されている。また、基板内にはスルーホールが形成され 、このスルーホール内に金属ペーストを注入して表面の厚膜回路パターンとメタ ライズ配線層とを接続している。
【0003】 かかるセラミック配線基板の表面にAu,Ag等のペーストをスクリーン印刷 し、それを焼き付けて厚膜回路パターンを形成する際には、従来、基板の外辺を 利用して印刷位置を決定している。そこでは、基板の外辺の公差が、セラミック の焼成時のばらつきや加工のばらつき等により大きくなっているので、通常、ス クリーン印刷を行う前に公差を何ランクかに分けておき、そのランクに基づいて 印刷作業を行う。
【0004】 また、最近では、CCD等の撮像素子で画像認識を行う自動認識プリンタによ り、スルーホールや位置決めマークを検出し、スルーホールと厚膜回路パターン とを高精度に位置合わせする方法も実用化されている。
【0005】
前記従来のセラミック配線基板では、基板材料として白色のアルミナセラミッ クを用いているために、光の反射率が大きい。自動認識プリンタを用いてスクリ ーン印刷する場合、光の反射率が大きいと、CCD等の撮像素子で撮った画像に フレアが生じて正常な画像認識ができず、プリンタが誤動作を起こし高精度な位 置合わせができないことがある。
【0006】 本考案の目的は、画像認識による高精度な位置合わせを行いやすいセラミック 配線基板を提供することにある。
【0007】
本考案に係るセラミック配線基板は、内部にメタライズ配線層を有するセラミ ック基体表面に厚膜回路パターンをメタライズ配線層と電気的に接続させて被着 して成るものであって、セラミック基体は少なくとも一主面がJIS−Z−87 21に規定の三属性による色の表示方法において、明度が3.5乃至4.5、彩 度が1以下である。
【0008】
本考案に係るセラミック配線基板では、セラミック基体の少なくとも一主面J IS−Z−8721に規定の三属性による色の表示方法において、明度が3.5 乃至4.5、彩度が1以下である。セラミック基体における光の反射率が通常の 白色セラミックより小さいので、スルーホールや位置決めマーク等とセラミック 基体との明暗差が大きくなる。この結果、フレアが生じにくくなり、スルーホー ルや位置決めマークの画像認識が確実に行える。このため高精度の位置合わせが 可能になる。
【0009】
図1は、本考案の一実施例によるセラミック配線基板を示している。 図において、セラミック配線基板は、基板本体1と、基板本体1内に形成され たメタライズ配線層2とから主に形成されている。基板本体1は、5枚の矩形状 のセラミック板1a〜1eを積層してなる。各セラミック板1a〜1eは、90 〜96%の純度のアルミナセラミックに、着色剤としてW,Mo,TiO2 ,Z rO2 ,Cr2 O3 等を6重量%程度混合した材料が形成されている。着色剤を 混合することにより、ここではセラミック板1a〜1eが全体としてくすんだ黒 色に着色されたものとなり、基板本体1の表面はJIS−Z−8721に規定の 三属性による色の表示方法において、明度が3.5乃至4.5、彩度が1以下と なっている。
【0010】 また各セラミック板の上面には、表面に形成される厚膜回路パターン4,4… 間を接続するためのメタライズ配線層2,2…が形成されている。メタライズ配 線層2,2…は、W,Mo,Mn等の高融点金属のペーストをスクリーン印刷法 等の厚膜手法により塗布して形成される。さらに、各セラミック板1a〜1eに は、その上側のセラミック板のメタライズ配線層2または表面の厚膜回路パター ン4を接続するためのスルーホール3,3…が形成されている。スルーホール3 ,3…内には、高融点金属のペーストが充填されている。
【0011】 基板本体1の表面に形成された厚膜回路パターン4は、銀インジウムペースト 等の導電ペーストを、自動認識プリンタ等によりスクリーン印刷し、形成したも のである。厚膜回路パターン4は、図2に示すように、スルーホール3内に充填 された導電ペーストに、ランド部5と接続層6とを介して接続されている。また 、対向する一部の厚膜回路パターン4間には、抵抗体ペーストで構成された抵抗 7が積層されている。この抵抗7上には、酸化防止用のオーバーガラス8が積層 されている。
【0012】 次に、上述のセラミック配線基板及びそれを用いた混成集積回路の製造手順に ついて説明する。 まず、前述した着色剤を混合したアルミナセラミックからなり、スルーホール 3を適宜形成した未焼成のグリーンシートを5枚用意する。次にグリーンシート のスルーホール3に、高融点金属のペーストを充填し、しかる後、各グリーンシ ート上に、所望のメタライズ配線層2及びランド部5となる高融点金属ペースト をスクリーン印刷法等により塗布する。
【0013】 得られたグリーンシートを積層し、たとえば1600℃の温度で焼成する。こ の焼成により、JIS−Z−8721に規定の三属性による色の表示方法におい て、明度が3.5乃至4.5、彩度が1以下の着色したセラミック配線基板を得 る。 次に、得られたセラミック配線基板上に、自動認識プリンタを用いたスクリー ン印刷法等の厚膜手法により、厚膜回路パターン4となる導電ペーストを塗布す る。自動認識プリンタでは、CCD等の撮像素子を用いて、セラミック配線基板 表面を撮像し、撮像された画像からランド部5を認識する。そして、ランド部5 を基準に厚膜回路パターン4を位置決めし、スクリーン印刷により、厚膜回路パ ターン4となるインジウム銀ペースト等の導電ペーストを塗布する。
【0014】 この位置決めの際には、セラミック板1eの表面がJIS−Z−8721に規 定の三属性による色の表示方法において明度が3.5乃至4.5、彩度が1以下 のたとえばくすんだ黒色となっているためスルーホールや位置決めマークとの明 暗差が大きい。したがって、CCD等の撮像素子を用いた場合に、撮像画像に対 してフレアが発生しにくく、たとえばランド部5の誤認識が少なくなる。このた め、位置合わせの精度を向上できる。たとえば、従来の白色のセラミックによれ ば5μmの位置ずれ誤差が生じていた場合において、黒色のセラミックを用いる ことにより、1〜2μmの位置ずれ誤差に抑えることができた。
【0015】 次に、基板を一旦焼成する。そして、抵抗7となる抵抗体ペーストを塗布・焼 成して抵抗7を形成し、さらにその部分にオーバーガラス8を積層する。最後に 、ICや、コンデンサ等の電子部品を厚膜固定回路パターン4の所望の位置に固 定する。このようにして、セラミック配線基板上に、所望の混成集積回路を形成 する。
【0016】 〔他の実施例〕 (a) 前記実施例では全てのセラミック板を着色したが、本考案はこれに限定 されず、少なくとも最上面のセラミック板のみが着色されていてもよい。 (b) 前記実施例では、ランド部と厚膜回路パターンとを位置合わせしたが、 所定の位置決めマーク等により位置決めを行うようにしてもよい。
【0017】
本考案のセラミック配線基板では、基体の少なくとも一主面がJIS−Z−8 721に規定の三属性による色の表示方法において明度が3.5乃至4.5、彩 度が1以下であるので、画像認識時にフレアが生じにくく、正確な認識による高 精度の位置合わせが行える。
【図1】本考案の一実施例によるセラミック配線基板の
斜視破断図。
斜視破断図。
【図2】図1のII−II断面図。
1 基板本体 1a〜1e セラミック板 2 メタライズ配線層 3 スルーホール
Claims (1)
- 【請求項1】内部にメタライズ配線層を有するセラミッ
ク基体表面に厚膜回路パターンを前記メタライズ配線層
と電気的に接続させて被着して成るセラミック配線基板
であって、 前記セラミック基体は少なくとも一主面がJIS−Z−
8721に規定の三属性による色の表示方法において、
明度が3.5乃至4.5、彩度が1以下であることを特
徴とするセラミック配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7915691U JPH0531274U (ja) | 1991-09-30 | 1991-09-30 | セラミツク配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7915691U JPH0531274U (ja) | 1991-09-30 | 1991-09-30 | セラミツク配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0531274U true JPH0531274U (ja) | 1993-04-23 |
Family
ID=13682104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7915691U Pending JPH0531274U (ja) | 1991-09-30 | 1991-09-30 | セラミツク配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0531274U (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1079577A (ja) * | 1996-09-03 | 1998-03-24 | Ngk Spark Plug Co Ltd | 配線基板の製造方法及び配線基板 |
JP2010285346A (ja) * | 2010-07-21 | 2010-12-24 | Nippon Electric Glass Co Ltd | ガラスセラミックス誘電体材料およびその製造方法 |
WO2010150659A1 (ja) * | 2009-06-25 | 2010-12-29 | 京セラ株式会社 | プローブカードおよびプローブカード用積層体ならびにこのプローブカード用積層体を用いたプローブカード |
JP2013021195A (ja) * | 2011-07-13 | 2013-01-31 | Ngk Spark Plug Co Ltd | セラミック基板の製造方法 |
-
1991
- 1991-09-30 JP JP7915691U patent/JPH0531274U/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1079577A (ja) * | 1996-09-03 | 1998-03-24 | Ngk Spark Plug Co Ltd | 配線基板の製造方法及び配線基板 |
WO2010150659A1 (ja) * | 2009-06-25 | 2010-12-29 | 京セラ株式会社 | プローブカードおよびプローブカード用積層体ならびにこのプローブカード用積層体を用いたプローブカード |
JP2011007597A (ja) * | 2009-06-25 | 2011-01-13 | Kyocera Corp | プローブカードを構成するプローブカード用基板およびプローブカード用積層体ならびにこのプローブカード用積層体を用いたプローブカード |
JP2010285346A (ja) * | 2010-07-21 | 2010-12-24 | Nippon Electric Glass Co Ltd | ガラスセラミックス誘電体材料およびその製造方法 |
JP2013021195A (ja) * | 2011-07-13 | 2013-01-31 | Ngk Spark Plug Co Ltd | セラミック基板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4582245B1 (ja) | 電子部品の製造方法及び製造装置 | |
JPH0531274U (ja) | セラミツク配線基板 | |
JP3436668B2 (ja) | セラミック配線基板とその製造方法 | |
JPH11317301A (ja) | チップ型部品及びチップ型部品の製造方法 | |
JP2004031833A (ja) | 電子部品 | |
JP2002299818A (ja) | 多層回路基板 | |
JP3988250B2 (ja) | 多層回路基板の製造方法 | |
JPH08264384A (ja) | チップ型複合電子部品 | |
JP3692678B2 (ja) | スクリーン印刷方法 | |
JP2006128253A (ja) | 電子部品素子の実装方法及び電子装置の製造方法 | |
JP2556065B2 (ja) | 抵抗内蔵電子部品の製造方法 | |
JPH0119396Y2 (ja) | ||
WO2023008136A1 (ja) | 電子部品 | |
JPH0918148A (ja) | 低温焼成セラミック多層回路基板の製造方法 | |
JP2000332378A (ja) | 配線基板の製造方法 | |
JPH0590754A (ja) | 多層回路基板の製造方法 | |
JP2737893B2 (ja) | チップ抵抗器 | |
JPH0454377B2 (ja) | ||
JPH0543461Y2 (ja) | ||
JPH1154918A (ja) | 厚膜多層回路基板およびその製造方法 | |
JPH08307060A (ja) | 多層セラミック基板 | |
JPH0786744A (ja) | 積層セラミック部品 | |
JPH0698819B2 (ja) | 厚膜型抵抗器における標印方法 | |
JPH06318534A (ja) | チップ型複合電子部品およびその製造方法 | |
JPS6155931A (ja) | 厚膜混成集積回路装置の製造方法 |