JPH08307060A - 多層セラミック基板 - Google Patents
多層セラミック基板Info
- Publication number
- JPH08307060A JPH08307060A JP7104199A JP10419995A JPH08307060A JP H08307060 A JPH08307060 A JP H08307060A JP 7104199 A JP7104199 A JP 7104199A JP 10419995 A JP10419995 A JP 10419995A JP H08307060 A JPH08307060 A JP H08307060A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- ceramic
- multilayer ceramic
- electrodes
- identification mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】作業工程を削減し、手間と労力をかけることな
く識別マーク用の電極を設けることができる多層セラミ
ック基板を提供する。 【構成】容量電極３が形成されたセラミックシート１
ａ，１ｂを複数枚重ね合わせた多層セラミック基板にお
いて、前記セラミックシート１ａ，１ｂ上の前記容量電
極３の形成面と同一面上に、容量電極３と絶縁して識別
マーク用の電極５を形成したことを特徴とする。
く識別マーク用の電極を設けることができる多層セラミ
ック基板を提供する。 【構成】容量電極３が形成されたセラミックシート１
ａ，１ｂを複数枚重ね合わせた多層セラミック基板にお
いて、前記セラミックシート１ａ，１ｂ上の前記容量電
極３の形成面と同一面上に、容量電極３と絶縁して識別
マーク用の電極５を形成したことを特徴とする。
Description
【０００１】
【産業上の利用分野】この発明は、電子部品に用いられ
る多層セラミック基板に関する。
る多層セラミック基板に関する。
【０００２】
【従来の技術】従来の多層セラミック基板の製造方法と
して、図５及び図６に示すものがある。図５において、
先ず、予め複数の電極が印刷された複数のセラミックシ
ート１を積層した状態で熱プレスにより一体化し、セラ
ミック積層体２を得る。各セラミックシート１は２０〜
３０μｍ程度の薄い名刺大のもので、最上層と最下層の
ものは保護用に使用され、他のものは上面に所定の配列
で複数の電極が印刷されている。
して、図５及び図６に示すものがある。図５において、
先ず、予め複数の電極が印刷された複数のセラミックシ
ート１を積層した状態で熱プレスにより一体化し、セラ
ミック積層体２を得る。各セラミックシート１は２０〜
３０μｍ程度の薄い名刺大のもので、最上層と最下層の
ものは保護用に使用され、他のものは上面に所定の配列
で複数の電極が印刷されている。
【０００３】次に、セラミック積層体２を破線箇所から
切断、細分割し、多層セラミック基板４を複数個一括し
て形成する。各多層セラミック基板４は一括して焼成さ
れ、その後１個ずつその表面に識別用のマーク７が有機
系インクを使ってマーキングされる。
切断、細分割し、多層セラミック基板４を複数個一括し
て形成する。各多層セラミック基板４は一括して焼成さ
れ、その後１個ずつその表面に識別用のマーク７が有機
系インクを使ってマーキングされる。
【０００４】図６は、上記セラミックシート１の最上層
と２番目のセラミックシート１の間に予め複数の識別用
のマーク８をマーキングしたセラミックシート１ｃを挟
んで積層し、熱プレスしてセラミック積層体２を形成
し、これを細分割して複数の多層セラミック基板４を得
てから焼成するものである。前記積層工程前のセラミッ
クシート１ｃへのマーキングは、金属粉末を溶剤とバイ
ンダに混ぜてペースト状にしたインクを使って印刷法に
より一括して行われる。またセラミック積層体２の最上
層のセラミックシート１は２番目のセラミックシート１
のマーク８の酸化防止（変色防止）とマーク８が導電性
であるためこれの絶縁保護に用いられる。
と２番目のセラミックシート１の間に予め複数の識別用
のマーク８をマーキングしたセラミックシート１ｃを挟
んで積層し、熱プレスしてセラミック積層体２を形成
し、これを細分割して複数の多層セラミック基板４を得
てから焼成するものである。前記積層工程前のセラミッ
クシート１ｃへのマーキングは、金属粉末を溶剤とバイ
ンダに混ぜてペースト状にしたインクを使って印刷法に
より一括して行われる。またセラミック積層体２の最上
層のセラミックシート１は２番目のセラミックシート１
のマーク８の酸化防止（変色防止）とマーク８が導電性
であるためこれの絶縁保護に用いられる。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
多層セラミック基板においては、次のような問題点があ
る。
多層セラミック基板においては、次のような問題点があ
る。
【０００６】第１に、図５で示したものでは、焼成工程
の前に有機系インキでマーキングすると焼成工程の段階
でマークが焼敗してしまい、識別効果がなくなるもの
で、有機系インクのマーキングは焼成の後で行う必要が
ある。ところが個々に分割された多層セラミック基板に
１個ずつマーキングするのは非常に手間と労力を要して
作業性が悪い。
の前に有機系インキでマーキングすると焼成工程の段階
でマークが焼敗してしまい、識別効果がなくなるもの
で、有機系インクのマーキングは焼成の後で行う必要が
ある。ところが個々に分割された多層セラミック基板に
１個ずつマーキングするのは非常に手間と労力を要して
作業性が悪い。
【０００７】第２に、図６で示したものでは、１枚のセ
ラミックシートに複数の識別マークが一度にマーキング
できるメリットがあるが、しかしセラミックシート１は
２０〜３０μｍ程度の非常に薄いもので機械的強度が弱
く、そのためマーキング時に皺が生じ易く作業が難し
い。またマーキングされたセラミックシート１と他のセ
ラミックシート１との積層ずれによりマーク８の位置ず
れが発生し易い問題がある。
ラミックシートに複数の識別マークが一度にマーキング
できるメリットがあるが、しかしセラミックシート１は
２０〜３０μｍ程度の非常に薄いもので機械的強度が弱
く、そのためマーキング時に皺が生じ易く作業が難し
い。またマーキングされたセラミックシート１と他のセ
ラミックシート１との積層ずれによりマーク８の位置ず
れが発生し易い問題がある。
【０００８】さらに金属系マークは酸化によって黒っぽ
く変色する可能性があり識別しにくくなり、その上、マ
ーク８は最上層のセラミックシート１で被覆されるので
実際に見られる時の鮮明度が低下する問題も含んでい
る。
く変色する可能性があり識別しにくくなり、その上、マ
ーク８は最上層のセラミックシート１で被覆されるので
実際に見られる時の鮮明度が低下する問題も含んでい
る。
【０００９】この発明は、上記のような問題点を解決す
るためになされたもので、作業工程を削減し、手間と労
力をかけることなく識別マーク用の電極を設けることが
でき、この結果、コストダウンを図ることができる多層
セラミック基板を提供することを目的としている。
るためになされたもので、作業工程を削減し、手間と労
力をかけることなく識別マーク用の電極を設けることが
でき、この結果、コストダウンを図ることができる多層
セラミック基板を提供することを目的としている。
【００１０】
【課題を解決するための手段】この発明は上記の目的を
達成するために、請求項１に係る発明は、容量電極が形
成されたセラミックシートを複数枚重ね合わせた多層セ
ラミック基板において、前記セラミックシート上の前記
容量電極の形成面と同一面上に、容量電極と絶縁して識
別マーク用の電極を形成したことを特徴とするものであ
る。
達成するために、請求項１に係る発明は、容量電極が形
成されたセラミックシートを複数枚重ね合わせた多層セ
ラミック基板において、前記セラミックシート上の前記
容量電極の形成面と同一面上に、容量電極と絶縁して識
別マーク用の電極を形成したことを特徴とするものであ
る。
【００１１】
【作用】この発明の多層セラミック基板は、容量電極と
同一面上に容量電極の形成と同時に識別マーク用の電極
を形成できるもので、作業性が大幅に向上し、この結果
コストダウンがはかれる。
同一面上に容量電極の形成と同時に識別マーク用の電極
を形成できるもので、作業性が大幅に向上し、この結果
コストダウンがはかれる。
【００１２】
【実施例】この発明の一実施例における、多層セラミッ
ク基板を図１乃至図４を用いて説明する。図１は電極が
印刷されたセラミックシート、図２は電極が印刷された
セラミックシートの部分拡大図、図３は多層セラミック
基板の製造工程図、図４は多層セラミック基板の外観斜
視図である。
ク基板を図１乃至図４を用いて説明する。図１は電極が
印刷されたセラミックシート、図２は電極が印刷された
セラミックシートの部分拡大図、図３は多層セラミック
基板の製造工程図、図４は多層セラミック基板の外観斜
視図である。
【００１３】図１、図２に示すように、セラミックシー
ト１ａ，１ｂのそれぞれの上面には所定の配列で複数の
パターンの容量電極３が、図１（ａ），図１（ｂ）の破
線で切断した際に互いに絶縁された状態で、形成されて
いる。前記セラミックシート１ａ，１ｂに形成された容
量電極３にはそれぞれセラミックシート１ａ、１ｂの対
向側縁に引出し電極部６が引き出され、引出し電極部６
が引き出されない側縁の一方には、容量電極３と同様の
方法で、識別マーク用の電極５を容量電極３の形成と同
時に形成する。
ト１ａ，１ｂのそれぞれの上面には所定の配列で複数の
パターンの容量電極３が、図１（ａ），図１（ｂ）の破
線で切断した際に互いに絶縁された状態で、形成されて
いる。前記セラミックシート１ａ，１ｂに形成された容
量電極３にはそれぞれセラミックシート１ａ、１ｂの対
向側縁に引出し電極部６が引き出され、引出し電極部６
が引き出されない側縁の一方には、容量電極３と同様の
方法で、識別マーク用の電極５を容量電極３の形成と同
時に形成する。
【００１４】ここで、前記容量電極３および識別マーク
用の電極５は銀にパラジウムを混ぜてペースト状にした
ものからなり、セラミックシートに塗布することにより
形成する。
用の電極５は銀にパラジウムを混ぜてペースト状にした
ものからなり、セラミックシートに塗布することにより
形成する。
【００１５】次に、図３に示すように、容量電極３と引
出し電極６と識別マーク用の電極５とが形成されたセラ
ミックシート１ａと、同じく、容量電極３と引出し電極
６と識別マーク用の電極５とが形成されたセラミックシ
ート１ｂを容量電極同志を対向させた状態で交互に積層
し、熱プレスにより一体化し、１つのセラミック積層体
２を得る。この時、最上層と最下層のセラミックシート
１は保護用に使用されるもので、電極は形成されていな
い。
出し電極６と識別マーク用の電極５とが形成されたセラ
ミックシート１ａと、同じく、容量電極３と引出し電極
６と識別マーク用の電極５とが形成されたセラミックシ
ート１ｂを容量電極同志を対向させた状態で交互に積層
し、熱プレスにより一体化し、１つのセラミック積層体
２を得る。この時、最上層と最下層のセラミックシート
１は保護用に使用されるもので、電極は形成されていな
い。
【００１６】然る後、セラミック積層体２を破線箇所
（図１（ａ），図１（ｂ）の破線に対応する）から切
断、細分割し、多層セラミック基板４を複数個一括して
得る。各多層セラミック基板４は一括して焼成される。
（図１（ａ），図１（ｂ）の破線に対応する）から切
断、細分割し、多層セラミック基板４を複数個一括して
得る。各多層セラミック基板４は一括して焼成される。
【００１７】このようにして得られた多層セラミック基
板４は、図４に示すように、対向する側縁にそれぞれ引
出し電極部６を有するとともに、引出し電極６が引き出
されていない側縁に識別マーク用の電極５が積層した状
態で形成される。
板４は、図４に示すように、対向する側縁にそれぞれ引
出し電極部６を有するとともに、引出し電極６が引き出
されていない側縁に識別マーク用の電極５が積層した状
態で形成される。
【００１８】
【発明の効果】以上のように、この発明によれば、次の
ような効果が得られる。
ような効果が得られる。
【００１９】第１に、この識別マーク用の電極は回路上
必要な電極と同時に形成されるので、識別マーク用の電
極を形成するためだけの特別な工程が不要である。これ
により、作業性が大幅に向上し、この結果、コストダウ
ンを図ることができる。
必要な電極と同時に形成されるので、識別マーク用の電
極を形成するためだけの特別な工程が不要である。これ
により、作業性が大幅に向上し、この結果、コストダウ
ンを図ることができる。
【００２０】第２に、容量電極の形成と同時に識別マー
ク用の電極が形成されるので、識別マーク用の電極を形
成するためのシートを別途必要とせず、この結果、電極
形成技術を用いることでセラミックシートに皺が生じた
り、セラミックシートと他のセラミックシートとの積層
ずれによるマーク（電極）の位置ずれがなく、高品質の
多層セラミック基板を得ることができる。
ク用の電極が形成されるので、識別マーク用の電極を形
成するためのシートを別途必要とせず、この結果、電極
形成技術を用いることでセラミックシートに皺が生じた
り、セラミックシートと他のセラミックシートとの積層
ずれによるマーク（電極）の位置ずれがなく、高品質の
多層セラミック基板を得ることができる。
【００２１】第３に、識別マーク用の電極をある一定の
寸法にすることにより、工程制御監視用として印刷精
度、積み精度の確認用としても利用することができる。
寸法にすることにより、工程制御監視用として印刷精
度、積み精度の確認用としても利用することができる。
【図１】本発明の一実施例を示すセラミックシートの平
面図。
面図。
【図２】本発明の一実施例を示すセラミックシートの部
分拡大図。
分拡大図。
【図３】本発明の一実施例を示す多層セラミック基板の
製造工程図。
製造工程図。
【図４】本発明の一実施例を示す多層セラミック基板の
外観斜視図。
外観斜視図。
【図５】従来例の多層セラミック基板の製造工程図。
【図６】従来例の多層セラミック基板の製造工程図。
１ａ，１ｂ…セラミックシート ２…セラミック積層体 ３…容量電極 ４…多層セラミック基板 ５…識別マーク用の電極 ６…引出し電極部
Claims (1)
- 【請求項１】 容量電極が形成されたセラミックシート
を複数枚重ね合わせた多層セラミック基板において、 前記セラミックシート上の前記容量電極の形成面と同一
面上に、前記容量電極と絶縁して識別マーク用の電極を
形成したことを特徴とする多層セラミック基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7104199A JPH08307060A (ja) | 1995-04-27 | 1995-04-27 | 多層セラミック基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7104199A JPH08307060A (ja) | 1995-04-27 | 1995-04-27 | 多層セラミック基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08307060A true JPH08307060A (ja) | 1996-11-22 |
Family
ID=14374312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7104199A Pending JPH08307060A (ja) | 1995-04-27 | 1995-04-27 | 多層セラミック基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08307060A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013038332A (ja) * | 2011-08-10 | 2013-02-21 | Tdk Corp | 積層型コンデンサ |
-
1995
- 1995-04-27 JP JP7104199A patent/JPH08307060A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013038332A (ja) * | 2011-08-10 | 2013-02-21 | Tdk Corp | 積層型コンデンサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0878273A (ja) | 積層型電子部品の製造方法 | |
| JP2857552B2 (ja) | 積層電子部品及びその製造方法 | |
| JP2004158541A (ja) | 積層型電子部品とその製造方法 | |
| JPH08307060A (ja) | 多層セラミック基板 | |
| JP3441842B2 (ja) | 積層チップ状電子部品の製造方法 | |
| JP3251862B2 (ja) | セラミック多層基板の製造方法 | |
| JP3106153B2 (ja) | Ｌｃフィルターの製造方法 | |
| JPH0747862Y2 (ja) | 表示入り積層セラミック電子部品 | |
| JPS63265413A (ja) | 積層セラミツクコンデンサの製造方法 | |
| JPH0828138B2 (ja) | セラミック積層体の製造方法 | |
| JPH0563373A (ja) | 電力用ハイブリツドｉｃの構造 | |
| JPH09153429A (ja) | 積層セラミック電子部品の製造方法 | |
| JP4147948B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JPH0344096A (ja) | 多層基板の印刷積層方法 | |
| JP3662749B2 (ja) | 積層インダクタ素子の製造方法 | |
| JPH0590754A (ja) | 多層回路基板の製造方法 | |
| JP2000077254A (ja) | 積層コンデンサの製造方法 | |
| JPH04329615A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JPH04356997A (ja) | 多層配線基板の製造方法 | |
| JPH07169638A (ja) | 積層セラミック電子部品の製造方法 | |
| JPH05152133A (ja) | インダクタンス部品用グリーンシートおよびそれを用いたインダクタンス部品 | |
| JPH07201567A (ja) | 積層型電子部品の製造方法 | |
| JPH07202428A (ja) | 多層回路基板の製造方法 | |
| JPS61204920A (ja) | 積層セラミツク素子の成形方法 | |
| JPH06124848A (ja) | 積層セラミックコンデンサの製造方法 |