JPH0531180B2 - - Google Patents
Info
- Publication number
- JPH0531180B2 JPH0531180B2 JP61170358A JP17035886A JPH0531180B2 JP H0531180 B2 JPH0531180 B2 JP H0531180B2 JP 61170358 A JP61170358 A JP 61170358A JP 17035886 A JP17035886 A JP 17035886A JP H0531180 B2 JPH0531180 B2 JP H0531180B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- interrupt
- signal
- timing
- notification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005070 sampling Methods 0.000 claims description 15
- 238000012544 monitoring process Methods 0.000 claims description 13
- 230000010365 information processing Effects 0.000 claims description 4
- 238000005215 recombination Methods 0.000 description 16
- 230000006798 recombination Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 11
- 230000008034 disappearance Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 101150042515 DA26 gene Proteins 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
Description
【発明の詳細な説明】
〔概要〕
複数の上位装置及び複数の下位装置からの処理
要求に基づき、その処理要求を制御する入出力制
御装置であつて、下位インタフエース上で定期的
に発生する再結合タイミングを的確に上位インタ
フエース上に反映させるために、入出力制御装置
を構成する複数のプロセツサのうち、下位装置と
の間で処理を行う第３のプロセツサ内に下位イン
タフエース上で定期的に発生する再結合タイミン
グを的確に上位インタフエース上に伝達する手段
を設けることにより、的確な再結合タイミングを
上位インタフエース上で実現することが可能とな
る。
要求に基づき、その処理要求を制御する入出力制
御装置であつて、下位インタフエース上で定期的
に発生する再結合タイミングを的確に上位インタ
フエース上に反映させるために、入出力制御装置
を構成する複数のプロセツサのうち、下位装置と
の間で処理を行う第３のプロセツサ内に下位イン
タフエース上で定期的に発生する再結合タイミン
グを的確に上位インタフエース上に伝達する手段
を設けることにより、的確な再結合タイミングを
上位インタフエース上で実現することが可能とな
る。
本発明は、複数の上位装置及び複数の下位装置
からの処理要求に基づき、信号の入出力処理要求
を制御する入出力制御装置に関する。
からの処理要求に基づき、信号の入出力処理要求
を制御する入出力制御装置に関する。
現在は、情報処理システムにおける入出力装置
の高速化、高性能化が強く要求されるようにな
り、上位インタフエース及び下位インタフエース
の処理を並列化し、性能の向上を図ることが要望
されるようになつた。
の高速化、高性能化が強く要求されるようにな
り、上位インタフエース及び下位インタフエース
の処理を並列化し、性能の向上を図ることが要望
されるようになつた。
第４図は従来例を説明するブロツク図、第５図
は他の従来例を説明するブロツク図をそれぞれ示
す。
は他の従来例を説明するブロツク図をそれぞれ示
す。
第５図に示す入出力制御装置６ａ，６ｂは、密
結合された２つのプロセツサ、即ち、ダイレクト
（DIR）６１及びアダプタ（ADP）７とにより、
上位／下位インタフエースを監視し、上位装置
（チヤネル）５ａ，５ｂと下位装置（DASD）８
ｉとの間の結合要求を制御するように構成された
装置である。
結合された２つのプロセツサ、即ち、ダイレクト
（DIR）６１及びアダプタ（ADP）７とにより、
上位／下位インタフエースを監視し、上位装置
（チヤネル）５ａ，５ｂと下位装置（DASD）８
ｉとの間の結合要求を制御するように構成された
装置である。
この場合は、ダイレクタ（DIR）６１及びアダ
プタ（ADP）７が密結合されているため、下位
インタフエース（アダプタ（ADP）７と下位装
置（DASD）８ｉとの間のインタフエース）上で
発生する再結合タイミングを、正確に上位インタ
フエース（ダイレクタ（DIR）６１と上位装置
（チヤネル）５ａ，５ｂとの間のインタフエース）
上に反映させることは容易である。
プタ（ADP）７が密結合されているため、下位
インタフエース（アダプタ（ADP）７と下位装
置（DASD）８ｉとの間のインタフエース）上で
発生する再結合タイミングを、正確に上位インタ
フエース（ダイレクタ（DIR）６１と上位装置
（チヤネル）５ａ，５ｂとの間のインタフエース）
上に反映させることは容易である。
しかし、最近の入出力制御装置は入出力サブシ
ステムの拡張性、互換性と処理の迅速化を考慮し
て第４図に示すように、複数のプロセツサにその
機能を分担させる方式が実用されている。
ステムの拡張性、互換性と処理の迅速化を考慮し
て第４図に示すように、複数のプロセツサにその
機能を分担させる方式が実用されている。
即ち、第４図に示す入出力制御装置２の構成
は、入出力サブシステム全体の資源の状態及び処
理動作をテーブルストレージ（以下TSと称する）
２４を使用して管理するリソースマネジヤ（以下
RMと称する）２１と、 上位装置に相当するチヤネル１ａ〜１ｄとのイ
ンタフエース制御を行うと共に、共通バス（以下
Ｃ−Busと称する）ｍ，ｎを経由して他モジユー
ル間のデータ転送を行うチヤネルアダプタ（以下
CAと称する）２２ａ〜２２ｄと、 デバイス（DASD）３０〜３ｎ，４０〜４ｎと
のインタフエース制御を行うと共に、Ｃ−Bus
ｍ，ｎを経由して他のモジユール間のデータ転送
を行うデバイスアダプタ（以下DAと称する）２
６ａ〜２６ｄと、 各モジユールが検出したエラーの解析と救済処
理を行うサービスアダプタ（以下SAと称する）
２５ａ，２５ｂとを具備して構成されている。
は、入出力サブシステム全体の資源の状態及び処
理動作をテーブルストレージ（以下TSと称する）
２４を使用して管理するリソースマネジヤ（以下
RMと称する）２１と、 上位装置に相当するチヤネル１ａ〜１ｄとのイ
ンタフエース制御を行うと共に、共通バス（以下
Ｃ−Busと称する）ｍ，ｎを経由して他モジユー
ル間のデータ転送を行うチヤネルアダプタ（以下
CAと称する）２２ａ〜２２ｄと、 デバイス（DASD）３０〜３ｎ，４０〜４ｎと
のインタフエース制御を行うと共に、Ｃ−Bus
ｍ，ｎを経由して他のモジユール間のデータ転送
を行うデバイスアダプタ（以下DAと称する）２
６ａ〜２６ｄと、 各モジユールが検出したエラーの解析と救済処
理を行うサービスアダプタ（以下SAと称する）
２５ａ，２５ｂとを具備して構成されている。
尚、DA２６ａ〜２６ｄは、デバイス
（DASD）３０〜３ｎ，４０〜４ｎからの割込み
信号を監視する割込み監視回路２３１と、 割込み監視回路２３１からの信号が結合要求か
結合撤回かをチエツクするチエツク回路２３２
と、 デバイス（DASD）３０〜３ｎ，４０〜４ｎか
らの割込み信号を割込み監視回路２３１に送出す
るドライバ２３３と、 結合要求通知をＣ−Bus ｍ，ｎに送出するド
ライバ２３４と、 結合撤回通知Ｃ−Bus ｍ，ｎに送出するドラ
イバ２３５とを具備して構成されている。
（DASD）３０〜３ｎ，４０〜４ｎからの割込み
信号を監視する割込み監視回路２３１と、 割込み監視回路２３１からの信号が結合要求か
結合撤回かをチエツクするチエツク回路２３２
と、 デバイス（DASD）３０〜３ｎ，４０〜４ｎか
らの割込み信号を割込み監視回路２３１に送出す
るドライバ２３３と、 結合要求通知をＣ−Bus ｍ，ｎに送出するド
ライバ２３４と、 結合撤回通知Ｃ−Bus ｍ，ｎに送出するドラ
イバ２３５とを具備して構成されている。
例えば、所定デバイス（DASD）３ｉから結合
要求割込みが発生すると、DA２６ａ内割込み監
視回路２３１はその割込み信号を検知してチエツ
ク回路２３２に結合要求信号を送出する。
要求割込みが発生すると、DA２６ａ内割込み監
視回路２３１はその割込み信号を検知してチエツ
ク回路２３２に結合要求信号を送出する。
チエツク回路２３２ではこれをチエツクし、ド
ライバ２３４を介してＣ−Bus ｍに結合要求通
知信号として送出する。尚、結合要求通知信号が
撤回された場合は、ドライバ２３５を介してＣ−
Bus ｍに結合要求通知信号を送出する。
ライバ２３４を介してＣ−Bus ｍに結合要求通
知信号として送出する。尚、結合要求通知信号が
撤回された場合は、ドライバ２３５を介してＣ−
Bus ｍに結合要求通知信号を送出する。
結合要求通知信号をＣ−Bus ｍを経由して認
識したRM２１は、入出力サブシステム全体の資
源の状態及び処理動作状態を格納しているTS２
４を参照して、CA２２ａ及び２２ｂの空き状態
を見てＣ−Bus ｍを経由してDA２６ａから、例
えばCA２２ａへの結合要求通知信号を伝達させ
る。
識したRM２１は、入出力サブシステム全体の資
源の状態及び処理動作状態を格納しているTS２
４を参照して、CA２２ａ及び２２ｂの空き状態
を見てＣ−Bus ｍを経由してDA２６ａから、例
えばCA２２ａへの結合要求通知信号を伝達させ
る。
CA２２ａはこの結合要求通知信号に基づき、
チヤネル１ａとデバイスDASD３ｉとの結合処理
をDA２６ａと共に実行する。
チヤネル１ａとデバイスDASD３ｉとの結合処理
をDA２６ａと共に実行する。
尚、この間の遣い取り（信号やデータ等による
遣い取り）時にRM２１，CA２２ａ及びDA２６
ａ等でエラーを検出した場合は、図示してないサ
ービスバスを経由してSA２５ａに通知され、SA
２５ａにてエラー解析とその救済処理が実行され
る。
遣い取り）時にRM２１，CA２２ａ及びDA２６
ａ等でエラーを検出した場合は、図示してないサ
ービスバスを経由してSA２５ａに通知され、SA
２５ａにてエラー解析とその救済処理が実行され
る。
第５図に示すような入出力サブシステム構成の
場合は、上位／下位インタフエース処理タイミン
グが直ちにしかも正確に反映され処理されるが、
上位／下位インタフエース処理手順がシーケンシ
ヤルになり、処理効率の向上が現状では限界に達
して望めない状態である。
場合は、上位／下位インタフエース処理タイミン
グが直ちにしかも正確に反映され処理されるが、
上位／下位インタフエース処理手順がシーケンシ
ヤルになり、処理効率の向上が現状では限界に達
して望めない状態である。
一方、上位／下位インタフエース処理をそれぞ
れ独立に平行して処理する第４図の場合は、処理
効率の向上が望める反面、下位インタフエース上
で発生する再結合タイミングを正確に上位インタ
フエース上に反映させることが困難となる。
れ独立に平行して処理する第４図の場合は、処理
効率の向上が望める反面、下位インタフエース上
で発生する再結合タイミングを正確に上位インタ
フエース上に反映させることが困難となる。
即ち、DA２６ｉはデバイスDASD３ｉからの
割込み信号の発生と消滅を検出して結合要求とそ
の撤回としてＣ−Bus ｍに送出している。しか
しDA２６ｉにおいて別の処理に時間が掛り、割
込み信号消滅の検出が遅れることがある。
割込み信号の発生と消滅を検出して結合要求とそ
の撤回としてＣ−Bus ｍに送出している。しか
しDA２６ｉにおいて別の処理に時間が掛り、割
込み信号消滅の検出が遅れることがある。
デバイス（DASD）３ｉが磁気デイスク装置で
構成される場合、アクセスできる期間はデイスク
の回転位置で定められる。従つてデバイス
（DASD）３ｉからの割込み信号が消滅している
にもかかわらず、Ｃ−Bus ｍには撤回信号が送
出されないと、その期間に上位装置RM２１，
CA２２ｉが結合してもその結合はデバイス
（DASD）３ｉにアクセスできない無駄な結合と
なるか、またはデイスクが１回転して所定の位置
に来るまでの待ちが発生し、この結合に関わる全
てのリソースが無駄に専有されるという問題があ
つた。
構成される場合、アクセスできる期間はデイスク
の回転位置で定められる。従つてデバイス
（DASD）３ｉからの割込み信号が消滅している
にもかかわらず、Ｃ−Bus ｍには撤回信号が送
出されないと、その期間に上位装置RM２１，
CA２２ｉが結合してもその結合はデバイス
（DASD）３ｉにアクセスできない無駄な結合と
なるか、またはデイスクが１回転して所定の位置
に来るまでの待ちが発生し、この結合に関わる全
てのリソースが無駄に専有されるという問題があ
つた。
第１図は本発明の原理を説明するブロツク図を
示す。
示す。
第１図に示す本発明の原理ブロツク図は、DA
２３ａ〜２３ｄの構成概要を示し、その構成は、 デバイス（DASD）３ｉ，４ｉからの割込み信
号を監視する割込み監視回路２３１と、 割込み監視回路２３１から送出される信号ｄが
結合要求か結合撤回かをチエツクするチエツク回
路２３２と、 デバイス（DASD）３ｉ，４ｉからの割込み信
号を割込み監視回路２３１に送出するドライバ２
３３と、 結合要求通知をＣ−Bus ｍ，ｎに送出するド
ライバ２３４と、 結合撤回通知をＣ−Bus ｍ，ｎに送出するド
ライバ２３５と、 チエツク回路２３２に送出する信号ｄの送出タ
イミングを生成する可変のタイマ手段（タイマ回
路）２３６と、 タイマ手段（タイマ回路）２３６で生成される
タイミングにて割込み監視回路２３１を制御して
デバイス（DASD）３ｉ，４ｉからの割込み信号
をチエツク回路２３２に送出させ、再結合可能通
知とその撤回を行うサンプリング手段（サンプリ
ング回路）２３７とを具備して構成されている。
２３ａ〜２３ｄの構成概要を示し、その構成は、 デバイス（DASD）３ｉ，４ｉからの割込み信
号を監視する割込み監視回路２３１と、 割込み監視回路２３１から送出される信号ｄが
結合要求か結合撤回かをチエツクするチエツク回
路２３２と、 デバイス（DASD）３ｉ，４ｉからの割込み信
号を割込み監視回路２３１に送出するドライバ２
３３と、 結合要求通知をＣ−Bus ｍ，ｎに送出するド
ライバ２３４と、 結合撤回通知をＣ−Bus ｍ，ｎに送出するド
ライバ２３５と、 チエツク回路２３２に送出する信号ｄの送出タ
イミングを生成する可変のタイマ手段（タイマ回
路）２３６と、 タイマ手段（タイマ回路）２３６で生成される
タイミングにて割込み監視回路２３１を制御して
デバイス（DASD）３ｉ，４ｉからの割込み信号
をチエツク回路２３２に送出させ、再結合可能通
知とその撤回を行うサンプリング手段（サンプリ
ング回路）２３７とを具備して構成されている。
デバイス（DASD）３ｉ，４ｉからDA２３
ａ〜２３ｄに対する下位インタフエース上で定期
的に発生する再結合割込みタイミングを的確に、
チヤネルとCAからなる上位インタフエース上に
反映させるために、入出力制御装置２を構成する
複数のプロセツサのうち、デバイス（DASD）３
ｉ，４ｉとの間で処理を行うDA２３ａ〜２３ｄ
内に、下位インタフエース上で定期的に発生する
再結合タイミングを的確に上位インタフエース上
に伝達する手段であるタイマ手段（タイマ回路）
２３６とサンプリング手段（サンプリング回路）
２３７とを設けることにより、デバイス
（DASD）３ｉ，４ｉからの割込み信号が生じて
いる間にタイマ手段で定められた周期で、結合要
求とその撤回通知がＣ−Bus ｍに繰り返し送出
されるので、割込み信号が消滅しているにもかか
わらず撤回通知が送出されないことはなく、下位
インターフエースで発生する割込み要求と消滅の
タイミングが上位インターフエースに的確に伝達
されることになる。
ａ〜２３ｄに対する下位インタフエース上で定期
的に発生する再結合割込みタイミングを的確に、
チヤネルとCAからなる上位インタフエース上に
反映させるために、入出力制御装置２を構成する
複数のプロセツサのうち、デバイス（DASD）３
ｉ，４ｉとの間で処理を行うDA２３ａ〜２３ｄ
内に、下位インタフエース上で定期的に発生する
再結合タイミングを的確に上位インタフエース上
に伝達する手段であるタイマ手段（タイマ回路）
２３６とサンプリング手段（サンプリング回路）
２３７とを設けることにより、デバイス
（DASD）３ｉ，４ｉからの割込み信号が生じて
いる間にタイマ手段で定められた周期で、結合要
求とその撤回通知がＣ−Bus ｍに繰り返し送出
されるので、割込み信号が消滅しているにもかか
わらず撤回通知が送出されないことはなく、下位
インターフエースで発生する割込み要求と消滅の
タイミングが上位インターフエースに的確に伝達
されることになる。
以下本発明の要旨を第１図〜第３図に示す実施
例により具体的に説明する。
例により具体的に説明する。
第２図は本発明の実施例を説明するブロツク
図、第３図は本発明の実施例における処理タイミ
ングを説明する図をそれぞれ示す。尚、全図を通
じて同一符号は同一対象物を示す。
図、第３図は本発明の実施例における処理タイミ
ングを説明する図をそれぞれ示す。尚、全図を通
じて同一符号は同一対象物を示す。
次に、本実施例の動作をDA２３ａの制御処理
を例に取り説明する。尚、第２図に示すDA２３
ａ〜DA２３ｄの内部は、第１図に示す機能ブロ
ツク２３１〜２３７を具備するものとする。
を例に取り説明する。尚、第２図に示すDA２３
ａ〜DA２３ｄの内部は、第１図に示す機能ブロ
ツク２３１〜２３７を具備するものとする。
例えば、デバイス（DASD）３ｉからの割込み
信号ａは、DA２３ａ内割込み監視回路２３１に
より、サンプリング回路２３７の指示したタイミ
ングｂで割込み信号ｄに切換えられる。
信号ａは、DA２３ａ内割込み監視回路２３１に
より、サンプリング回路２３７の指示したタイミ
ングｂで割込み信号ｄに切換えられる。
この時、チエツク回路２３２では割込み要因が
無い時には、Ｃ−Bus ｍ上への通知d′，e′は押さ
えられる。
無い時には、Ｃ−Bus ｍ上への通知d′，e′は押さ
えられる。
次に、割込み信号ｄはタイマ回路２３６を初期
化して、次のサンプリングタイミングｃを生成し
送出する。
化して、次のサンプリングタイミングｃを生成し
送出する。
次のサンプリング時に、ドライバ２３４を介し
て直前にタイミング割込み通知d′を送出していれ
ば、サンプリング回路２３７はチエツク回路２３
２からの信号ｆにて、そのサンプリングタイミン
グｃ時のサンプリング指示ｂは出さず、撤回通知
コマンドｅを送出し、ドライバ２３５を介して撤
回通知信号e′としてＣ−Bus ｍ上へ送出する。
て直前にタイミング割込み通知d′を送出していれ
ば、サンプリング回路２３７はチエツク回路２３
２からの信号ｆにて、そのサンプリングタイミン
グｃ時のサンプリング指示ｂは出さず、撤回通知
コマンドｅを送出し、ドライバ２３５を介して撤
回通知信号e′としてＣ−Bus ｍ上へ送出する。
尚、第３図は上述の動作を図示したもので、サ
ンプリングタイミングｃは図示しているように、
所定周期を持つて定期的に発行される。
ンプリングタイミングｃは図示しているように、
所定周期を持つて定期的に発行される。
サンプリング回路２３７の指示したタイミング
ｂでサンプリングされ、ドライバ２３４を介して
Ｃ−Bus ｍ上へ送出された割込み要求通知d′（再
結合要求通知とも称する）は、RM２１へ通知さ
れる。
ｂでサンプリングされ、ドライバ２３４を介して
Ｃ−Bus ｍ上へ送出された割込み要求通知d′（再
結合要求通知とも称する）は、RM２１へ通知さ
れる。
RM２１はこの再結合要求通知d′を受領する
と、そのDA２３ａが再結合待機状態にあるとし
て他の処理を割当てないように、ビジー状態にす
る。
と、そのDA２３ａが再結合待機状態にあるとし
て他の処理を割当てないように、ビジー状態にす
る。
同時に、RM２１は２つのＣ−Bus ｍ，ｎに
接続されたCA２２ａ〜２２ｄの内、使用可能な
CA２２ａ又は２２ｂに対してチヤネル１ａ又は
１ｂを介して上位処理装置（図示していない）へ
の再結合要求（Request−In）を上げるように指
示する。
接続されたCA２２ａ〜２２ｄの内、使用可能な
CA２２ａ又は２２ｂに対してチヤネル１ａ又は
１ｂを介して上位処理装置（図示していない）へ
の再結合要求（Request−In）を上げるように指
示する。
ここで撤回通知信号e′は上位装置RM２１，
CA２２ｉからの応答の有無に無関係に送出され
る。従つてDA２３ａからの割込み要求通知d′に
よりRM２１，CA２２ａが捕捉された場合でも、
タイマ手段で定められた周期で撤回通知信号e′が
Ｃ−Bus ｍに送出されるが、この場合は無視さ
れる。
CA２２ｉからの応答の有無に無関係に送出され
る。従つてDA２３ａからの割込み要求通知d′に
よりRM２１，CA２２ａが捕捉された場合でも、
タイマ手段で定められた周期で撤回通知信号e′が
Ｃ−Bus ｍに送出されるが、この場合は無視さ
れる。
CA２２ａ又は２２ｂによつて上げられた再結
合要求（Request−In）信号は、CA２２ａ又は
２２ｂ内のタイマにより、もし上位処理装置（図
示してない）が応答しなければ、一定時間後に撤
回される。
合要求（Request−In）信号は、CA２２ａ又は
２２ｂ内のタイマにより、もし上位処理装置（図
示してない）が応答しなければ、一定時間後に撤
回される。
通常、CA２２ａ〜２２ｄ内のタイマは、デバ
イス（DASD）３ｉ，４ｉが磁気デイスク装置の
場合はその種類によつて割込み信号の期間が異な
るので、割込み要求通知d′と撤回通知信号e′の間
隔をそのデイスク装置の種類毎に変えなければな
らず、サンプリングタイミングｃの周期を変える
ためにタイマ回路２３６は可変する必要がある。
イス（DASD）３ｉ，４ｉが磁気デイスク装置の
場合はその種類によつて割込み信号の期間が異な
るので、割込み要求通知d′と撤回通知信号e′の間
隔をそのデイスク装置の種類毎に変えなければな
らず、サンプリングタイミングｃの周期を変える
ためにタイマ回路２３６は可変する必要がある。
再結合要求通知d′を送出したDA２３ａは一定
時間後にRM２１に対して撤回通知e′をドライバ
２３５を介してＣ−Bus ｍ上へ送出する。
時間後にRM２１に対して撤回通知e′をドライバ
２３５を介してＣ−Bus ｍ上へ送出する。
この撤回通知e′を受領したRM２１は、その
DA２３ａのビジー状態を開放し、次の処理要求
が受付けられるDA２３ａとして認識する。
DA２３ａのビジー状態を開放し、次の処理要求
が受付けられるDA２３ａとして認識する。
上述のように処理すると、下位インタフエース
上で発生する処理要求を上位インタフエース上に
直ちに反映することが可能となる。
上で発生する処理要求を上位インタフエース上に
直ちに反映することが可能となる。
即ち、再結合／撤回通知d′，e′を、直接DA２
３ａ〜２３ｄと接続されてないCA２２ａ〜CA２
２ｄと同期化して行うために、下位インタフエー
ス上で発生する処理要求を上位インタフエース上
に直ちに反映することが可能となる。
３ａ〜２３ｄと接続されてないCA２２ａ〜CA２
２ｄと同期化して行うために、下位インタフエー
ス上で発生する処理要求を上位インタフエース上
に直ちに反映することが可能となる。
以上のような本発明によれば、下位インタフエ
ース上で発生する処理要求が的確な再結合タイミ
ングで上位インタフエース上で実現することが出
来ると言う効果がある。
ース上で発生する処理要求が的確な再結合タイミ
ングで上位インタフエース上で実現することが出
来ると言う効果がある。
第１図は本発明の原理を説明するブロツク図、
第２図は本発明の実施例を説明するブロツク図、
第３図は本発明の実施例における処理タイミング
を説明する図、第４図は従来例を説明するブロツ
ク図、第５図は他の従来例を説明するブロツク
図、をそれぞれ示す。 図において、１ａ〜１ｄはチヤネル、２，６
ａ，６ｂは入出力制御装置、３０〜３ｎ，４０〜
４ｎ，８ｉはデバイス（DASD）、２１はRM、
２２ａ〜２２ｄはCA、２３ａ〜２３ｄ，２６ａ
〜２６ｄはDA、２４はTS、２５ａ，２５ｂは
SA、６１はDIR、２３１は割込み監視回路、２
３２はチエツク回路、２３３〜２３５はドライ
バ、２３６はタイマ回路、２３７はサンプリング
回路、をそれぞれ示す。
第２図は本発明の実施例を説明するブロツク図、
第３図は本発明の実施例における処理タイミング
を説明する図、第４図は従来例を説明するブロツ
ク図、第５図は他の従来例を説明するブロツク
図、をそれぞれ示す。 図において、１ａ〜１ｄはチヤネル、２，６
ａ，６ｂは入出力制御装置、３０〜３ｎ，４０〜
４ｎ，８ｉはデバイス（DASD）、２１はRM、
２２ａ〜２２ｄはCA、２３ａ〜２３ｄ，２６ａ
〜２６ｄはDA、２４はTS、２５ａ，２５ｂは
SA、６１はDIR、２３１は割込み監視回路、２
３２はチエツク回路、２３３〜２３５はドライ
バ、２３６はタイマ回路、２３７はサンプリング
回路、をそれぞれ示す。
Claims (1)
- 【特許請求の範囲】 １ 情報処理システムにおけるデータの入出力処
理要求を集中管理する第１のプロセツサと、 前記情報処理システムを構成する上位位置との
間で処理を行う第２のプロセツサと、 前記情報処理システムを構成する下位装置との
間で処理を行う第３のプロセツサとを具備し、 前記複数の上位装置と、前記複数の下位装置と
の結合を、前記第１のプロセツサ、第２のプロセ
ツサ及び前記第３のプロセツサにて制御する入出
力制御装置であつて、 前記第３のプロセツサ内に、前記複数の下位装
置からの割込み信号を監視する割込み監視回路２
３１と、該割込み監視回路２３１からの信号ｄが
結合要求か、結合撤回かをチエツクするチエツク
回路２３２と、該信号ｄの送出タイミングを生成
する可変周期のタイマ手段２３６と、前記タイマ
手段２３６で生成されるタイミングにて前記割込
み監視回路２３１を制御して結合通知とその撤回
通知の送出を行うサンプリング手段２３７とを設
けたことを特徴とする入出力制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17035886A JPS6326749A (ja) | 1986-07-18 | 1986-07-18 | 入出力制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17035886A JPS6326749A (ja) | 1986-07-18 | 1986-07-18 | 入出力制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6326749A JPS6326749A (ja) | 1988-02-04 |
| JPH0531180B2 true JPH0531180B2 (ja) | 1993-05-11 |
Family
ID=15903454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17035886A Granted JPS6326749A (ja) | 1986-07-18 | 1986-07-18 | 入出力制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6326749A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6175947A (ja) * | 1984-09-21 | 1986-04-18 | Fujitsu Ltd | チャネル制御方法 |
-
1986
- 1986-07-18 JP JP17035886A patent/JPS6326749A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6175947A (ja) * | 1984-09-21 | 1986-04-18 | Fujitsu Ltd | チャネル制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6326749A (ja) | 1988-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4363094A (en) | Communications processor | |
| US5644700A (en) | Method for operating redundant master I/O controllers | |
| CN1135795C (zh) | 串行接口的公平方案 | |
| EP0183431B1 (en) | System control network for multiple processor modules | |
| JPH0531180B2 (ja) | ||
| US5931937A (en) | Symmetric parallel multi-processing bus architecture | |
| KR100202398B1 (ko) | 이중화구조를 갖는 종합정보통신망 디바이스 제어계 | |
| JPS62162155A (ja) | 情報処理システム | |
| JP2834062B2 (ja) | 情報処理システム | |
| GB1600755A (en) | Communications processor | |
| JP2752456B2 (ja) | チャネル装置 | |
| JPH0250504B2 (ja) | ||
| JPS60220639A (ja) | シリアルバス通信装置 | |
| JPH01209836A (ja) | マルチメディア多重化装置 | |
| JPS6134654A (ja) | バスマスタ制御装置 | |
| Babu et al. | A dual media industrial LAN for real time applications | |
| MXPA97001974A (en) | Common bar assignment system for processors | |
| JPH04236538A (ja) | データ伝送システム | |
| JPH04362835A (ja) | データ転送方法 | |
| JPH01147652A (ja) | バス制御装置 | |
| JPS62293453A (ja) | 多重バス方式デ−タ処理装置 | |
| JPS6361698B2 (ja) | ||
| JPS62162156A (ja) | メモリアクセス制御装置 | |
| JPH05216840A (ja) | バス競合分散制御方式 | |
| JPH08137738A (ja) | Ｃｐｕ調停回路 |