JPH05308776A - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JPH05308776A JPH05308776A JP4110184A JP11018492A JPH05308776A JP H05308776 A JPH05308776 A JP H05308776A JP 4110184 A JP4110184 A JP 4110184A JP 11018492 A JP11018492 A JP 11018492A JP H05308776 A JPH05308776 A JP H05308776A
- Authority
- JP
- Japan
- Prior art keywords
- synchronizing signal
- circuit
- timing
- frequency
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
- Rectifiers (AREA)
Abstract
(57)【要約】
【目的】 リセット同期信号の周波数を広範囲にわたり
可変可能にする。 【構成】 同期信号発生回路25と発振器13，13Ａ間に電
流調整回路32，32Ａを設ける。この電流調整回路32，32
Ａにより、同期信号発生回路25からのリセット同期信号
の周波数に応じて、発振器11，11Ａのタイミング抵抗端
子ＲＴから流れる電流が変化する。すなわち、タイミン
グ容量端子ＣＴに接続されたコンデンサ22の充電時間は
リセット同期信号の周波数により変化し、リセット同期
信号による発振器13，13Ａの同期が安定して継続する。
可変可能にする。 【構成】 同期信号発生回路25と発振器13，13Ａ間に電
流調整回路32，32Ａを設ける。この電流調整回路32，32
Ａにより、同期信号発生回路25からのリセット同期信号
の周波数に応じて、発振器11，11Ａのタイミング抵抗端
子ＲＴから流れる電流が変化する。すなわち、タイミン
グ容量端子ＣＴに接続されたコンデンサ22の充電時間は
リセット同期信号の周波数により変化し、リセット同期
信号による発振器13，13Ａの同期が安定して継続する。
Description
【０００１】
【産業上の利用分野】本発明は、外部からの同期信号に
より発振器の発振周波数を同期させてスイッチング素子
に駆動信号を供給するスイッチング電源装置に関する。
より発振器の発振周波数を同期させてスイッチング素子
に駆動信号を供給するスイッチング電源装置に関する。
【０００２】
【従来の技術】一般に、複数の電力変換回路を備えたス
イッチング電源装置は、例えば、トランスとスイッチン
グ素子とを有するインバータ回路に、特開昭６４−６０
２６１号公報等に開示される力率改善回路を備えたもの
が公知である。こうした電源装置においては、インバー
タ回路および力率改善回路を構成するスイッチング素子
のパルス導通幅を制御するために、帰還回路として発振
器を備えた制御用ＩＣが独立して用いられているため、
各発振器間における発振周波数の相違により生じるビー
トによって、電源側から入力電圧ラインに対する帰還ノ
イズの発生が多くなる。そこで、帰還ノイズを低減する
ために、従来より各制御用ＩＣに対して外部より同期信
号を供給し、この同期信号に基づく周波数で発振器を同
期させるものが提案されている。
イッチング電源装置は、例えば、トランスとスイッチン
グ素子とを有するインバータ回路に、特開昭６４−６０
２６１号公報等に開示される力率改善回路を備えたもの
が公知である。こうした電源装置においては、インバー
タ回路および力率改善回路を構成するスイッチング素子
のパルス導通幅を制御するために、帰還回路として発振
器を備えた制御用ＩＣが独立して用いられているため、
各発振器間における発振周波数の相違により生じるビー
トによって、電源側から入力電圧ラインに対する帰還ノ
イズの発生が多くなる。そこで、帰還ノイズを低減する
ために、従来より各制御用ＩＣに対して外部より同期信
号を供給し、この同期信号に基づく周波数で発振器を同
期させるものが提案されている。
【０００３】すなわち図３に示すように、商用電源１の
両端に入力端子＋Ｖ１，−Ｖ１を介してダイオードブリ
ッジからなる整流回路２が接続され、この整流回路２に
ＭＯＳ型ＦＥＴからなるスイッチング素子３と、インダ
クタンス４と、ダイオード５とにより構成される電力変
換回路たる力率改善回路６を接続し、前記スイッチング
素子３によりスイッチングして昇圧された電圧を出力す
る。この力率改善回路６の出力端間には、前記昇圧され
た電圧を平滑するための平滑コンデンサ７が接続される
とともに、平滑コンデンサ７で平滑された直流入力電圧
Ｖｉを分圧する抵抗８，９の直列回路と、抵抗８，９に
より分圧された入力検出電圧と基準電圧とを比較増幅す
る演算増幅器10と、この演算増幅器10にて比較増幅され
た信号に基づきスイッチング素子３をパルス幅制御する
制御用ＩＣ11が力率改善回路６の帰還回路として設けら
れる。制御用ＩＣ11は、ＰＷＭコンパレータ12と、この
ＰＷＭコンパレータ12にのこぎり波を供給する発振器13
と、スイッチング素子３を駆動させるためのドライバ回
路14とを内蔵し、ＰＷＭコンパレータ12により前記演算
増幅器10からの比較増幅された信号を発振器13から出力
されるのこぎり波と比較し、この比較結果に基づくパル
ス導通幅を有する駆動信号をドライバ回路14を介してス
イッチング素子３に供給する。すなわち、力率改善回路
６は、スイッチング素子３がオンのときに、整流回路２
からの直流電流によってインダクタンス４にエネルギー
を蓄え、スイッチング素子３がオフのときに、インダク
タンス４に蓄えられたエネルギーを整流回路２から供給
される電圧に重畳させて出力するとともに、制御用ＩＣ
11は直流入力電圧Ｖｉの変化を抵抗８，９により検知
し、交流電源からの電圧波形と電流波形を近づけて、入
力力率を改善するようにスイッチング素子３を介してイ
ンダクタンス４に蓄えられるエネルギーを制御する。
両端に入力端子＋Ｖ１，−Ｖ１を介してダイオードブリ
ッジからなる整流回路２が接続され、この整流回路２に
ＭＯＳ型ＦＥＴからなるスイッチング素子３と、インダ
クタンス４と、ダイオード５とにより構成される電力変
換回路たる力率改善回路６を接続し、前記スイッチング
素子３によりスイッチングして昇圧された電圧を出力す
る。この力率改善回路６の出力端間には、前記昇圧され
た電圧を平滑するための平滑コンデンサ７が接続される
とともに、平滑コンデンサ７で平滑された直流入力電圧
Ｖｉを分圧する抵抗８，９の直列回路と、抵抗８，９に
より分圧された入力検出電圧と基準電圧とを比較増幅す
る演算増幅器10と、この演算増幅器10にて比較増幅され
た信号に基づきスイッチング素子３をパルス幅制御する
制御用ＩＣ11が力率改善回路６の帰還回路として設けら
れる。制御用ＩＣ11は、ＰＷＭコンパレータ12と、この
ＰＷＭコンパレータ12にのこぎり波を供給する発振器13
と、スイッチング素子３を駆動させるためのドライバ回
路14とを内蔵し、ＰＷＭコンパレータ12により前記演算
増幅器10からの比較増幅された信号を発振器13から出力
されるのこぎり波と比較し、この比較結果に基づくパル
ス導通幅を有する駆動信号をドライバ回路14を介してス
イッチング素子３に供給する。すなわち、力率改善回路
６は、スイッチング素子３がオンのときに、整流回路２
からの直流電流によってインダクタンス４にエネルギー
を蓄え、スイッチング素子３がオフのときに、インダク
タンス４に蓄えられたエネルギーを整流回路２から供給
される電圧に重畳させて出力するとともに、制御用ＩＣ
11は直流入力電圧Ｖｉの変化を抵抗８，９により検知
し、交流電源からの電圧波形と電流波形を近づけて、入
力力率を改善するようにスイッチング素子３を介してイ
ンダクタンス４に蓄えられるエネルギーを制御する。
【０００４】前記直流入力電圧Ｖｉは、トランス15とＭ
ＯＳ型ＦＥＴからなるスイッチング素子16とを備えた電
力変換回路たるインバータ回路17に供給される。そし
て、スイッチング素子16をスイッチングすることによ
り、トランス15の二次巻線から誘起された電圧を整流平
滑回路18により整流平滑し、出力端子＋Ｖ２，−Ｖ２間
に直流出力電圧Ｖｏを供給する。また、インバータ回路
17の帰還回路として、出力端子＋Ｖ２，−Ｖ２間に接続
され、直流入力電圧Ｖｉを分圧する抵抗19，20の直列回
路と、抵抗19，20により分圧された出力検出電圧と基準
電圧とを比較増幅する演算増幅器21と、この演算増幅器
21にて比較増幅された信号に基づきスイッチング素子16
をパルス幅制御する制御用ＩＣ11Ａとを備えている。そ
して、制御用ＩＣ11Ａにおいて、ＰＷＭコンパレータ12
Ａにより前記演算増幅器21からの比較増幅された信号を
発振器13Ａから出力されるのこぎり波と比較し、この比
較結果に基づくパルス導通幅を有する駆動信号をドライ
バ回路14Ａを介してスイッチング素子16に供給して、前
記直流出力電圧Ｖｏを一定に保つように制御を行うもの
である。
ＯＳ型ＦＥＴからなるスイッチング素子16とを備えた電
力変換回路たるインバータ回路17に供給される。そし
て、スイッチング素子16をスイッチングすることによ
り、トランス15の二次巻線から誘起された電圧を整流平
滑回路18により整流平滑し、出力端子＋Ｖ２，−Ｖ２間
に直流出力電圧Ｖｏを供給する。また、インバータ回路
17の帰還回路として、出力端子＋Ｖ２，−Ｖ２間に接続
され、直流入力電圧Ｖｉを分圧する抵抗19，20の直列回
路と、抵抗19，20により分圧された出力検出電圧と基準
電圧とを比較増幅する演算増幅器21と、この演算増幅器
21にて比較増幅された信号に基づきスイッチング素子16
をパルス幅制御する制御用ＩＣ11Ａとを備えている。そ
して、制御用ＩＣ11Ａにおいて、ＰＷＭコンパレータ12
Ａにより前記演算増幅器21からの比較増幅された信号を
発振器13Ａから出力されるのこぎり波と比較し、この比
較結果に基づくパルス導通幅を有する駆動信号をドライ
バ回路14Ａを介してスイッチング素子16に供給して、前
記直流出力電圧Ｖｏを一定に保つように制御を行うもの
である。
【０００５】制御用ＩＣ11に内蔵する発振器13は、発振
周波数を設定するためのタイミング容量端子ＣＴとタイ
ミング抵抗端子ＲＴとを備えている。タイミング容量端
子ＣＴとグランド間にはコンデンサ22と抵抗23との直列
回路が接続されるとともに、このコンデンサ22と抵抗23
との接続点にはコンデンサ24を介してパルス状のリセッ
ト同期信号を出力する同期信号発生回路25が接続され、
さらに、タイミング抵抗端子ＲＴとグランド間に定電流
発生用の抵抗26が接続される。また、制御用ＩＣ11Ａも
同様に、コンデンサ22Ａと抵抗23Ａとの直列回路がタイ
ミング容量端子ＣＴとグランド間に接続されるととも
に、このコンデンサ22Ａと抵抗23Ａとの接続点にコンデ
ンサ24Ａを介して前記同期信号発生回路25を接続し、さ
らに、タイミング抵抗端子ＲＴとグランド間に抵抗26Ａ
を接続する。
周波数を設定するためのタイミング容量端子ＣＴとタイ
ミング抵抗端子ＲＴとを備えている。タイミング容量端
子ＣＴとグランド間にはコンデンサ22と抵抗23との直列
回路が接続されるとともに、このコンデンサ22と抵抗23
との接続点にはコンデンサ24を介してパルス状のリセッ
ト同期信号を出力する同期信号発生回路25が接続され、
さらに、タイミング抵抗端子ＲＴとグランド間に定電流
発生用の抵抗26が接続される。また、制御用ＩＣ11Ａも
同様に、コンデンサ22Ａと抵抗23Ａとの直列回路がタイ
ミング容量端子ＣＴとグランド間に接続されるととも
に、このコンデンサ22Ａと抵抗23Ａとの接続点にコンデ
ンサ24Ａを介して前記同期信号発生回路25を接続し、さ
らに、タイミング抵抗端子ＲＴとグランド間に抵抗26Ａ
を接続する。
【０００６】図４はタイミング容量端子ＣＴの波形図を
示したものである。制御用ＩＣ11において、タイミング
容量端子ＣＴからコンデンサ22に流れる電流は、タイミ
ング抵抗端子ＲＴから抵抗26に流れる電流に基づいて設
定されており、このコンデンサ22と抵抗26とにより構成
される時定数回路により、コンデンサ22を充電させてタ
イミング容量端子の端子電圧を上昇させている。そし
て、タイミング容量端子ＣＴの端子電圧は常に制御用Ｉ
Ｃ11により検知されており、この端子電圧が発振器13に
おいて予め設定されたＨｉｇｈレベルのスレッシュ電圧
を越えた時に、コンデンサ22を強制的に放電させるとと
もに、予め設定されたＬｏｗレベルのスレッシュ電圧に
達した時に、コンデンサ22を再び充電させる動作を繰り
返すことによって、ＬｏｗレベルからＨｉｇｈレベルの
スレッシュ電圧に達するまでの充放電時間に基づいた発
振周波数を有するのこぎり波が、発振器13からＰＷＭコ
ンパレータ12の非反転入力端子に供給される。このと
き、コンデンサ22および抵抗26によって定められる充放
電時間よりも短い周期で、同期信号発生回路25からリセ
ット同期信号をコンデンサ22と抵抗23との接続点に印加
すると、タイミング容量端子ＣＴの端子電圧はコンデン
サ22の充電電圧に重畳されてＨｉｇｈレベルのスレッシ
ュ電圧を越え、これによって、コンデンサ22が強制的に
放電されるため、制御用ＩＣ11は外部から供給されるリ
セット同期信号の周期に基づいた発振周波数を有するの
こぎり波によって動作することになる。これは、インバ
ータ回路17を制御する制御用ＩＣ11Ａのタイミング容量
端子ＣＴに関しても同様に作用するものであり、同期信
号発生回路25からコンデンサ22Ａと抵抗23Ａ間の接続点
に印加されるリセット同期信号の周期に基づいて、発振
器13Ａの発振周波数が定められる。したがって、制御用
ＩＣ11，11Ａはいずれも同期信号発生回路25からのリセ
ット同期信号によって同期され、各発振器13，13Ａ間の
周波数の差によるビートの発生は起こらなくなり、帰還
ノイズを低減することが可能になる。
示したものである。制御用ＩＣ11において、タイミング
容量端子ＣＴからコンデンサ22に流れる電流は、タイミ
ング抵抗端子ＲＴから抵抗26に流れる電流に基づいて設
定されており、このコンデンサ22と抵抗26とにより構成
される時定数回路により、コンデンサ22を充電させてタ
イミング容量端子の端子電圧を上昇させている。そし
て、タイミング容量端子ＣＴの端子電圧は常に制御用Ｉ
Ｃ11により検知されており、この端子電圧が発振器13に
おいて予め設定されたＨｉｇｈレベルのスレッシュ電圧
を越えた時に、コンデンサ22を強制的に放電させるとと
もに、予め設定されたＬｏｗレベルのスレッシュ電圧に
達した時に、コンデンサ22を再び充電させる動作を繰り
返すことによって、ＬｏｗレベルからＨｉｇｈレベルの
スレッシュ電圧に達するまでの充放電時間に基づいた発
振周波数を有するのこぎり波が、発振器13からＰＷＭコ
ンパレータ12の非反転入力端子に供給される。このと
き、コンデンサ22および抵抗26によって定められる充放
電時間よりも短い周期で、同期信号発生回路25からリセ
ット同期信号をコンデンサ22と抵抗23との接続点に印加
すると、タイミング容量端子ＣＴの端子電圧はコンデン
サ22の充電電圧に重畳されてＨｉｇｈレベルのスレッシ
ュ電圧を越え、これによって、コンデンサ22が強制的に
放電されるため、制御用ＩＣ11は外部から供給されるリ
セット同期信号の周期に基づいた発振周波数を有するの
こぎり波によって動作することになる。これは、インバ
ータ回路17を制御する制御用ＩＣ11Ａのタイミング容量
端子ＣＴに関しても同様に作用するものであり、同期信
号発生回路25からコンデンサ22Ａと抵抗23Ａ間の接続点
に印加されるリセット同期信号の周期に基づいて、発振
器13Ａの発振周波数が定められる。したがって、制御用
ＩＣ11，11Ａはいずれも同期信号発生回路25からのリセ
ット同期信号によって同期され、各発振器13，13Ａ間の
周波数の差によるビートの発生は起こらなくなり、帰還
ノイズを低減することが可能になる。
【０００７】
【発明が解決しようとする課題】前記従来技術において
は、コンデンサ22および抵抗26によって定められる充放
電時間よりも短い周期で、同期信号発生回路25からのリ
セット同期信号を広範囲に周波数可変させようとする
と、特に、リセット同期信号の周期が短く、コンデンサ
22の充電電圧が低い状態のときにリセット同期信号が出
力された場合、タイミング容量端子ＣＴの端子電圧をＨ
ｉｇｈレベルのスレッシュ電圧以上にまで上昇させるの
に大きな容量のコンデンサ24が必要となり、しかも、図
４に示すように、リセット同期信号の周期が変わると、
リセット同期信号が供給される直前のタイミング容量端
子ＣＴのピーク間電圧値Ｖｐも変化するため、帰還ルー
プの利得が著しく変化し、安定した制御が行われなくな
る。すなわち、この種のスイッチング電源装置では、制
御用ＩＣ11，11Ａの同期を維持することのできるリセッ
ト同期信号の周波数可変範囲は約１０〜２０％程度にす
ぎず、リセット同期信号の周波数可変が広範囲に必要と
される出力電圧可変回路や、過電流保護回路等を付加す
ることが難しいといった問題点を有していた。
は、コンデンサ22および抵抗26によって定められる充放
電時間よりも短い周期で、同期信号発生回路25からのリ
セット同期信号を広範囲に周波数可変させようとする
と、特に、リセット同期信号の周期が短く、コンデンサ
22の充電電圧が低い状態のときにリセット同期信号が出
力された場合、タイミング容量端子ＣＴの端子電圧をＨ
ｉｇｈレベルのスレッシュ電圧以上にまで上昇させるの
に大きな容量のコンデンサ24が必要となり、しかも、図
４に示すように、リセット同期信号の周期が変わると、
リセット同期信号が供給される直前のタイミング容量端
子ＣＴのピーク間電圧値Ｖｐも変化するため、帰還ルー
プの利得が著しく変化し、安定した制御が行われなくな
る。すなわち、この種のスイッチング電源装置では、制
御用ＩＣ11，11Ａの同期を維持することのできるリセッ
ト同期信号の周波数可変範囲は約１０〜２０％程度にす
ぎず、リセット同期信号の周波数可変が広範囲に必要と
される出力電圧可変回路や、過電流保護回路等を付加す
ることが難しいといった問題点を有していた。
【０００８】そこで本発明は上記問題点を解決して、リ
セット同期信号の周波数を広範囲にわたって可変するこ
との可能なスイッチング電源装置を提供することを目的
とする。
セット同期信号の周波数を広範囲にわたって可変するこ
との可能なスイッチング電源装置を提供することを目的
とする。
【０００９】
【課題を解決するための手段】本発明はスイッチング素
子を有する複数の電力変換回路を備え、前記各スイッチ
ング素子を制御するための帰還回路として発振器を内蔵
した制御用ＩＣを独立して用い、この制御用ＩＣにはそ
の端子電圧レベルを検知して所定の電圧レベルに達する
までの時間を前記発振器の発振周波数として設定するタ
イミング容量端子と、このタイミング容量端子から流れ
る電流を設定するタイミング抵抗端子とを備えるととも
に、前記各発振器の発振周波数を同期させるために前記
タイミング容量端子にリセット同期信号を供給する同期
信号発生回路を設けたスイッチング電源装置において、
前記タイミング容量端子から流れる電流を前記リセット
同期信号の周波数に応じて可変させる電流調整回路を前
記同期信号発生回路と前記タイミング抵抗端子間に接続
したものである。
子を有する複数の電力変換回路を備え、前記各スイッチ
ング素子を制御するための帰還回路として発振器を内蔵
した制御用ＩＣを独立して用い、この制御用ＩＣにはそ
の端子電圧レベルを検知して所定の電圧レベルに達する
までの時間を前記発振器の発振周波数として設定するタ
イミング容量端子と、このタイミング容量端子から流れ
る電流を設定するタイミング抵抗端子とを備えるととも
に、前記各発振器の発振周波数を同期させるために前記
タイミング容量端子にリセット同期信号を供給する同期
信号発生回路を設けたスイッチング電源装置において、
前記タイミング容量端子から流れる電流を前記リセット
同期信号の周波数に応じて可変させる電流調整回路を前
記同期信号発生回路と前記タイミング抵抗端子間に接続
したものである。
【００１０】
【作用】上記構成によって、電流調整回路によりリセッ
ト同期信号の周波数に応じてタイミング容量端子から流
れる電流が変化するため、これによってリセット同期信
号が供給される直前のタイミング容量端子ＣＴのピーク
間電圧値は一定に保持され、帰還ループの利得の変化は
抑制される。
ト同期信号の周波数に応じてタイミング容量端子から流
れる電流が変化するため、これによってリセット同期信
号が供給される直前のタイミング容量端子ＣＴのピーク
間電圧値は一定に保持され、帰還ループの利得の変化は
抑制される。
【００１１】
【実施例】以下、本発明の一実施例につき、図１及び図
２を参照して説明する。なお、図１において、前記従来
例にて示した図３と同一部分には同一符号を付し、その
共通する部分の詳細なる説明は省略する。
２を参照して説明する。なお、図１において、前記従来
例にて示した図３と同一部分には同一符号を付し、その
共通する部分の詳細なる説明は省略する。
【００１２】制御用ＩＣ11に内蔵される発振器13のタイ
ミング抵抗端子ＣＴと同期信号発生回路25間には、周波
数／電圧変換回路31を備えた電流調整回路32が接続され
る。周波数／電圧変換回路31は、同期信号発生回路25か
らのリセット同期信号をエミッタ接地されたトランジス
タ33のベースに供給するとともに、トランジスタ33のコ
レクタとグランド間にコンデンサ34を接続し、このトラ
ンジスタ33のコレクタとコンデンサ34との接続点に電流
源35と、この接続点のピーク電圧を保持するサンプルホ
ールド回路36とをそれぞれ接続したものである。また、
一対のトランジスタ37，38のベースどうしを接続し、一
方のトランジスタ37のコレクタとサンプルホールド回路
36の出力間に電流制限用の抵抗39を挿入接続するととも
に、このトランジスタ37のコレクタ・ベース間を接続
し、エミッタに所定の基準電圧を供給する。さらに、他
方のトランジスタ38のコレクタを接地するとともに、こ
のトランジスタ38のエミッタと発振器11のタイミング抵
抗端子ＲＴ間に電流制限用抵抗40を接続することで、電
流調整回路32が構成される。そして、発振器11Ａと同期
信号発生回路25間にも電流調整回路32Ａが接続され、こ
の電流調整回路32Ａは前記電流調整回路32と同様に、ト
ランジスタ33Ａ、コンデンサ34Ａ、電流源35Ａおよびサ
ンプルホールド回路36Ａからなる周波数／電圧変換回路
31Ａと、一対のトランジスタ37Ａ，38Ａに電流制限用の
抵抗39Ａ，40Ａを接続して構成される点以外は、前記図
３と同一の回路構成となっている。
ミング抵抗端子ＣＴと同期信号発生回路25間には、周波
数／電圧変換回路31を備えた電流調整回路32が接続され
る。周波数／電圧変換回路31は、同期信号発生回路25か
らのリセット同期信号をエミッタ接地されたトランジス
タ33のベースに供給するとともに、トランジスタ33のコ
レクタとグランド間にコンデンサ34を接続し、このトラ
ンジスタ33のコレクタとコンデンサ34との接続点に電流
源35と、この接続点のピーク電圧を保持するサンプルホ
ールド回路36とをそれぞれ接続したものである。また、
一対のトランジスタ37，38のベースどうしを接続し、一
方のトランジスタ37のコレクタとサンプルホールド回路
36の出力間に電流制限用の抵抗39を挿入接続するととも
に、このトランジスタ37のコレクタ・ベース間を接続
し、エミッタに所定の基準電圧を供給する。さらに、他
方のトランジスタ38のコレクタを接地するとともに、こ
のトランジスタ38のエミッタと発振器11のタイミング抵
抗端子ＲＴ間に電流制限用抵抗40を接続することで、電
流調整回路32が構成される。そして、発振器11Ａと同期
信号発生回路25間にも電流調整回路32Ａが接続され、こ
の電流調整回路32Ａは前記電流調整回路32と同様に、ト
ランジスタ33Ａ、コンデンサ34Ａ、電流源35Ａおよびサ
ンプルホールド回路36Ａからなる周波数／電圧変換回路
31Ａと、一対のトランジスタ37Ａ，38Ａに電流制限用の
抵抗39Ａ，40Ａを接続して構成される点以外は、前記図
３と同一の回路構成となっている。
【００１３】次に、上記構成に付きその作用を説明す
る。電源を投入すると、商用電源１からの交流電源電圧
が整流回路により整流されて力率改善回路６に供給さ
れ、スイッチング素子３によりスイッチングして昇圧さ
れた電圧を平滑コンデンサ７により平滑して、この直流
入力電圧Ｖｉをインバータ回路17に供給する。直流入力
電圧Ｖｉは抵抗８，９により分圧され、この分圧された
入力検出電圧を演算増幅器10により基準電圧と比較増幅
して制御用ＩＣ11に供給する。制御用ＩＣ11は、ＰＷＭ
コンパレータ12により演算増幅器10からの比較増幅され
た信号を発振器13からののこぎり波と比較し、この比較
結果に基づきドライバ回路14を介して、交流電源からの
電圧波形と電流波形を近づけるようにスイッチング素子
３をパルス幅制御する。また、前記インバータ回路17に
おいて、スイッチング素子16のスイッチングによりトラ
ンス15の二次巻線に誘起された電圧を、整流平滑回路18
により整流平滑して出力端子＋Ｖ２，−Ｖ２間に直流出
力電圧Ｖｏを供給するとともに、この直流出力電圧Ｖｏ
を抵抗19，20により分圧してなる出力検出電圧を演算増
幅器21にて基準電圧と比較増幅し、制御用ＩＣ11Ａに供
給する。そして、ＰＷＭコンパレータ12Ａは演算増幅器
10Ａからの比較増幅された信号を発振器13Ａからののこ
ぎり波と比較し、この比較結果に基づきドライバ回路14
を介して、直流出力電圧Ｖｏが安定化するようにスイッ
チング素子16をパルス幅制御する。以上は前記従来例と
同一の作用である。
る。電源を投入すると、商用電源１からの交流電源電圧
が整流回路により整流されて力率改善回路６に供給さ
れ、スイッチング素子３によりスイッチングして昇圧さ
れた電圧を平滑コンデンサ７により平滑して、この直流
入力電圧Ｖｉをインバータ回路17に供給する。直流入力
電圧Ｖｉは抵抗８，９により分圧され、この分圧された
入力検出電圧を演算増幅器10により基準電圧と比較増幅
して制御用ＩＣ11に供給する。制御用ＩＣ11は、ＰＷＭ
コンパレータ12により演算増幅器10からの比較増幅され
た信号を発振器13からののこぎり波と比較し、この比較
結果に基づきドライバ回路14を介して、交流電源からの
電圧波形と電流波形を近づけるようにスイッチング素子
３をパルス幅制御する。また、前記インバータ回路17に
おいて、スイッチング素子16のスイッチングによりトラ
ンス15の二次巻線に誘起された電圧を、整流平滑回路18
により整流平滑して出力端子＋Ｖ２，−Ｖ２間に直流出
力電圧Ｖｏを供給するとともに、この直流出力電圧Ｖｏ
を抵抗19，20により分圧してなる出力検出電圧を演算増
幅器21にて基準電圧と比較増幅し、制御用ＩＣ11Ａに供
給する。そして、ＰＷＭコンパレータ12Ａは演算増幅器
10Ａからの比較増幅された信号を発振器13Ａからののこ
ぎり波と比較し、この比較結果に基づきドライバ回路14
を介して、直流出力電圧Ｖｏが安定化するようにスイッ
チング素子16をパルス幅制御する。以上は前記従来例と
同一の作用である。
【００１４】一方、電流調整回路32の周波数／電圧変換
回路31において、トランジスタ33がオフの場合には、電
流源35から流れる電流がコンデンサ34に供給され、コン
デンサ34と電流源35との接続点の電位はコンデンサ34の
充電により徐々に上昇する。また、同期信号発生回路25
からトランジスタ33のベースにリセット同期信号が出力
されると、トランジスタ33はターンオンして前記コンデ
ンサ34は放電され、コンデンサ34と電流源35との接続点
の電位は降下する。そして、サンプルホールド回路36
は、コンデンサ34と電流源35との接続点のピーク電圧を
保持し、このピーク電圧に基づいて抵抗39に所定の出力
電圧を印加し、抵抗39を介して一対のトランジスタ37，
38のベース電流として供給される。このとき、一方のト
ランジスタ37に流れるコレクタ電流に基づいて他方のト
ランジスタ38のコレクタ電流も流れ、トランジスタ37，
38はいわゆるカレントンミラーとして動作する。すなわ
ち、リセット同期信号の周期が短いほど、コンデンサ34
と電流源35との接続点の電位が低い状態でコンデンサ34
が放電されるため、サンプルホールド回路36はトランジ
スタ37，38を介してタイミング抵抗端子ＲＴから抵抗40
に流れる電流を増やして、タイミング容量端子ＣＴに接
続されたコンデンサ22の充電時間を短くし、一方、リセ
ット同期信号の周期が長いほど、コンデンサ34と電流源
35との接続点の電位が高い状態でコンデンサ34が放電さ
れるため、サンプルホールド回路36はタイミング抵抗端
子ＲＴから抵抗40に流れる電流を減らして、コンデンサ
22の充電時間を長くする。これは、電流調整回路32Ａに
おいても同様の作用である。このとき、タイミング容量
端子ＣＴの波形は図２に示すようになり、破線のように
リセット同期信号の周波数が実線に示すリセット同期信
号の周波数よりも低くなると、電流調整回路32によりコ
ンデンサ22の充電時間が長くなるため、リセット同期信
号が供給されていない状態では、タイミング容量端子Ｃ
Ｔの端子電圧の上昇は緩やかになる。したがって、リセ
ット同期信号の周波数にかかわらず、リセット同期信号
が供給される直前のタイミング容量端子ＣＴのピーク間
電圧値Ｖｐは略一定となり、帰還ループの利得の変化が
抑制されながら、各制御用ＩＣ11，11Ａにおいてリセッ
ト同期信号による発振器13，13Ａの同期が安定して行わ
れる。
回路31において、トランジスタ33がオフの場合には、電
流源35から流れる電流がコンデンサ34に供給され、コン
デンサ34と電流源35との接続点の電位はコンデンサ34の
充電により徐々に上昇する。また、同期信号発生回路25
からトランジスタ33のベースにリセット同期信号が出力
されると、トランジスタ33はターンオンして前記コンデ
ンサ34は放電され、コンデンサ34と電流源35との接続点
の電位は降下する。そして、サンプルホールド回路36
は、コンデンサ34と電流源35との接続点のピーク電圧を
保持し、このピーク電圧に基づいて抵抗39に所定の出力
電圧を印加し、抵抗39を介して一対のトランジスタ37，
38のベース電流として供給される。このとき、一方のト
ランジスタ37に流れるコレクタ電流に基づいて他方のト
ランジスタ38のコレクタ電流も流れ、トランジスタ37，
38はいわゆるカレントンミラーとして動作する。すなわ
ち、リセット同期信号の周期が短いほど、コンデンサ34
と電流源35との接続点の電位が低い状態でコンデンサ34
が放電されるため、サンプルホールド回路36はトランジ
スタ37，38を介してタイミング抵抗端子ＲＴから抵抗40
に流れる電流を増やして、タイミング容量端子ＣＴに接
続されたコンデンサ22の充電時間を短くし、一方、リセ
ット同期信号の周期が長いほど、コンデンサ34と電流源
35との接続点の電位が高い状態でコンデンサ34が放電さ
れるため、サンプルホールド回路36はタイミング抵抗端
子ＲＴから抵抗40に流れる電流を減らして、コンデンサ
22の充電時間を長くする。これは、電流調整回路32Ａに
おいても同様の作用である。このとき、タイミング容量
端子ＣＴの波形は図２に示すようになり、破線のように
リセット同期信号の周波数が実線に示すリセット同期信
号の周波数よりも低くなると、電流調整回路32によりコ
ンデンサ22の充電時間が長くなるため、リセット同期信
号が供給されていない状態では、タイミング容量端子Ｃ
Ｔの端子電圧の上昇は緩やかになる。したがって、リセ
ット同期信号の周波数にかかわらず、リセット同期信号
が供給される直前のタイミング容量端子ＣＴのピーク間
電圧値Ｖｐは略一定となり、帰還ループの利得の変化が
抑制されながら、各制御用ＩＣ11，11Ａにおいてリセッ
ト同期信号による発振器13，13Ａの同期が安定して行わ
れる。
【００１５】以上のように上記実施例によれば、電流調
整回路32，32Ａにより、タイミング容量端子ＣＴに接続
されたコンデンサ22の充電時間を同期信号発生回路25か
らのリセット同期信号の周期に応じて可変させることに
より、リセット同期信号が供給される直前のタイミング
容量端子ＣＴのピーク間電圧値Ｖｐは、従来例とは異な
りリセット同期信号の周波数が変化しても常に一定に保
持されるため、力率改善回路６およびインバータ回路17
において、その帰還ループの利得に対する影響を極めて
小さくすることが可能となる。したがって、リセット同
期信号の周波数を少なくとも２倍以上の範囲に可変させ
ても、各制御用ＩＣ13，13Ａによる安定した制御が継続
して行われ、出力電圧可変回路や過電流保護回路等を容
易に付加することができる。
整回路32，32Ａにより、タイミング容量端子ＣＴに接続
されたコンデンサ22の充電時間を同期信号発生回路25か
らのリセット同期信号の周期に応じて可変させることに
より、リセット同期信号が供給される直前のタイミング
容量端子ＣＴのピーク間電圧値Ｖｐは、従来例とは異な
りリセット同期信号の周波数が変化しても常に一定に保
持されるため、力率改善回路６およびインバータ回路17
において、その帰還ループの利得に対する影響を極めて
小さくすることが可能となる。したがって、リセット同
期信号の周波数を少なくとも２倍以上の範囲に可変させ
ても、各制御用ＩＣ13，13Ａによる安定した制御が継続
して行われ、出力電圧可変回路や過電流保護回路等を容
易に付加することができる。
【００１６】また、リセット同期信号の周期が短くなっ
ても、タイミング容量端子ＣＴのピーク間電圧値Ｖｐは
常に一定に保持されるため、小さな容量のコンデンサ24
であってもタイミング容量端子ＣＴの端子電圧をＨｉｇ
ｈレベルのスレッシュ電圧以上に上昇させることが可能
であり、装置の小形化を図ることも可能となる。
ても、タイミング容量端子ＣＴのピーク間電圧値Ｖｐは
常に一定に保持されるため、小さな容量のコンデンサ24
であってもタイミング容量端子ＣＴの端子電圧をＨｉｇ
ｈレベルのスレッシュ電圧以上に上昇させることが可能
であり、装置の小形化を図ることも可能となる。
【００１７】なお、本発明は上記実施例に限定されるも
のではなく、種々の変形実施が可能である。例えば、ス
イッチング素子はＭＯＳ型ＦＥＴに限らずトランジスタ
等を用いてもよく、また、スイッチング電源装置は一石
式フォワード型のみならず、ブリッジ型やプッシュプル
型等各種タイプのものに適応できる。
のではなく、種々の変形実施が可能である。例えば、ス
イッチング素子はＭＯＳ型ＦＥＴに限らずトランジスタ
等を用いてもよく、また、スイッチング電源装置は一石
式フォワード型のみならず、ブリッジ型やプッシュプル
型等各種タイプのものに適応できる。
【００１８】
【発明の効果】本発明はスイッチング素子を有する複数
の電力変換回路を備え、前記各スイッチング素子を制御
するための帰還回路として発振器を内蔵した制御用ＩＣ
を独立して用い、この制御用ＩＣにはその端子電圧レベ
ルを検知して所定の電圧レベルに達するまでの時間を前
記発振器の発振周波数として設定するタイミング容量端
子と、このタイミング容量端子から流れる電流を設定す
るタイミング抵抗端子とを備えるとともに、前記各発振
器の発振周波数を同期させるために前記タイミング容量
端子にリセット同期信号を供給する同期信号発生回路を
設けたスイッチング電源装置において、前記タイミング
容量端子から流れる電流を前記リセット同期信号の周波
数に応じて可変させる電流調整回路を前記同期信号発生
回路と前記タイミング抵抗端子間に接続したものであ
り、リセット同期信号の周波数を広範囲にわたって可変
することの可能なスイッチング電源装置を提供できる。
の電力変換回路を備え、前記各スイッチング素子を制御
するための帰還回路として発振器を内蔵した制御用ＩＣ
を独立して用い、この制御用ＩＣにはその端子電圧レベ
ルを検知して所定の電圧レベルに達するまでの時間を前
記発振器の発振周波数として設定するタイミング容量端
子と、このタイミング容量端子から流れる電流を設定す
るタイミング抵抗端子とを備えるとともに、前記各発振
器の発振周波数を同期させるために前記タイミング容量
端子にリセット同期信号を供給する同期信号発生回路を
設けたスイッチング電源装置において、前記タイミング
容量端子から流れる電流を前記リセット同期信号の周波
数に応じて可変させる電流調整回路を前記同期信号発生
回路と前記タイミング抵抗端子間に接続したものであ
り、リセット同期信号の周波数を広範囲にわたって可変
することの可能なスイッチング電源装置を提供できる。
【図１】本発明におけるスイッチング電源装置の回路図
である。
である。
【図２】同上タイミング容量端子の波形図である。
【図３】従来例を示す回路図である。
【図４】同上タイミング容量端子の波形図である。
３，16 スイッチング素子 ６ 力率改善回路（電力変換回路） 11，11Ａ 制御用ＩＣ 13，13Ａ 発振器 15 インバータ回路（電力変換回路） 32 電流調整回路 ＣＴ タイミング容量端子 ＲＴ タイミング抵抗端子
Claims (1)
- 【請求項１】 スイッチング素子を有する複数の電力変
換回路を備え、前記各スイッチング素子を制御するため
の帰還回路として発振器を内蔵した制御用ＩＣを独立し
て用い、この制御用ＩＣにはその端子電圧レベルを検知
して所定の電圧レベルに達するまでの時間を前記発振器
の発振周波数として設定するタイミング容量端子と、こ
のタイミング容量端子から流れる電流を設定するタイミ
ング抵抗端子とを備えるとともに、前記各発振器の発振
周波数を同期させるために前記タイミング容量端子にリ
セット同期信号を供給する同期信号発生回路を設けたス
イッチング電源装置において、前記タイミング容量端子
から流れる電流を前記リセット同期信号の周波数に応じ
て可変させる電流調整回路を前記同期信号発生回路と前
記タイミング抵抗端子間に接続したことを特徴とするス
イッチング電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11018492A JP3168683B2 (ja) | 1992-04-28 | 1992-04-28 | スイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11018492A JP3168683B2 (ja) | 1992-04-28 | 1992-04-28 | スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05308776A true JPH05308776A (ja) | 1993-11-19 |
| JP3168683B2 JP3168683B2 (ja) | 2001-05-21 |
Family
ID=14529178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11018492A Expired - Lifetime JP3168683B2 (ja) | 1992-04-28 | 1992-04-28 | スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3168683B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1892821A1 (en) * | 2005-05-11 | 2008-02-27 | Murata Manufacturing Co., Ltd. | Dc-dc converter and power supply |
-
1992
- 1992-04-28 JP JP11018492A patent/JP3168683B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1892821A1 (en) * | 2005-05-11 | 2008-02-27 | Murata Manufacturing Co., Ltd. | Dc-dc converter and power supply |
| EP1892821A4 (en) * | 2005-05-11 | 2014-05-28 | Murata Manufacturing Co | DC-DC CONVERTER AND POWER SUPPLY |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3168683B2 (ja) | 2001-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4937728A (en) | Switch-mode power supply with burst mode standby operation | |
| US5264782A (en) | Dropout recovery circuit | |
| US5691889A (en) | Controller having feed-forward and synchronization features | |
| JP5641140B2 (ja) | スイッチング電源装置の制御回路およびスイッチング電源 | |
| US6510062B2 (en) | Method and circuit to bias output-side width modulation control in an isolating voltage converter system | |
| CN108702085B (zh) | Dc/dc谐振转换器和使用谐振转换器的功率因数校正以及对应的控制方法 | |
| JP3175663B2 (ja) | 自励発振型スイッチング電源装置 | |
| US20090231889A1 (en) | Method and apparatus for ac to dc power conversion with reduced harmonic current | |
| KR0154818B1 (ko) | 공진형 콘버터 제어 시스템 | |
| US7019992B1 (en) | Capacitively coupled power supply | |
| JP3381769B2 (ja) | 自励発振型スイッチング電源装置 | |
| JP2559282B2 (ja) | スイッチモード電源 | |
| JP2721925B2 (ja) | スイッチモード電源 | |
| JPH09131058A (ja) | 同調スイッチ・モード電源装置 | |
| JP3479624B2 (ja) | スイッチング電源装置 | |
| USRE41791E1 (en) | Pulse generator provided with a duty-factor limiting function | |
| JP3168683B2 (ja) | スイッチング電源装置 | |
| JPS6142392B2 (ja) | ||
| KR100439848B1 (ko) | 역률보상회로 | |
| JP3107193B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH0739346Y2 (ja) | 電流モード制御装置のスロープ補償回路 | |
| JPH04217861A (ja) | スイッチング電源装置 | |
| JP3191756B2 (ja) | スイッチング電源装置 | |
| JP2002135615A (ja) | フィードバック制御型容量性変圧機能を備えた偏向回路 | |
| JPH041524B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010213 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080316 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090316 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090316 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090316 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090316 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 12 |