JPH05308088A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH05308088A JPH05308088A JP13765592A JP13765592A JPH05308088A JP H05308088 A JPH05308088 A JP H05308088A JP 13765592 A JP13765592 A JP 13765592A JP 13765592 A JP13765592 A JP 13765592A JP H05308088 A JPH05308088 A JP H05308088A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- lead frame
- resin
- semiconductor device
- bonding wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 半田実装時の封止樹脂のクラック及びチップ
の剥離を防止することにより、耐湿性強度の向上を図る
ことを目的とする。 【構成】 下側樹脂3上にチップ1とリードフレーム2
とを搭載し、チップ1とリードフレーム2とをボンディ
ングワイヤー4で接続し、チップ1とボンディングワイ
ヤー4とリードフレーム2の一部分とを上側樹脂5で封
止し、チップ1をリードフレーム2を介さないで搭載す
る構成とする。 【効果】 チップ1の周囲を上側樹脂5及び下側樹脂3
による封止樹脂のみとすることにより、半田実装時の熱
応力を均一に分散させ、クラックや剥離を生じ難くす
る。
の剥離を防止することにより、耐湿性強度の向上を図る
ことを目的とする。 【構成】 下側樹脂3上にチップ1とリードフレーム2
とを搭載し、チップ1とリードフレーム2とをボンディ
ングワイヤー4で接続し、チップ1とボンディングワイ
ヤー4とリードフレーム2の一部分とを上側樹脂5で封
止し、チップ1をリードフレーム2を介さないで搭載す
る構成とする。 【効果】 チップ1の周囲を上側樹脂5及び下側樹脂3
による封止樹脂のみとすることにより、半田実装時の熱
応力を均一に分散させ、クラックや剥離を生じ難くす
る。
Description
【0001】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に関し、特に樹脂封止型半導体装置及びその製造
方法に関するものである。
造方法に関し、特に樹脂封止型半導体装置及びその製造
方法に関するものである。
【0002】
【従来の技術】従来の半導体装置では、図3に示すよう
に、リードフレーム2のアイランド8上にAgペースト
等のマウント材7でチップ1をマウントし、チップ1上
のパッドとリードフレーム2のステッチとをAu等のボ
ンディングワイヤー4で接続した後、金型に入れて樹脂
6で封止するトランスファーモールドによる製造方法を
用いるものが主である。
に、リードフレーム2のアイランド8上にAgペースト
等のマウント材7でチップ1をマウントし、チップ1上
のパッドとリードフレーム2のステッチとをAu等のボ
ンディングワイヤー4で接続した後、金型に入れて樹脂
6で封止するトランスファーモールドによる製造方法を
用いるものが主である。
【0003】
【発明が解決しようとする課題】従来は、チップ1の下
方部分がAgペースト等のマウント材7及びリードフレ
ーム2のアイランド8であり、その周囲を樹脂6で封止
しているため、半導体装置を基板等に実装する際の熱ス
トレスにより、封止樹脂6にクラックが生じたり、チッ
プ1との間で剥離が生じて、その後の耐湿性強度が低下
するという問題があった。
方部分がAgペースト等のマウント材7及びリードフレ
ーム2のアイランド8であり、その周囲を樹脂6で封止
しているため、半導体装置を基板等に実装する際の熱ス
トレスにより、封止樹脂6にクラックが生じたり、チッ
プ1との間で剥離が生じて、その後の耐湿性強度が低下
するという問題があった。
【0004】そこで、この発明は、封止樹脂にクラック
が生じ難くし、チップとの間に剥離を生じ難くすること
ができる半導体装置及びその製造方法を提供することを
目的とする。
が生じ難くし、チップとの間に剥離を生じ難くすること
ができる半導体装置及びその製造方法を提供することを
目的とする。
【0005】
【課題を解決するための手段】上記課題を解決するため
に、本発明による半導体装置は、チップとリードフレー
ムとを備えた半導体装置であって、前記チップと前記リ
ードフレームとをボンディングワイヤーで電気的に接続
するとともに、前記チップと前記ボンディングワイヤー
と前記リードフレームの一部分とを樹脂封止したもので
ある。
に、本発明による半導体装置は、チップとリードフレー
ムとを備えた半導体装置であって、前記チップと前記リ
ードフレームとをボンディングワイヤーで電気的に接続
するとともに、前記チップと前記ボンディングワイヤー
と前記リードフレームの一部分とを樹脂封止したもので
ある。
【0006】また、本発明による半導体装置の製造方法
は、下側樹脂上にチップとリードフレームとを形成する
工程と、前記チップと前記リードフレームとをボンディ
ングワイヤーで電気的に接続する工程と、前記チップと
前記ボンディングワイヤーと前記リードフレームの一部
分とを上側樹脂で封止する工程とを具備している。
は、下側樹脂上にチップとリードフレームとを形成する
工程と、前記チップと前記リードフレームとをボンディ
ングワイヤーで電気的に接続する工程と、前記チップと
前記ボンディングワイヤーと前記リードフレームの一部
分とを上側樹脂で封止する工程とを具備している。
【0007】
【作用】本発明によれば、アイランドのないリードフレ
ームを使用することによって、チップの周囲が全て同一
材料、つまり封止樹脂となるため、チップに加わる熱応
力、つまり実装する際に加わる熱ストレスが均一に加わ
ることにより、従来に比べて、封止樹脂のクラックや剥
離が生じ難くなる。このため、その後の耐湿性強度も向
上することとなる。
ームを使用することによって、チップの周囲が全て同一
材料、つまり封止樹脂となるため、チップに加わる熱応
力、つまり実装する際に加わる熱ストレスが均一に加わ
ることにより、従来に比べて、封止樹脂のクラックや剥
離が生じ難くなる。このため、その後の耐湿性強度も向
上することとなる。
【0008】
【実施例】本発明の実施例を図1及び図2に示す。ま
ず、図1(a)に示すように、樹脂で成型された下側樹
脂3の上に、リードフレーム2とチップ1を搭載する。
この場合、接着してもよいが、接着剤は封止樹脂と同一
材料とする。次に、図1(b)に示すように、チップ1
とリードフレーム2とをボンディングワイヤー4で接続
する。次に、図1(c)に示すように、チップ1とボン
ディングワイヤー4とリードフレーム2の一部分とを、
上側樹脂5によって樹脂封止する。
ず、図1(a)に示すように、樹脂で成型された下側樹
脂3の上に、リードフレーム2とチップ1を搭載する。
この場合、接着してもよいが、接着剤は封止樹脂と同一
材料とする。次に、図1(b)に示すように、チップ1
とリードフレーム2とをボンディングワイヤー4で接続
する。次に、図1(c)に示すように、チップ1とボン
ディングワイヤー4とリードフレーム2の一部分とを、
上側樹脂5によって樹脂封止する。
【0009】この方法で、図2に示すように、チップ1
の周囲を同一材料(封止樹脂6)とすることが可能であ
る。半田実装する際の熱ストレスによる応力は、図2に
示すように、チップ1の周囲が封止樹脂6であるため、
均一となり、クラックや剥離が生じ難い。
の周囲を同一材料(封止樹脂6)とすることが可能であ
る。半田実装する際の熱ストレスによる応力は、図2に
示すように、チップ1の周囲が封止樹脂6であるため、
均一となり、クラックや剥離が生じ難い。
【0010】
【発明の効果】以上説明したように本発明によれば、チ
ップをリードフレームを介さないで、搭載することが可
能であり、これによって、半田実装時の熱ストレスによ
る応力は均一となり、クラックや剥離が生じ難いので、
その後の耐湿性強度が向上する。
ップをリードフレームを介さないで、搭載することが可
能であり、これによって、半田実装時の熱ストレスによ
る応力は均一となり、クラックや剥離が生じ難いので、
その後の耐湿性強度が向上する。
【図1】本発明の一実施例による半導体装置の製造方法
を工程順に示す断面図である。
を工程順に示す断面図である。
【図2】図1の半導体装置において半田実装時の応力の
加わり方を示す断面図である。
加わり方を示す断面図である。
【図3】従来の半導体装置の構造を示す断面図である。
1 チップ 2 リードフレーム 3 下側樹脂 4 ボンディングワイヤー 5 上側樹脂 6 封止樹脂
Claims (2)
- 【請求項1】 チップとリードフレームとを備えた半導
体装置であって、前記チップと前記リードフレームとを
ボンディングワイヤーで電気的に接続するとともに、前
記チップと前記ボンディングワイヤーと前記リードフレ
ームの一部分とを樹脂封止したことを特徴とする半導体
装置。 - 【請求項2】 下側樹脂上にチップとリードフレームと
を形成する工程と、前記チップと前記リードフレームと
をボンディングワイヤーで電気的に接続する工程と、前
記チップと前記ボンディングワイヤーと前記リードフレ
ームの一部分とを上側樹脂で封止する工程とを具備する
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13765592A JPH05308088A (ja) | 1992-04-30 | 1992-04-30 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13765592A JPH05308088A (ja) | 1992-04-30 | 1992-04-30 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05308088A true JPH05308088A (ja) | 1993-11-19 |
Family
ID=15203721
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13765592A Withdrawn JPH05308088A (ja) | 1992-04-30 | 1992-04-30 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05308088A (ja) |
-
1992
- 1992-04-30 JP JP13765592A patent/JPH05308088A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20050071637A (ko) | 광 센서 패키지 | |
JPH09199637A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JPH0384958A (ja) | マルチチップパッケージの製造方法 | |
WO1999049512A1 (fr) | Dispositif a semi-conducteur et procede de fabrication associe | |
JPH05308088A (ja) | 半導体装置及びその製造方法 | |
JPH0345542B2 (ja) | ||
JPH0547988A (ja) | 半導体装置 | |
JP3642545B2 (ja) | 樹脂封止型半導体装置 | |
JP3918303B2 (ja) | 半導体パッケージ | |
JP2589520B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JP3686267B2 (ja) | 半導体装置の製造方法 | |
JP2000049272A (ja) | リードフレーム及びそれを用いた半導体装置の製造方法並びに半導体装置 | |
KR100209682B1 (ko) | 반도체 패키지 제조방법 | |
KR100308899B1 (ko) | 반도체패키지및그제조방법 | |
KR100455698B1 (ko) | 칩 싸이즈 패키지 및 그 제조 방법 | |
JPH05308083A (ja) | 半導体装置 | |
JP3145892B2 (ja) | 樹脂封止型半導体装置 | |
JP2570123B2 (ja) | 半導体装置及びその製造方法 | |
JPH0637221A (ja) | 樹脂封止型半導体装置 | |
JPH01209751A (ja) | リードフレーム | |
JPH09275176A (ja) | 樹脂封止型半導体装置 | |
JPH05218271A (ja) | Icパッケージ | |
JPH05206321A (ja) | 半導体パッケージ | |
JPH05129469A (ja) | 樹脂封止型半導体装置 | |
JPH0621125A (ja) | 半導体パッケージの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990706 |