JPH05306942A

JPH05306942A - エンコーダの信号処理回路

Info

Publication number: JPH05306942A
Application number: JP11117292A
Authority: JP
Inventors: Norio Okuya; 憲男奥谷; Saburo Kubota; 三郎久保田; Yasunao Okazaki; 安直岡崎
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1992-04-30
Filing date: 1992-04-30
Publication date: 1993-11-19

Abstract

(57)【要約】【目的】インクリメンタル型のエンコーダにおいて、
簡潔な構成で、高速信号対応の高精度，高逓倍の信号処
理回路を実現することを目的とする。【構成】位置検出センサー１の出力信号を取り込み、
処理する入力処理手段２と、入力処理手段２より出力さ
れる複数の信号のうち少なくとも１つの信号を選択する
選択手段４と、選択手段４により選択された信号を逓倍
する信号逓倍手段３，６とを有することにより、簡潔な
構成で、高速信号対応の高精度，高逓倍の信号処理回路
を実現できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、インクリメンタル型の
エンコーダの信号処理回路に関する。

【０００２】

【従来の技術】従来のインクリメンタル型のエンコーダ
の信号処理回路では、より高分解能な位置情報を得るた
めに、エンコーダの位置検出センサーより出力される９
０°位相差をもつ２つの正弦波信号をもとに、抵抗で構
成した逓倍回路により電気的に逓倍を行い、位置検出セ
ンサーより出力される信号よりも高分解能な９０°位相
差をもつ逓倍矩形波信号を作成し、この逓倍矩形波信号
をもとにアップダウンカウンターにより計数し位置検出
を行うという構成をとっているものがある。

【０００３】

【発明が解決しようとする課題】しかしながら、上記信
号処理回路の抵抗による逓倍回路では、逓倍数の低い範
囲においては比較的安価で簡潔な回路が構成できるとい
う利点があるものの、２５６逓倍といった逓倍数の高い
範囲になると、回路の規模が非常に大きくなり、実用
上、スペース的にも実現が困難になるという問題があ
る。また、抵抗による逓倍回路では、回路を構成する抵
抗素子やアンプの個々の精度が逓倍精度に影響するた
め、逓倍精度を確保しようとした場合、精度の良い抵抗
素子やアンプを使わざるを得ず回路が高価になるという
問題点もある。さらに、従来技術のアップダウンカウン
ターによる逓倍矩形波の係数に関しては、逓倍数が低い
範囲では、矩形波のパルス間隔は十分長く、アップダウ
ンカウンターも十分に動作可能であるが、信号が高速に
変化する場合や、逓倍数が高い場合にはパルス間隔が短
くなり、アップダウンカウンターが計数できなくなる可
能性がある。

【０００４】こうした問題を解決する一手法として、複
数の逓倍処理系を設け、１つの信号を異なる方式で逓倍
処理することにより高い逓倍数を達成する方法が考えら
れる。しかしながら、こうした手法を採用する場合に
は、異なる逓倍処理系の処理信号間の時間的，電位的な
一致性が問題となる。すなわち、処理信号間の時間的，
電位的ズレが存在する場合には、異なる逓倍処理系の処
理信号をもとに検出した位置情報には、処理信号間の時
間的，電位的なズレにより生じる誤差が発生し、位置検
出精度が低下することになる。したがって、複数の逓倍
処理系を設ける場合には、位置検出精度の低下を招く誤
差を補償する手段が必要となり、結果的にコストアップ
につながり、高分解能化の障害となっている。

【０００５】また、エンコーダの信号処理回路では対ノ
イズ性が重要であるが、例えば、位置検出センサーと信
号処理回路の距離がある場合、伝送路にノイズがのりや
すく、そのためにノイズによる位置検出誤差が発生し、
エンコーダの性能が劣化する可能性がある。したがっ
て、エンコーダの信号伝送路は長くとれず、信号処理回
路の構成の自由度が制限を受けることになる。

【０００６】こうした事情を考慮し、本発明は、エンコ
ーダの信号処理回路の高逓倍化において発生する上記の
諸問題を解決し、従来の抵抗による逓倍回路の回路構成
のシンプルさを損なうことなく、抵抗逓倍法の課題であ
る省スペース，低コスト，高精度の高逓倍化を実現する
ことを課題とする。

【０００７】また、本発明は従来のアップダウンカウン
ターによる位置検出で問題となる、高速に変化する信
号，高逓倍信号に対する対応を解決し、信号が高速、高
逓倍になっても位置検出エラーを生じないインクリメン
タル対応の信号逓倍回路を実現することを課題とする。

【０００８】さらに、上記課題を達成するため、本発明
では複数の逓倍手段を導入するが、こうした場合に問題
となる処理信号の一致性を確保する手法を実現すること
を課題とする。また、信号伝送の対ノイズ性を高め、信
号処理回路の構成の自由度を確保しつつ、ノイズによる
位置検出誤差の発生を抑えることを課題とする。

【０００９】

【課題を解決するための手段】本発明は上記の課題を解
決するために、請求項１記載の発明は、位置検出センサ
ーが位相差を有する複数の信号を出力するインクリメン
タル型のエンコーダにおいて、位置検出センサーの出力
信号を取り組み、処理する入力処理手段と、入力処理手
段より出力される複数の信号のうち少なくとも１つの信
号を選択する選択手段と、選択手段により選択された信
号を逓倍する信号逓倍手段とを有することを特徴とす
る。

【００１０】また、請求項２記載の発明は、請求項１記
載の構成において入力処理手段が、エンコーダの位置検
出センサーの出力信号をもとに複数の中間位相信号を合
成する合成手段を有することを特徴とする。

【００１１】また、請求項３記載の発明は、請求項１、
および２記載の構成において入力処理手段より出力され
る複数の信号をもとに逓倍する逓倍手段と、前記逓倍手
段の出力信号を位置データに変換する位置データ変換手
段と、前記変換効果にもとづき出力する信号を選択する
選択手段と、選択された信号にもとづき逓倍信号１周期
間を絶対値的に高分解能で逓倍する逓倍手段とを有する
ことを特徴とする。

【００１２】また、請求項４記載の発明によれば、請求
項３記載の構成において逓倍信号の１周期間をＡ／Ｄコ
ンバータにより高分解能で逓倍する逓倍手段を有するこ
とを特徴とする。好適には、Ａ／Ｄコンバータは、リフ
ァレンス入力をもつタイプのものを用いることが望まし
い。

【００１３】また、請求項５記載の発明によれば、入力
処理手段において、入力される信号を一時的に固定する
サンプル・ホールド手段を有することを特徴とする請求
項１，請求項２，請求項３および請求項４記載の信号処
理回路が提供される。

【００１４】また、請求項６記載の発明によれば、入力
処理手段において、位置検出センサーの出力信号と反転
信号により信号を伝送する伝送手段を有することを特徴
とする請求項１記載の信号処理回路が提供される。

【００１５】

【作用】請求項１記載の発明によれば、選択手段を有す
ることにより、入力処理手段より出力される信号のうち
逓倍を行う信号を選択し切り換えることができるので、
逓倍回路の共用化が可能で、高逓倍の場合でも逓倍回路
を簡潔にすることができる。

【００１６】請求項２記載の発明によれば、合成手段を
有することにより、エンコーダの位置検出センサーの出
力信号の中間位相の信号を合成することができるので、
選択手段により出力信号あるいは合成信号を選択して逓
倍することにより、信号の特定の区間を利用することが
可能となり、高逓倍においても高精度な逓倍が実現でき
る。

【００１７】請求項３記載の発明によれば、複数の逓倍
処理系を設け、高い分解能を絶対値的に逓倍処理する事
により、たとえ位置検出誤差が生じた場合でも誤差が累
積せず、誤差が消滅した時点で正確な位置検出に復帰す
るため、高速信号，高逓倍であっても位置検出誤差の生
じにくい信号処理回路が実現できる。また、逓倍信号を
変換して得られるデータをもとに選択を行う選択手段を
採用する事により、簡潔な選択手段を実現できる。

【００１８】請求項４記載の発明によれば、Ａ／Ｄコン
バータにより高分解能の逓倍を行う事により、抵抗によ
る逓倍のように抵抗素子の個々の精度が全体の逓倍精度
に影響するといったことがなく、また、逓倍前の信号の
振幅変化が逓倍精度に影響するといったこともなく、高
精度の逓倍が実現できる。

【００１９】請求項５記載の発明によれば、サンプル・
ホールド手段を有する事により、選択手段で信号を切り
換える際の信号の時間的連続性、および複数の処理系で
逓倍処理を行う際の信号の時間的一致性が確保されるの
で、複数の逓倍処理系による高速信号に対応した、高逓
倍、高精度な信号処理回路が実現できる。

【００２０】請求項６記載の発明によれば、伝送手段を
有することにより、対ノイズ性が高まり、信号の伝送距
離を長くとっても、ノイズによる位置検出誤差の発生し
ない高性能な信号処理回路が実現できる。

【００２１】

【実施例】本発明の一実施例を図１〜図８にもとづいて
説明する。

【００２２】図１は本発明による信号処理回路の信号の
流れの概略を表したブロック図である。位置検出センサ
ー１から出力された位置信号は入力処理手段２で処理さ
れ、逓倍手段３および、選択手段４に出力される。逓倍
手段３で逓倍された信号は位置データ交換手段５で位置
データに変換され出力される。この位置データは選択手
段４にも信号選択指令として出力され、選択手段４はこ
の信号選択指令をもとに高分解能逓倍手段６に出力する
信号の選択を行う。選択された信号は高分解能逓倍手段
６で逓倍され、位置データ変換手段５で位置データに変
換され、出力される。こうして信号処理回路が出力する
位置データを利用することにより、位置検出センサー１
が検出した位置情報を得ることができる。なお、７は信
号処理回路の諸手段の動作タイミングを制御するタイミ
ング制御手段である。

【００２３】では、本実施例の詳細な構成について、図
２，図３にもとづいて説明する。本実施例において、図
１の位置検出センサー１は、照明系、スリットを刻んだ
ディスクおよびマスク、受光素子などで構成される一般
的な光学式のエンコーダで、９０°の位相差をもった２
つの正弦波位置信号Ａ相（以下、信号Ａ），Ｂ相（以
下、信号Ｂ）を出力する。図２は、入力処理手段２の詳
細を示した図である。入力手段は、入力信号を増幅する
ヘッドアンプ、入力信号と反転信号を出力し、差動入力
として受け取ることにより信号伝送を行う伝送手段、お
よびタイミング制御手段７よりのタイミング指令によ
り、入力信号を一時的にホールドするサンプル・ホール
ド回路１１を信号Ａ，Ｂそれぞれに対応し、２系統有す
る。また、サンプル・ホールド回路１１の後段には、オ
ペアンプなどで構成された中間位相信号の合成手段１２
があり、図４に示されている信号Ａ，Ｂの中間位相信号
Ｃ，Ｄや信号Ａ〜Ｄの反転信号、−Ａ，−Ｂ，−Ｃ，−
Ｄが生成される。ハードウェア的には、ヘッドアンプ部
は位置検出センサーの取り付けられた装置本体にあり、
サンプル・ホールド手段以後の信号処理回路の主要部
は、装置外部にあり、両者を伝送手段が中継する構成と
なっている。

【００２４】次に図３は、逓倍手段３，選択手段４，高
分解能逓倍手段６、および位置データ変換手段５の詳細
を示した図である。１３は正弦波を矩形波に変換する信
号変換回路であり、Ａ，Ｂ，Ｃ，Ｄ各位相の信号を矩形
波信号Ａ_p，Ｂ_p，Ｃ_p，Ｄ_pに変換する。１４はＮＡＮＤ
ゲートなどで構成される論理回路であり、本実施例にお
いては、逓倍手段と位置データ変換手段の両機能を兼ね
ており、Ａ_p〜Ｄ_pの矩形波信号を８逓倍し、３ビットの
位置データＰＤ５，ＰＤ６，ＰＤ７に変換する。１５は
マルチプレクサによる信号選択手段で、Ａ〜Ｄ，−Ａ〜
−Ｄの８信号のうち特定の２つの信号を選択して、高分
解能逓倍手段に出力する。１６はＡ／Ｄコンバータによ
る高分解能逓倍手段で、選択手段より出力される２信号
をもとにＡ／Ｄ変換を行い、５ビットの位置データＰＤ
０，ＰＤ１，ＰＤ２，ＰＤ３，ＰＤ４を出力する。な
お、本実施例で使用されるＡ／Ｄコンバータはアナログ
・デバイセズ社製８ビットＡ／ＤコンバータＡＤ７８２
１で、Ｖ_IN，Ｖ_REF(+)，Ｖ_RE _F(-)の３つの入力端子をも
ち、この３入力にもとづいた信号電位のＡ／Ｄ変換が行
われる。

【００２５】さて次に、本実施例の信号処理回路におい
て行われる信号処理の詳細について図２〜図８にもとづ
いて説明する。

【００２６】位置検出センサー１より出力される正弦波
状の位置信号Ａ，Ｂは、まずヘッドアンプ部において増
幅された後、反転アンプ９で反転された反転信号ととも
に伝送され、差動アンプへと出力される。この伝送路
は、たとえ信号線にノイズがのったとしても、同相ノイ
ズであれば、差動アンプにより除去されるため対ノイズ
性に優れた伝送路となっている。

【００２７】次に、差動アンプより出力された信号は、
タイミング制御回路より出力されるサンプル・ホールド
指令によって同時に、一定の時間間隔で、一定時間の間
ホールドされ出力される。なお、このサンプル・ホール
ド動作によって、位置信号は図５（ａ）に示すような時
間的に離散値の階段状信号に変換されるが、サンプル・
ホールド間隔が十分に短いので、多くの場合図５（ｂ）
に示すような連続信号として扱うことが可能である。以
下の説明では、主に信号を図５（ｂ）のような連続信号
として説明を進めて行き、必要なところでは段階状のサ
ンプル・ホールド信号としての性質にそって説明を行
う。また、信号を表す文字の表記に関しても、サンプル
・ホールドされる以前の信号Ａ，Ｂと区別することなく
Ａ，Ｂを使用する。

【００２８】さて、合成手段では、出力されたサンプル
・ホールド信号Ａ，Ｂをもとに、オペアンプ等で構成さ
れる合成回路により、図４（ａ）に示すような中間位相
信号Ｃ，Ｄおよび反転信号−Ｃ，−Ｄが生成される。
Ｃ，Ｄ信号はＣ＝１／２^1/2（Ａ＋Ｂ），Ｄ＝１／２^1/2
（−Ａ＋Ｂ）の計算式によって得られる信号であり、位
相的には、信号ＣはＡより４５°位相がずれた信号で、
信号Ｄは信号Ａより１３５°位相がずれた正弦波状信号
である。

【００２９】次に、逓倍手段および位置データ変換手段
での処理について説明する。ここでは、Ａ〜Ｄの４信号
が利用される。これら４信号は、まず正弦波−矩形波変
換回路１３において、正弦波信号Ａ〜Ｄから矩形波信号
Ａ_p〜Ｄ_pに変換される。変換された矩形波信号Ａ_p〜Ｄ_p
は図６に示すように１／８周期ずつずれた矩形波信号と
なる。ここで、Ａ_p信号の１周期を基準にして考える
と、Ａ_p〜Ｄ_pの矩形波信号の論理状態によって図６に示
すＰｈ０〜Ｐｈ７の８つの象限が存在することになる。
論理回路１４においては、論理処理を行うことにより、
Ａ_p〜Ｄ_pの矩形波信号をもとにＰｈ０〜Ｐｈ７の象限を
示す位置データを３ビットデータＰＤ５〜ＰＤ７として
出力する。例えば、矩形波の電位レベルの高い方を１、
低いほうを０とすると、象限Ｐｈ２ではＡ_p：０、Ｂ_p：
０、Ｃ_p：０、Ｄ_p：１という状態であり、他とは区別で
きる。さらに論理処理により、象限Ｐｈ２の時に位置デ
ータＰＤ７：０、ＰＤ６：１、ＰＤ５：０が出力される
よう論理回路の設計を行えばよい。このように、論理回
路においては、逓倍処理（８逓倍）と位置データ変換処
理が一度に行われる。

【００３０】次に、選択手段での処理について説明す
る。選択手段にはＡ〜−Ｄの８つの正弦波信号が入力さ
れ、この８信号の中の特定の２信号が選択指令にもとづ
いて選択され、出力される。選択手段に入力される選択
指令は、論理回路１４より出力される３ビットの位置デ
ータであり、したがって、選択手段の選択パターンとし
て、前記８象限Ｐｈ０〜Ｐｈ７に対応する８パターンが
得られることになる。そこで本実施例では、論理回路に
おいて検出した８象限に応じて図４（ｂ）に示すような
選択が行われるよう回路を設計している。すなわち、正
弦波信号の中で略リニアな区間が選択され出力されるよ
うになっている。

【００３１】このように、信号の略リニアな区間のみが
選択され逓倍回路に出力されることにより、逓倍回路に
おいてＡ／Ｄコンバータの使用が可能となる。前記選択
手段により選択された信号はそれぞれ、Ａ／Ｄコンバー
タのＶ_REF(+)およびＶ_REF(-)入力端子に入力される。ま
た、Ｖ_INはＧＮＤ（絶対電位０）に接続されている。こ
れら３入力にもとづいた５ビットのＡ／Ｄ変換は次式に
よって与えられる。

【００３２】

【数１】

【００３３】ただし、［Ｘ］はＸを越えない最大の整数
を表している。なお、Ａ／ＤコンバータＡＤ７８２１
は、８ビットのＡ／Ｄコンバータであるが、本実施例で
は対ノイズ性，安定性などを考慮にいれ、下位３ビット
を切り捨て、上位５ビットの変換値を用いるようにして
いる。

【００３４】このようなＡ／Ｄ変換を行えば、例えばＰ
ｈ０の場合、選択番号はＡ_se1，Ｃ_s _e1であり、図７に示
すように信号Ａ_se1とＧＮＤの電位差Ｖ_Aの最大値Ｖ_Amax
を３２とするように最適化した値で、Ｖ_Aが５ビットの
ディジタル値ＰＤ０〜ＰＤ４に変換される。しかも、
（数１）の分数部分母にＶ_REF(+)−Ｖ_REF(-)の項がある
ことからわかるように、例えば位置検出センサーにおい
て光源光量の変動などが起こり、元信号の振幅変動が生
じても変換値に影響がでないようになっている。さて、
こうして得られる電位差Ｖ_Aの変換値は、入力される信
号Ａ_se1が、リニアであるとみなすことができるので、
信号Ａ_se1の位相Ｐ_Aと比例することになる。したがっ
て、Ａ／Ｄ変換データＰＤ０〜ＰＤ４は信号Ａ_se1の位
相を表す位置データとして扱うことができる。すなわ
ち、Ａ／Ｄコンバータを使った回路により、逓倍回路に
よって分けられたＰｈ０〜Ｐｈ８の８象限のうちの一つ
の象限間における、選択信号の３２逓倍および位置デー
タへの変換が行われたといえる。

【００３５】ところで、合成手段より出力される、Ａ〜
−Ｄの８信号は、信号処理過程において別々の回路を通
って生成されてくるので、各回路の時間応答の違いから
一般に時間的な一致性は保証されず、このことが原因に
よる位置検出誤差の発生が懸念される。しかし、本発明
による信号処理回路では、同一のサンプル・ホールドタ
イミングによる同一のサンプル・ホールド信号Ａ，Ｂを
もとに処理，合成された信号を利用するので、Ａ〜−Ｄ
のすべての信号が、ある同じ瞬間に位置検出センサーか
ら出力された信号をもとにした時間的に同一性の保証さ
れた信号となる。したがって、選択手段によりＡ〜−Ｄ
の信号を切り換えても、切り換えた瞬間に各信号の時間
的なズレから位置データの時間的不連続が生じることは
ない。さらに、上記のように２信号を使ってＡ／Ｄ変換
による位置データ変換を行っても、２信号の時間的ズレ
により変換データに誤差が発生することもない。

【００３６】さて、以上の信号処理によって、パラレル
のディジタルデータＰＤ０〜ＰＤ４およびＰＤ５〜ＰＤ
７が得られた。ここで、ＰＤ５〜ＰＤ７は、正弦波信号
Ａを８等分し、その中のどの区間であるかを表す位置デ
ータであり、また、ＰＤ０〜ＰＤ４は、上記の８等分区
間の内のある区間を３２等分し、その中のどの区間であ
るかを表す位置データである。したがって、両データを
ＰＤ０〜ＰＤ４を下位ビット、ＰＤ５〜ＰＤ７を上位ビ
ットとし、ＰＤ０〜ＰＤ７の８ビットデータとして扱え
ば、図８に示すように正弦波信号を８×３２＝２５６等
分して、その中のどの区間であるかを示すデータとな
る。

【００３７】なお、逓倍処理，高分解能逓倍処理という
別々の処理系から得られた２つのデータを１つのデータ
としてまとめる場合には、両データが同じ時間に位置検
出センサーより出力された信号をもとに得られたデータ
でなければ、１まとまりとして得られる８ビット位置デ
ータには両処理系のデータの時間的ズレより生じる誤差
が含まれるという問題が生まれる。しかし、本実施例に
おいては、サンプル・ホールド手段により、信号を一次
的にホールドするので、両逓倍処理系の位置データの時
間的な一致性が確保される。したがって、複数の逓倍処
理系を使っても逓倍精度が確保される。

【００３８】以上のようにして、本実施例においては、
位置検出センサーより出力される位置信号を２５６逓倍
し位置データに変換する処理が行われる。

【００３９】なお、上記実施例では、位置検出センサー
として光学式エンコーダを使用したが、他の磁気式のエ
ンコーダなどの場合においても処理可能である。また、
中間位相信号に関しては、Ａ〜Ｄ，−Ａ〜−Ｄを合成し
たが、Ａ〜Ｄのみでの処理も可能であることはいうまで
もない。さらには、位置検出センサーの段階から中間位
相信号を構成することもできるが、これに関する説明は
省略する。また、実施例では、位置検出センサーの出力
信号は正弦波信号としたが、三角波などの他の周期波で
あっても本発明による信号処理回路による処理は可能で
ある。また、本実施例ではサンプル・ホールド後Ａ／Ｄ
変換するという構成をとっているが、Ａ／Ｄ変換した後
演算処理することも可能である。また、本実施例ではサ
ンプル・ホールド手段を合成手段の前においているが、
信号がアナログ信号状態である部分であれば、他のどこ
においても処理可能である。さらに、上記実施例では、
Ａ／Ｄコンバータの分解能を５ビットとしたが、他の分
解能であっても処理は可能で、その場合には処理回路の
逓倍数が分解能に応じて変化する。Ａ／Ｄコンバータの
分解能を５ビット以上にすることにより、２５６逓倍以
上の高逓倍も可能となる。

【００４０】

【発明の効果】本発明の位置検出装置によれば、以上の
説明から明らかなように、選択手段を有することによ
り、入力処理手段より出力される信号のうち逓倍を行う
信号を選択し切り換えることができるので、逓倍回路の
共用化が可能で、高逓倍の場合でも逓倍回路を簡潔にす
ることができるという効果を発揮する。

【００４１】また、合成手段を有することにより、エン
コーダのセンサーからの入力信号の中間位相の信号を合
成することができるので、選択手段により入力信号ある
いは合成信号を選択して逓倍することにより、信号の特
定の区間を利用することが可能となり、高逓倍において
も高精度な逓倍が実現できるという効果を発揮する。

【００４２】また、複数の逓倍処理系を設け、高い分解
能を絶対値的に逓倍処理する事により、たとえ位置検出
誤差が生じた場合でも誤差が累積せず、誤差が消滅した
時点で正確な位置検出に復帰するため、高速，高逓倍で
あっても位置検出誤差の生じにくい信号処理回路が実現
できる。また、逓倍信号を変換して得られるデータをも
とに選択を行う選択手段を採用する事により、簡潔な選
択手段を実現できるという効果を発揮する。

【００４３】また、Ａ／Ｄコンバータにより高分解能の
逓倍を行う事により、抵抗による逓倍のように抵抗素子
の個々の精度が全体の逓倍精度に影響するといったこと
がなく、また、逓倍前の信号の振幅変化が逓倍精度に影
響するといったこともなく、高精度の逓倍が実現できる
という効果を発揮する。

【００４４】さらに、サンプル・ホールド手段を有する
事により、選択手段で信号を切り換える際の信号の時間
的連続性、および複数の処理系で逓倍処理を行う際の信
号の一致性が確保されるので、複数の逓倍処理系による
高速信号に対応した、高逓倍，高精度な信号処理回路が
実現できるという効果を発揮する。

【００４５】また、伝送手段を有することにより、対ノ
イズ性が高まり、信号の伝送距離を長くとっても、ノイ
ズによる位置検出誤差の発生しない高性能な信号処理回
路が実現できるという効果を発揮する。

【図面の簡単な説明】

【図１】本発明の一実施例によるエンコーダの信号処理
回路の概略構成を示すブロック図

【図２】本発明の一実施例によるエンコーダの信号処理
回路の入力処理手段の構成を示すブロック図

【図３】本発明の一実施例によるエンコーダの信号処理
回路の逓倍手段，選択手段，高分解能逓倍手段および位
置データ変換手段の構成を示すブロック図

【図４】本発明の一実施例によるエンコーダの信号処理
回路の合成手段および選択手段における出力信号の説明
図

【図５】本発明の一実施例によるエンコーダの信号処理
回路のサンプル・ホールド信号の説明図

【図６】本発明の一実施例によるエンコーダの信号処理
回路の逓倍手段および位置データ変換手段における信号
処理の説明図

【図７】本発明の一実施例によるエンコーダの信号処理
回路の高分解能逓倍手段および位置データの変換手段に
おけるＡ／Ｄ変換の説明図

【図８】本発明の一実施例によるエンコーダの信号処理
回路の逓倍処理の説明図

【符号の説明】

１位置検出センサー２入力処理手段３逓倍手段４選択手段５位置データ変換手段６高分解能逓倍手段７タイミング制御手段８ヘッドアンプ９反転アンプ１０差動アンプ１１サンプル・ホールド手段１２合成手段１３正弦波−矩形波変換回路１４論理回路１５マルチプレクサ１６Ａ／Ｄコンバータ

Claims

【特許請求の範囲】

【請求項１】位置検出センサーが位相差を有する複数
の信号を出力するインクリメンタル型のエンコーダにお
いて、前記位置出力センサーの出力信号を取り込み処理
する入力処理手段と、前記入力処理手段より出力される
複数の信号のうち少なくとも２つの信号を選択する選択
手段と、前記選択手段により選択された信号を逓倍する
信号逓倍手段とを有することを特徴とするエンコーダの
信号処理回路。
【請求項２】入力処理手段が、エンコーダの位置検出
センサーの出力信号をもとに複数の中間位相信号を合成
する合成手段を有することを特徴とする請求項１記載の
エンコーダの信号処理回路。
【請求項３】入力処理手段より出力される複数の信号
をもとに逓倍を行う逓倍手段と、前記逓倍手段の出力信
号を位置データに変換する位置データ変換手段と、変換
結果にもとづき出力する信号を選択する選択手段と、選
択された信号にもとづき逓倍信号１周期間を絶対値的に
高分解能で逓倍する逓倍手段とを有することを特徴とす
る請求項１および請求項２記載のエンコーダの信号処理
回路。
【請求項４】逓倍信号の１周期間をＡ／Ｄコンバータ
により高分解能で逓倍する逓倍手段を有することを特徴
とする請求項３記載のエンコーダの信号処理回路。
【請求項５】入力処理手段が、入力される信号を一時
的に固定するサンプル・ホールド手段を有することを特
徴とする請求項１，請求項２，請求項３および請求項４
記載のエンコーダの信号処理回路。
【請求項６】入力処理手段、位置検出センサーの出力
信号と反転信号により信号を伝送する伝送手段を有する
ことを特徴とする請求項１記載のエンコーダの信号処理
回路。