JPH05299623A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05299623A JPH05299623A JP4102701A JP10270192A JPH05299623A JP H05299623 A JPH05299623 A JP H05299623A JP 4102701 A JP4102701 A JP 4102701A JP 10270192 A JP10270192 A JP 10270192A JP H05299623 A JPH05299623 A JP H05299623A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- master slice
- semiconductor device
- less
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 239000010410 layer Substances 0.000 abstract description 119
- 239000011229 interlayer Substances 0.000 abstract description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052681 coesite Inorganic materials 0.000 abstract description 5
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 5
- 239000000377 silicon dioxide Substances 0.000 abstract description 5
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 5
- 229910052682 stishovite Inorganic materials 0.000 abstract description 5
- 229910052905 tridymite Inorganic materials 0.000 abstract description 5
- 238000001312 dry etching Methods 0.000 abstract description 2
- 238000005530 etching Methods 0.000 abstract description 2
- 239000011248 coating agent Substances 0.000 description 20
- 238000000576 coating method Methods 0.000 description 20
- 239000011295 pitch Substances 0.000 description 11
- 238000000034 method Methods 0.000 description 8
- 230000010354 integration Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 多層配線を有するマスタスライス半導体装置
の配線層間膜を平坦化して上層の配線層の加工精度を高
め、マスタスライス領域の集積度を向上させること。 【構成】ｎ層（ｎ≧２，ｎは整数）の配線層を有するマ
スタスライス半導体装置において、マスタスライス領域
上の全配線層を全て２０．０μｍ以下の間隔で、このマ
スタスライス領域全面に配線が存在するような配線構造
とする。
の配線層間膜を平坦化して上層の配線層の加工精度を高
め、マスタスライス領域の集積度を向上させること。 【構成】ｎ層（ｎ≧２，ｎは整数）の配線層を有するマ
スタスライス半導体装置において、マスタスライス領域
上の全配線層を全て２０．０μｍ以下の間隔で、このマ
スタスライス領域全面に配線が存在するような配線構造
とする。
Description
【０００１】
【産業上の利用分野】本発明はマスタスライス半導体装
置に関し、特にＣＭＯＳ，ＢｉＣＭＯＳのゲートアレイ
半導体装置およびスタンダードセル方式の半導体装置の
レイアウトに関する。
置に関し、特にＣＭＯＳ，ＢｉＣＭＯＳのゲートアレイ
半導体装置およびスタンダードセル方式の半導体装置の
レイアウトに関する。
【０００２】
【従来の技術】半導体デバイスの高集積化を図る上で、
金属配線の多層化と配線ピッチの縮小は重要な技術であ
ることは良く知られているところである。ところで、従
来の３層の配線層を有するＣＭＯＳマスタスライス半導
体装置のレイアウトは、図５に示すように、一組のＰ型
ＭＯＳＦＥＴ群とＮ型ＭＯＳＦＥＴ群を単位とする基本
セル１０３が縦方向・横方向にそれぞれ、基本セルの横
方向サイズ１０４，基本セルの縦方向サイズ１０５の周
期で周期的に配置されている。そして、配線方向は第１
層と第３層が図５の横方向、第２層は図５の縦方向とな
っている。第１層の電源線１０６・接地線１０７は、Ｐ
型ＭＯＳＦＥＴ上に電源線が、Ｎ型ＭＯＳＦＥＴ上に接
地線がそれぞれ図５の横方向に配置され、隣接する第１
層の電源線及び接地線間隔１１３は、２０．０μｍ以上
の部分が存在している。また、第２層の電源線・接地線
は、図５の縦方向に第２層電源線−接地線間隔１１２の
間隔で交互に配置されている。
金属配線の多層化と配線ピッチの縮小は重要な技術であ
ることは良く知られているところである。ところで、従
来の３層の配線層を有するＣＭＯＳマスタスライス半導
体装置のレイアウトは、図５に示すように、一組のＰ型
ＭＯＳＦＥＴ群とＮ型ＭＯＳＦＥＴ群を単位とする基本
セル１０３が縦方向・横方向にそれぞれ、基本セルの横
方向サイズ１０４，基本セルの縦方向サイズ１０５の周
期で周期的に配置されている。そして、配線方向は第１
層と第３層が図５の横方向、第２層は図５の縦方向とな
っている。第１層の電源線１０６・接地線１０７は、Ｐ
型ＭＯＳＦＥＴ上に電源線が、Ｎ型ＭＯＳＦＥＴ上に接
地線がそれぞれ図５の横方向に配置され、隣接する第１
層の電源線及び接地線間隔１１３は、２０．０μｍ以上
の部分が存在している。また、第２層の電源線・接地線
は、図５の縦方向に第２層電源線−接地線間隔１１２の
間隔で交互に配置されている。
【０００３】上記図５に示したＣＭＯＳマスタスライス
半導体装置では、通常、ＣＡＤツールによりマスタスラ
イス上に機能ブロックを自動配置し、上記の電源線・接
地線を除いた領域の配線格子上で自動配線を行ってチッ
プを構成する。このように自動配置配線ツールを用いた
レイアウトでは、配線パターンに疎密を生じ易く、特に
配線パターンが疎の部分で配線層および配線層間膜の段
差が大きくなる。
半導体装置では、通常、ＣＡＤツールによりマスタスラ
イス上に機能ブロックを自動配置し、上記の電源線・接
地線を除いた領域の配線格子上で自動配線を行ってチッ
プを構成する。このように自動配置配線ツールを用いた
レイアウトでは、配線パターンに疎密を生じ易く、特に
配線パターンが疎の部分で配線層および配線層間膜の段
差が大きくなる。
【０００４】この様子を図５のＣ−Ｃ′部の断面図とし
て図６に示す。図６において、第２層配線による電源線
１０８と接地線１０９の間隔が広いため、配線がある部
分と無い部分で段差（高低差）６０１が生じる。この段
差６０１は配線層数が増えるほど大きくなるため、上層
の配線やスルーホールほどパターニング工程におけるフ
ォトレジスト露光時のフォーカスマージンが小さくな
り、微細パターンを加工しにくくなる。例えば、いま各
配線層の膜厚を１．０μｍ，配線層間膜により段差が各
層間で６０００オングストローム生じるとすると、図５
の第３層配線下では最大 １．０×２＋０．６×２＝３．２μｍ の段差が生じる。現在、１．０μｍのライン・スペース
のパターン加工時のフォーカスマージンは、平坦部にお
いて約３μｍであるから、上記の従来構造では、第３層
配線パターニング時にフォーカスマージンが無くなり、
第３層の配線ピッチを広げなければならなくなる。
て図６に示す。図６において、第２層配線による電源線
１０８と接地線１０９の間隔が広いため、配線がある部
分と無い部分で段差（高低差）６０１が生じる。この段
差６０１は配線層数が増えるほど大きくなるため、上層
の配線やスルーホールほどパターニング工程におけるフ
ォトレジスト露光時のフォーカスマージンが小さくな
り、微細パターンを加工しにくくなる。例えば、いま各
配線層の膜厚を１．０μｍ，配線層間膜により段差が各
層間で６０００オングストローム生じるとすると、図５
の第３層配線下では最大 １．０×２＋０．６×２＝３．２μｍ の段差が生じる。現在、１．０μｍのライン・スペース
のパターン加工時のフォーカスマージンは、平坦部にお
いて約３μｍであるから、上記の従来構造では、第３層
配線パターニング時にフォーカスマージンが無くなり、
第３層の配線ピッチを広げなければならなくなる。
【０００５】以上のような理由により、図５において
は、第１層は第３層と第１層共通の配線格子１１０に加
えて第１層のみの配線格子５０１上も配線できるのに対
し、第３層は第３層と第１層共通の配線格子１１０上し
か配線できない。このように、従来のマスタスライスの
レイアウトでは、上の配線層ほど配線ピッチを広げる必
要があり、配線を多層化しても配線格子数は配線層数に
比例した増加傾向は示さず、集積度の向上を阻害してい
た。
は、第１層は第３層と第１層共通の配線格子１１０に加
えて第１層のみの配線格子５０１上も配線できるのに対
し、第３層は第３層と第１層共通の配線格子１１０上し
か配線できない。このように、従来のマスタスライスの
レイアウトでは、上の配線層ほど配線ピッチを広げる必
要があり、配線を多層化しても配線格子数は配線層数に
比例した増加傾向は示さず、集積度の向上を阻害してい
た。
【０００６】
【発明が解決しようとする課題】ゲートアレイやスタン
ダードセル方式の論理ＬＳＩのように、ＣＡＤツールで
自動配置配線が行われるチップでは、チップ内の配線パ
ターンに疎密が生じ、配線パターンがある部分と無い部
分の段差（高低差）が生じる。多層配線の製造工程にお
いては、上層ほどこの段差が大きくなってフォーカスマ
ージンが小さくなるため、上の配線層ほど微細パターン
の加工精度が悪化する。このため、従来の多層配線構造
を有するゲートアレイやスタンダードセル方式の論理Ｌ
ＳＩでは、上層の配線ピッチほど大きくしなければなら
ず、配線層数増加に伴い製造コストが増加する割には、
集積度が向上しないという問題点があった。
ダードセル方式の論理ＬＳＩのように、ＣＡＤツールで
自動配置配線が行われるチップでは、チップ内の配線パ
ターンに疎密が生じ、配線パターンがある部分と無い部
分の段差（高低差）が生じる。多層配線の製造工程にお
いては、上層ほどこの段差が大きくなってフォーカスマ
ージンが小さくなるため、上の配線層ほど微細パターン
の加工精度が悪化する。このため、従来の多層配線構造
を有するゲートアレイやスタンダードセル方式の論理Ｌ
ＳＩでは、上層の配線ピッチほど大きくしなければなら
ず、配線層数増加に伴い製造コストが増加する割には、
集積度が向上しないという問題点があった。
【０００７】
【課題を解決するための手段】本発明によるマスタスラ
イス半導体装置は、多層配線構造を有し、その全ての配
線層に、同一層内の間隔が全て２０．０μｍ以下の配線
が周期的にマスタスライス領域全面に配置された構造を
有する。
イス半導体装置は、多層配線構造を有し、その全ての配
線層に、同一層内の間隔が全て２０．０μｍ以下の配線
が周期的にマスタスライス領域全面に配置された構造を
有する。
【０００８】このような配線構造は、配線パターンの疎
密が緩和され、最新の層間膜形成技術で平坦化可能な配
線間隔であるため、配線層数が増加してもパターニング
時のフォーカスマージンを確保できる。従って、上層の
配線層の配線ピッチを下層の配線ピッチと同じにするこ
とができ、配線格子が増加し、マスタスライス部の集積
度を向上することができる。
密が緩和され、最新の層間膜形成技術で平坦化可能な配
線間隔であるため、配線層数が増加してもパターニング
時のフォーカスマージンを確保できる。従って、上層の
配線層の配線ピッチを下層の配線ピッチと同じにするこ
とができ、配線格子が増加し、マスタスライス部の集積
度を向上することができる。
【０００９】また、同一層内の間隔が２０．０μｍ以下
で周期的に配置された配線は、電源線または接地線で構
成される。この構成においては、マスタスライス領域に
単に段差を緩和するために配置された配線（ダミー配
線）のような無駄な配線を設ける必要がなく、かつ電源
電位、接地電位を強化することができる。
で周期的に配置された配線は、電源線または接地線で構
成される。この構成においては、マスタスライス領域に
単に段差を緩和するために配置された配線（ダミー配
線）のような無駄な配線を設ける必要がなく、かつ電源
電位、接地電位を強化することができる。
【００１０】
【実施例】次に本発明について図面を参照して説明す
る。図１は、本発明の一実施例である、３層の配線層を
有するマスタスライス半導体装置のレイアウト図であ
る。図１のマスタスライス半導体装置では、一組のＰ型
ＭＯＳＦＥＴ群とＮ型ＭＯＳＦＥＴ群を単位とする基本
セル１０３が縦方向・横方向にそれぞれ基本セルの横方
向サイズ１０４，基本セルの縦方向サイズ１０５の周期
で周期的に配置されている。配線方向は第１層と第３層
が図１の横方向、第２層は図１の縦方向となっている。
第１層の電源線１０６・接地線１０７は、Ｐ型ＭＯＳＦ
ＥＴ上に電源線が、Ｎ型ＭＯＳＦＥＴ上に接地線がそれ
ぞれ図１の横方向に配置され、加えてセル内のＰ型ＭＯ
ＳＦＥＴとＮ型ＭＯＳＦＥＴの境界に電源線・接地線が
１セル毎交互に配置されている。これら隣接する第１層
の電源線および接地線間隔１１３は、いずれも２０．０
μｍ以下である。
る。図１は、本発明の一実施例である、３層の配線層を
有するマスタスライス半導体装置のレイアウト図であ
る。図１のマスタスライス半導体装置では、一組のＰ型
ＭＯＳＦＥＴ群とＮ型ＭＯＳＦＥＴ群を単位とする基本
セル１０３が縦方向・横方向にそれぞれ基本セルの横方
向サイズ１０４，基本セルの縦方向サイズ１０５の周期
で周期的に配置されている。配線方向は第１層と第３層
が図１の横方向、第２層は図１の縦方向となっている。
第１層の電源線１０６・接地線１０７は、Ｐ型ＭＯＳＦ
ＥＴ上に電源線が、Ｎ型ＭＯＳＦＥＴ上に接地線がそれ
ぞれ図１の横方向に配置され、加えてセル内のＰ型ＭＯ
ＳＦＥＴとＮ型ＭＯＳＦＥＴの境界に電源線・接地線が
１セル毎交互に配置されている。これら隣接する第１層
の電源線および接地線間隔１１３は、いずれも２０．０
μｍ以下である。
【００１１】第２層の電源線１０８・接地線１０９は、
図１の縦方向に各セルに交互に配置されている。第２層
の電源線−接地線の間隔１１２も、すべて２０．０μｍ
以下である。
図１の縦方向に各セルに交互に配置されている。第２層
の電源線−接地線の間隔１１２も、すべて２０．０μｍ
以下である。
【００１２】一方、有機塗布膜＋エッチバック法による
配線層間膜平坦化技術は現在、配線間隔が２０．０μｍ
以下であれば、層間膜の段差６０１をほとんど無視でき
るレベルにまで抑えることができる。
配線層間膜平坦化技術は現在、配線間隔が２０．０μｍ
以下であれば、層間膜の段差６０１をほとんど無視でき
るレベルにまで抑えることができる。
【００１３】図７には幅１．５μｍ，厚さ１．０μｍの
配線について、配線間隔と配線間の溝部ＳＯＧ（Ｓｐｉ
ｎ−Ｏｎ−Ｇｌａｓｓ）塗布膜厚の関係を、標準的なＳ
ＯＧ塗布膜厚（塗布膜下に凹凸が無い場合の塗布膜厚）
をパラメータとして示している。図７から明らかなよう
に、隣接する配線間隔が２０．０μｍ以下ならば、標準
的なＳＯＧ塗布膜厚が６０００オングストロームとなる
条件で、マスタスライス上は溝部が有機ＳＯＧにより完
全に埋められる。
配線について、配線間隔と配線間の溝部ＳＯＧ（Ｓｐｉ
ｎ−Ｏｎ−Ｇｌａｓｓ）塗布膜厚の関係を、標準的なＳ
ＯＧ塗布膜厚（塗布膜下に凹凸が無い場合の塗布膜厚）
をパラメータとして示している。図７から明らかなよう
に、隣接する配線間隔が２０．０μｍ以下ならば、標準
的なＳＯＧ塗布膜厚が６０００オングストロームとなる
条件で、マスタスライス上は溝部が有機ＳＯＧにより完
全に埋められる。
【００１４】この標準的なＳＯＧ塗布膜厚６０００オン
グストロームの条件で、有機ＳＯＧを塗布した後の配線
系の断面図を図８に示す。第ｎ層の配線８０１が疎の部
分では、配線上には配線上のＳｉＯ2 膜厚（ＴＳｉＯ2
）８０４分しか層間膜がないのに対し、配線が密な部
分には、最大ＴＳｉＯ2 ＋標準的なＳＯＧ塗布膜厚（Ｔ
０）８０５の膜厚の層間膜ができる。
グストロームの条件で、有機ＳＯＧを塗布した後の配線
系の断面図を図８に示す。第ｎ層の配線８０１が疎の部
分では、配線上には配線上のＳｉＯ2 膜厚（ＴＳｉＯ2
）８０４分しか層間膜がないのに対し、配線が密な部
分には、最大ＴＳｉＯ2 ＋標準的なＳＯＧ塗布膜厚（Ｔ
０）８０５の膜厚の層間膜ができる。
【００１５】いま、図８の状態からエッチバックを行う
と、ＳｉＯ2 とＳＯＧのエッチレートを１：１として、
Ｔ０分は常に膜厚差が生じる。しかし、この膜厚差は、
次工程のスルーホール開口時のドライエッチング技術の
限界より、６０００オングストローム以下に抑える必要
がある。つまり実用的には図７より、Ｔ０が６０００オ
ングストローム以下となるよう、配線間隔は２０．０μ
ｍ以下にしなければならない。
と、ＳｉＯ2 とＳＯＧのエッチレートを１：１として、
Ｔ０分は常に膜厚差が生じる。しかし、この膜厚差は、
次工程のスルーホール開口時のドライエッチング技術の
限界より、６０００オングストローム以下に抑える必要
がある。つまり実用的には図７より、Ｔ０が６０００オ
ングストローム以下となるよう、配線間隔は２０．０μ
ｍ以下にしなければならない。
【００１６】従って、図１のようなレイアウトのＣＭＯ
Ｓマスタスライス半導体装置に対し、例えば、配線層間
膜形成法として有機塗布膜＋エッチバック法を適用する
と、最も配線が疎の部分である図１のＡ−Ａ′部の断面
においては、図２に示すように、第３層配線下の段差は
ほとんど無視できる。また、配線パターンの疎密による
第３層配線下の段差は、第１層−第２層配線層間膜形成
時の有機ＳＯＧ塗布膜厚Ｔ０１と第２層−第３層配線層
間膜形成時の有機ＳＯＧ塗布膜厚Ｔ０２の和（Ｔ０１＋
Ｔ０２）以下である。例えば、いま各配線層の膜厚を
１．０μｍ，Ｔ０１＝Ｔ０２＝６０００オングストロー
ムとすると、図１の第３層配線下の段差は最大
０．６×２＝１．２μｍ である。この段差は従来例でも述べたように、現在、
１．０μｍのライン・スペースのパターン加工に十分な
フォーカスマージンが得られる段差である。
Ｓマスタスライス半導体装置に対し、例えば、配線層間
膜形成法として有機塗布膜＋エッチバック法を適用する
と、最も配線が疎の部分である図１のＡ−Ａ′部の断面
においては、図２に示すように、第３層配線下の段差は
ほとんど無視できる。また、配線パターンの疎密による
第３層配線下の段差は、第１層−第２層配線層間膜形成
時の有機ＳＯＧ塗布膜厚Ｔ０１と第２層−第３層配線層
間膜形成時の有機ＳＯＧ塗布膜厚Ｔ０２の和（Ｔ０１＋
Ｔ０２）以下である。例えば、いま各配線層の膜厚を
１．０μｍ，Ｔ０１＝Ｔ０２＝６０００オングストロー
ムとすると、図１の第３層配線下の段差は最大
０．６×２＝１．２μｍ である。この段差は従来例でも述べたように、現在、
１．０μｍのライン・スペースのパターン加工に十分な
フォーカスマージンが得られる段差である。
【００１７】このように、本発明により第３層配線のパ
ターニング時には十分なフォーカスマージンが確保さ
れ、第３層配線の加工精度は第１層配線の加工精度と同
等にすることができる。すなわち、図１の第１層と第３
層共通の配線格子１１０に示されるように、第３層の配
線ピッチを第１層の配線ピッチと同じにすることが可能
となり、マスタスライス領域の集積度が向上する。
ターニング時には十分なフォーカスマージンが確保さ
れ、第３層配線の加工精度は第１層配線の加工精度と同
等にすることができる。すなわち、図１の第１層と第３
層共通の配線格子１１０に示されるように、第３層の配
線ピッチを第１層の配線ピッチと同じにすることが可能
となり、マスタスライス領域の集積度が向上する。
【００１８】図３は、本発明の第２の実施例である、４
層の配線層を有するマスタスライス半導体装置のレイア
ウト図である。図３のマスタスライス半導体装置でも図
１と同様に、一組のＰ型ＭＯＳＦＥＴ群とＮ型ＭＯＳＦ
ＥＴ群を単位とする基本セル１０３が縦方向・横方向に
それぞれ基本セルの横方向サイズ１０４，基本セルの縦
方向サイズ１０５の周期で周期的に配置されている。配
線方向は第１層と第３層が図３の横方向、第２層と第４
層は図３の縦方向となっている。第１層の電源線１０６
・接地線１０７は、Ｐ型ＭＯＳＦＥＴ上に電源線が、Ｎ
型ＭＯＳＦＥＴ上に接地線がそれぞれ図３の横方向に配
置され、加えてセル内のＰ型ＭＯＳＦＥＴとＮ型ＭＯＳ
ＦＥＴの境界に電源線・接地線が１セル毎交互に配置さ
れている。これら第１層の電源線および接地線間隔１１
３は、いずれも２０．０μｍ以下である。
層の配線層を有するマスタスライス半導体装置のレイア
ウト図である。図３のマスタスライス半導体装置でも図
１と同様に、一組のＰ型ＭＯＳＦＥＴ群とＮ型ＭＯＳＦ
ＥＴ群を単位とする基本セル１０３が縦方向・横方向に
それぞれ基本セルの横方向サイズ１０４，基本セルの縦
方向サイズ１０５の周期で周期的に配置されている。配
線方向は第１層と第３層が図３の横方向、第２層と第４
層は図３の縦方向となっている。第１層の電源線１０６
・接地線１０７は、Ｐ型ＭＯＳＦＥＴ上に電源線が、Ｎ
型ＭＯＳＦＥＴ上に接地線がそれぞれ図３の横方向に配
置され、加えてセル内のＰ型ＭＯＳＦＥＴとＮ型ＭＯＳ
ＦＥＴの境界に電源線・接地線が１セル毎交互に配置さ
れている。これら第１層の電源線および接地線間隔１１
３は、いずれも２０．０μｍ以下である。
【００１９】第２層の電源線１０８・接地線１０９は、
図３の縦方向に各セルに交互に配置されている。第２層
の電源線−接地線間隔１１２も、すべて２０．０μｍ以
下である。
図３の縦方向に各セルに交互に配置されている。第２層
の電源線−接地線間隔１１２も、すべて２０．０μｍ以
下である。
【００２０】第３層の電源線３０２・接地線３０３は、
第１層の電源線１０６・接地線１０７と重なる形で配置
されている。そのため、第３層の電源線・接地線の間隔
３０４は、いずれも２０．０μｍ以下である。
第１層の電源線１０６・接地線１０７と重なる形で配置
されている。そのため、第３層の電源線・接地線の間隔
３０４は、いずれも２０．０μｍ以下である。
【００２１】この実施例においても、例えば、配線層間
膜形成法として有機塗布膜＋エッチバック法を適用する
と、最も配線が疎である図３のＢ−Ｂ′部の断面におい
ては、図４に示すように第４層配線下の段差はほとんど
無視できる。また、配線パターンの疎密による第３層配
線下の段差は、第１層−第２層配線層間膜形成時の有機
ＳＯＧ塗布膜厚Ｔ０１，第２層−第３層配線層間膜形成
時の有機ＳＯＧ塗布膜厚Ｔ０２，第３層−第４層配線層
間膜形成時の有機ＳＯＧ塗布膜厚Ｔ０３の和（Ｔ０１＋
Ｔ０２＋Ｔ０３）以下である。例えば、いま各配線層の
膜厚を１．０μｍ，Ｔ０１＝Ｔ０２＝Ｔ０３＝６０００
オングストロームとすると、図３の第４層配線下の段差
は最大 ０．６×３＝１．８μｍ である。この段差は従来例でも述べたように、現在、
１．０μｍのライン・スペースのパターン加工に十分な
フォーカスマージンが得られる段差である。
膜形成法として有機塗布膜＋エッチバック法を適用する
と、最も配線が疎である図３のＢ−Ｂ′部の断面におい
ては、図４に示すように第４層配線下の段差はほとんど
無視できる。また、配線パターンの疎密による第３層配
線下の段差は、第１層−第２層配線層間膜形成時の有機
ＳＯＧ塗布膜厚Ｔ０１，第２層−第３層配線層間膜形成
時の有機ＳＯＧ塗布膜厚Ｔ０２，第３層−第４層配線層
間膜形成時の有機ＳＯＧ塗布膜厚Ｔ０３の和（Ｔ０１＋
Ｔ０２＋Ｔ０３）以下である。例えば、いま各配線層の
膜厚を１．０μｍ，Ｔ０１＝Ｔ０２＝Ｔ０３＝６０００
オングストロームとすると、図３の第４層配線下の段差
は最大 ０．６×３＝１．８μｍ である。この段差は従来例でも述べたように、現在、
１．０μｍのライン・スペースのパターン加工に十分な
フォーカスマージンが得られる段差である。
【００２２】このように本発明によって第４層配線のパ
ターニング時には十分なフォーカスマージンが確保さ
れ、第４層配線の加工精度は第２層配線の加工精度と同
等にすることができる。すなわち、図３の第２層と第４
層共通の配線格子３０１，第１層と第３層共通の配線格
子１１０に示されるように、第４層と第２層、および第
３層と第１層の配線ピッチをそれぞれ同じにすることが
可能となり、本実施例においてもマスタスライス領域の
集積度が向上する。
ターニング時には十分なフォーカスマージンが確保さ
れ、第４層配線の加工精度は第２層配線の加工精度と同
等にすることができる。すなわち、図３の第２層と第４
層共通の配線格子３０１，第１層と第３層共通の配線格
子１１０に示されるように、第４層と第２層、および第
３層と第１層の配線ピッチをそれぞれ同じにすることが
可能となり、本実施例においてもマスタスライス領域の
集積度が向上する。
【００２３】
【発明の効果】以上述べたように本発明によれば、マス
タスライス領域上のすべての配線層において、必ず２
０．０μｍ以下の間隔でこのマスタスライス領域全面に
配線が存在する配線構造にすることにより、平坦な配線
層間膜が得られて十分なフォーカスマージンが確保され
る。このため、上層の配線加工精度が下層の配線加工精
度と同じになる。すなわち、各配線層の配線ピッチ（配
線間隔・幅）が同じになり、マスタスライス領域の集積
度が向上するという効果を有する。
タスライス領域上のすべての配線層において、必ず２
０．０μｍ以下の間隔でこのマスタスライス領域全面に
配線が存在する配線構造にすることにより、平坦な配線
層間膜が得られて十分なフォーカスマージンが確保され
る。このため、上層の配線加工精度が下層の配線加工精
度と同じになる。すなわち、各配線層の配線ピッチ（配
線間隔・幅）が同じになり、マスタスライス領域の集積
度が向上するという効果を有する。
【図１】本発明の第１の実施例を示す半導体装置のレイ
アウト図。
アウト図。
【図２】本発明の第１の実施例の断面図。
【図３】本発明の第２の実施例を示す半導体装置のレイ
アウト図。
アウト図。
【図４】本発明の第２の実施例の断面図。
【図５】従来のマスタスライス半導体装置のレイアウト
図。
図。
【図６】従来のマスタスライス半導体装置の断面図。
【図７】配線間隔と配線間の溝部ＳＯＧ（Ｓｐｉｎ−Ｏ
ｎ−Ｇｌａｓｓ）塗布膜厚の関係（幅１．５μｍ，厚さ
１．０μｍの配線）を示した図。
ｎ−Ｇｌａｓｓ）塗布膜厚の関係（幅１．５μｍ，厚さ
１．０μｍの配線）を示した図。
【図８】有機ＳＯＧ塗布後の配線系断面図。
１０１…Ｐ型ＭＯＳＦＥＴ群 １０２…Ｎ型ＭＯＳＦＥＴ群 １０３…基本セル １０４…基本セル横方向サイズ １０５…基本セル縦方向サイズ １０６…第１層の電源線 １０７…第１層の接地線 １０８…第２層の電源線 １０９…第２層の接地線 １１０…第１層と第３層共通の配線格子 １１１…第２層配線格子 １１２…第２層電源線−接地線間隔 １１３…隣接する第１層の電源線および接地線間隔 １１４…コンタクト ２０１…基板 ２０２…Ｎウェル ２０３…ゲート−第１層配線層間膜 ２０４…第１層−第２層配線層間膜 ２０５…第２層−第３層配線層間膜 ２０６…分離領域 ２０７…ゲート ２０８…Ｐ型ソース・ドレイン領域 ３０１…第２層と第４層共通の配線格子 ３０２…第３層の電源線 ３０３…第３層の接地線 ３０４…隣接する第１層，第３層の電源線および接地線
間隔 ４０１…第３層−第４層配線層間膜 ５０１…第１層のみの配線格子 ６０１…段差 ８０１…第ｎ層配線 ８０２…ＳｉＯ2 膜 ８０３…有機ＳＯＧ塗布膜 ８０４…第ｎ配線上ＳｉＯ2 膜厚 ８０５…第ｎ配線上有機ＳＯＧ塗布膜厚
間隔 ４０１…第３層−第４層配線層間膜 ５０１…第１層のみの配線格子 ６０１…段差 ８０１…第ｎ層配線 ８０２…ＳｉＯ2 膜 ８０３…有機ＳＯＧ塗布膜 ８０４…第ｎ配線上ＳｉＯ2 膜厚 ８０５…第ｎ配線上有機ＳＯＧ塗布膜厚
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 9170−4Ｍ Ｈ０１Ｌ 27/08 １０２ Ｇ
Claims (6)
- 【請求項１】 ｎ層（ｎ≧２，ｎは整数）の配線層を有
するマスタスライス半導体装置において、 該マスタスライス中の全ての配線層に周期的に配置され
た配線を該マスタスライス領域全面に有し、 かつ、該周期的に配置された配線の同一層内の間隔が全
て２０．０μｍ以下であることを特徴とするマスタスラ
イス半導体装置。 - 【請求項２】 前記マスタスライス領域全面に周期的に
配置された配線が電源線または接地線であることを特徴
とする請求項１に記載のマスタスライス半導体装置。 - 【請求項３】 ｎ層（ｎ≧２，ｎは整数）の配線層を有
するマスタスライス半導体装置において、 該マスタスライス中の最下配線層を除く全ての配線層に
周期的に配置された配線を該マスタスライス領域全面に
有し、 かつ、該周期的に配置された配線の同一層内の間隔が全
て２０．０μｍ以下であることを特徴とするマスタスラ
イス半導体装置。 - 【請求項４】 マスタスライス領域全面に周期的に配置
された配線が電源線または接地線であることを特徴とす
る請求項３に記載のマスタスライス半導体装置。 - 【請求項５】 ｎ層（ｎ≧２，ｎは整数）の配線層を有
するマスタスライス半導体装置において、 該マスタスライス中の最上配線層を除く全ての配線層
に、周期的に配置された配線を該マスタスライス領域全
面に有し、かつ該周期的に配置された配線の同一層内の
間隔が全て２０．０μｍ以下であることを特徴とするマ
スタスライス半導体装置。 - 【請求項６】 マスタスライス領域全面に周期的に配置
された配線が電源線または接地線であることを特徴とす
る請求項５に記載のマスタスライス半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4102701A JP2825112B2 (ja) | 1992-04-22 | 1992-04-22 | 半導体装置 |
| EP93106564A EP0567127A2 (en) | 1992-04-22 | 1993-04-22 | Semiconductor device capable of correctly forming conductor groups |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4102701A JP2825112B2 (ja) | 1992-04-22 | 1992-04-22 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05299623A true JPH05299623A (ja) | 1993-11-12 |
| JP2825112B2 JP2825112B2 (ja) | 1998-11-18 |
Family
ID=14334569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4102701A Expired - Fee Related JP2825112B2 (ja) | 1992-04-22 | 1992-04-22 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0567127A2 (ja) |
| JP (1) | JP2825112B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5751066A (en) * | 1994-05-27 | 1998-05-12 | Texas Instruments Incorporated | Structure with selective gap fill of submicron interconnects |
| JP2006100491A (ja) * | 2004-09-29 | 2006-04-13 | Nec Electronics Corp | 半導体装置、ウェーハ、半導体装置の設計方法及び製造方法 |
| JP2010272601A (ja) * | 2009-05-19 | 2010-12-02 | Ricoh Co Ltd | 配線層レイアウト方法及び半導体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3902693C2 (de) * | 1988-01-30 | 1995-11-30 | Toshiba Kawasaki Kk | Mehrebenenverdrahtung für eine integrierte Halbleiterschaltungsanordnung und Verfahren zur Herstellung von Mehrebenenverdrahtungen für integrierte Halbleiterschaltungsanordnungen |
| JPH02106968A (ja) * | 1988-10-17 | 1990-04-19 | Hitachi Ltd | 半導体集積回路装置及びその形成方法 |
-
1992
- 1992-04-22 JP JP4102701A patent/JP2825112B2/ja not_active Expired - Fee Related
-
1993
- 1993-04-22 EP EP93106564A patent/EP0567127A2/en not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5751066A (en) * | 1994-05-27 | 1998-05-12 | Texas Instruments Incorporated | Structure with selective gap fill of submicron interconnects |
| JP2006100491A (ja) * | 2004-09-29 | 2006-04-13 | Nec Electronics Corp | 半導体装置、ウェーハ、半導体装置の設計方法及び製造方法 |
| JP2010272601A (ja) * | 2009-05-19 | 2010-12-02 | Ricoh Co Ltd | 配線層レイアウト方法及び半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0567127A3 (ja) | 1994-01-05 |
| EP0567127A2 (en) | 1993-10-27 |
| JP2825112B2 (ja) | 1998-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9337147B2 (en) | Semiconductor device and a method of manufacturing the same and designing the same | |
| JPH06326106A (ja) | ダミーパターンの形成方法 | |
| US6504237B2 (en) | Semiconductor with multilayer metal structure using copper that offer high speed performance | |
| US5060045A (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
| US20040173904A1 (en) | Integrated circuit feature layout for improved chemical mechanical polishing | |
| US8786094B2 (en) | Semiconductor devices and methods of manufacture thereof | |
| JP2825112B2 (ja) | 半導体装置 | |
| JP2007201481A (ja) | 半導体装置及びその製造方法 | |
| US5581097A (en) | Method of fabricating semiconductor device using shared contact hole masks and semiconductor device using same | |
| JPH08204002A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0250626B2 (ja) | ||
| DE102016116084B4 (de) | Halbleiterstruktur und Herstellungsverfahren | |
| JP2003060174A (ja) | 半導体集積回路の製造方法及びレチクル及び半導体集積回路装置 | |
| KR960011864B1 (ko) | 반도체 소자의 도전배선 제조방법 | |
| KR960003003B1 (ko) | 초고집적 반도체장치 | |
| US8138074B1 (en) | ICs with end gates having adjacent electrically connected field poly | |
| JP3718336B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2002324841A (ja) | 半導体装置および半導体設計支援装置 | |
| JPH0786414A (ja) | 半導体装置 | |
| JP2005085952A (ja) | 半導体装置及びその設計方法 | |
| JPH01235269A (ja) | 半導体装置 | |
| JPS6381947A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0638450B2 (ja) | 半導体装置の製造方法 | |
| JPS60136240A (ja) | 半導体装置 | |
| JPH0722196B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980812 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080911 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |