JPH0529875A

JPH0529875A - フイルタ回路

Info

Publication number: JPH0529875A
Application number: JP18640191A
Authority: JP
Inventors: Tomomasa Nakagawara; 智賢中川原
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1991-07-25
Filing date: 1991-07-25
Publication date: 1993-02-05

Abstract

(57)【要約】【目的】不要な時定数の発生を防止して良好なフィルタ
特性を得る。【構成】入力端子Ｔinからの入力信号Ｘを積分回路７を
介して加減算回路６に与える。また、出力端子Ｔout に
現れる出力信号Ｙは積分回路１，２に与える。積分回路
２は出力信号Ｙを積分して加減算回路６に与え、積分回
路１の出力は積分回路３によって積分した後加減算回路
６に与える。加減算回路６は積分回路７，３の出力の加
算値から積分回路２の出力を減算して出力信号Ｙを求め
る。入力信号Ｘは積分回路７を介して加減算回路６に与
えており、入力端子Ｔinは高入力インピーダンスとなっ
ている。従って、不要な時定数が発生することはなく、
良好なフィルタ特性を得ることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、フィルタ回路に関し、
特に、集積回路化に好適なフィルタ回路に関する。

【０００２】

【従来の技術】従来、集積回路（ＩＣ）化に適したフィ
ルタとしてバイカッド方式を採用したものがある。バイ
カッド・フィルタは、インダクタンスを使用することな
く、増幅器とその帰還技術によって２次の伝達関数を実
現して、所望のフィルタ特性を得ている。

【０００３】図３はこのような従来のフィルタ回路を示
すブロック図であり、図４はその具体的な構成を示す回
路図である。図３及び図４の回路は本件出願人が特願平
１−３３７５６０号明細書によって先に提案したもので
ある。なお、図３はバンドパスフィルタ回路を示してい
る。

【０００４】図３において、入力端子Ｔinを介して入力
された入力信号Ｘは、係数回路４に与えて係数Ｈ／Ｑを
付与した後加減算回路５に与える。一方、出力端子Ｔou
t に現れる出力信号Ｙは積分回路１，２で積分する。積
分回路１，２の出力は夫々加減算回路５，６に与える。
加減算回路５の出力は積分回路３において積分して、加
減算回路６に入力する。加減算回路６は積分回路３の出
力から積分回路２の出力を減算して出力端子Ｔout に出
力信号Ｙを出力する。

【０００５】図４において、入力端子Ｔinを介して入力
される入力信号Ｘは図４の係数回路４を構成する容量15
を介してトランスコンダクタンス・アンプ回路（以下、
Ｇｍアンプという）12に与える。一方、Ｇｍアンプ10，
11には出力端子Ｔout に現れる出力信号Ｙを入力する。
Ｇｍアンプ10の出力はＧｍアンプ12に与えられ、Ｇｍア
ンプ12の出力はＧｍアンプ11の出力と加算して、出力端
子Ｔout に出力する。Ｇｍアンプ10の入出力端は夫々容
量14，13を介して基準電位点に接続する。

【０００６】このように構成された従来のフィルタ回路
の伝達特性は、Ｇｍアンプ10乃至12のトランスコンダク
タンス値を夫々−ｇｍ１，−ｇｍ２，ｇｍ３とし、容量
13乃至15の容量値を夫々Ｃ1 乃至Ｃ3とすると、下記式
（１）にて示すことができる。

【０００７】

【０００８】この式（１）から、固有角周波数ω0 と選
択特性Ｑとは下記式（２）及び式（３）によって与えら
れる。

【０００９】

【００１０】

【００１１】これらの式（２），（３）に示すように、
フィルタ特性は、容量比等によって決定される。従っ
て、容量比を高精度に設定することが可能なＩＣに好適
であり、ＩＣ化することによって良好なフィルタ特性を
得ることができる。また、図３に示すように、出力信号
Ｙは積分回路１，２によって積分した後加減算を行って
いる。すなわち、図３及び図４に示す回路は出力信号Ｙ
を直接用いた加減算を行う必要がないので、インピーダ
ンス変換回路を用意して出力を低インピーダンスにする
必要はなく、インピーダンス変換回路による位相遅れが
発生することはない。

【００１２】また、積分回路１，２，３の高インピーダ
ンス出力点、すなわち、図４のＧｍアンプ10，11，12の
出力端と基準電位点間に発生する寄生容量は、積分用の
容量13，14に並列接続された状態である。従って、容量
13，14の容量値Ｃ1 ，Ｃ2 を寄生容量分だけ小さくする
ことによって、寄生容量の影響を相殺することができ
る。

【００１３】更に、各積分回路は１入力１出力形式で使
用されることから、Ｇｍアンプに用いる差動回路の入力
極性を利用した加減算を行う必要がなく、従って容易に
完全差動構成にすることができ、周波数特性を極めて良
好なものにすることができる。このため、設計通りのフ
ィルタ特性を得ることができるという長所がある。

【００１４】しかしながら、図４の回路では入力インピ
ーダンスを無視しているが、実際には有限な入力インピ
ーダンスの影響を無視することはできない。特に、フィ
ルタを縦列接続して高次のフィルタを構成する場合に
は、入力インピーダンスを考慮すると、インピーダンス
変換回路が必要になり、回路規模が増えるのみならず、
不要な時定数が発生し、フィルタ特性にずれ及びばらつ
きが発生してしまうという問題があった。

【００１５】

【発明が解決しようとする課題】このように、上述した
従来のフィルタ回路においては、比較的低い入力インピ
ーダンスによって不要な時定数が発生して、フィルタ特
性にずれ及びばらつきが発生してしまうという問題点が
あった。

【００１６】本発明はかかる問題点に鑑みてなされたも
のであって、不要な時定数の発生を防止して、良好なフ
ィルタ特性を得ることができるフィルタ回路を提供する
ことを目的とする。

【００１７】

【課題を解決するための手段】本発明に係るフィルタ回
路は、入力端子を介して入力される入力信号を積分する
第１の積分回路と、出力端子に現れる出力信号を積分す
る第２及び第３の積分回路と、前記第２の積分回路の出
力を積分する第４の積分回路と、前記第１、第３及び第
４の積分回路の出力を加減算して前記出力端子に出力信
号を導出する加減算回路とを具備したものである。

【００１８】

【作用】本発明においては、入力信号は第１の積分回路
によって積分された後加減算回路に供給される。第１の
積分回路の入力端は高インピーダンスであり、従来と異
なり不要な時定数は発生しない。これにより、良好なフ
ィルタ特性を得ている。

【００１９】

【実施例】以下、図面を参照して本発明の実施例につい
て説明する。図１は本発明に係るフィルタ回路の一実施
例を示すブロック図である。

【００２０】図３のブロック図に示す回路の伝達特性は
下記式（４）によって示すことができる。

【００２１】

【００２２】この式（４）を展開して、下記式（５）を
導く。

【００２３】

【００２４】図１のブロック図はこの式（５）に基づい
て構成したものである。すなわち、入力端子Ｔinを介し
て入力される入力信号Ｘは積分回路７に与える。積分回
路７は式（５）の右辺第１項に示すように、入力信号Ｘ
をＨ／Ｑ倍して積分し加減算回路６に与える。一方、出
力端子Ｔout に現れる出力信号Ｙは、式（５）の右辺第
２項を満足する積分回路１，３を介して加減算回路６に
与える。積分回路１は出力信号Ｙを積分し、積分回路３
は積分回路１の出力を積分する。また、出力信号Ｙは積
分回路２にも与える。積分回路２は、式（５）の右辺第
３項に示すように、出力信号Ｙを１／Ｑ倍して積分し加
減算回路６に出力する。加減算回路６は積分回路３，７
の加算値から積分回路２の出力を減算して出力信号Ｙを
出力端子Ｔout に出力するようになっている。

【００２５】すなわち、図１では、図３の係数回路４及
び加減算回路５を削除し、積分回路１の出力を直接積分
回路３に入力すると共に、積分回路７の出力を加減算回
路６に与えている点が図３の従来例と異なっている。

【００２６】図２は図１の具体的な構成を示す回路図で
ある。入力端子Ｔinを介して入力される入力信号ＸはＧ
ｍアンプ16に与える。Ｇｍアンプ16はトランスコンダク
タンス値がｇm4であり、出力端が接続点Ａ及び容量14を
介して基準電位点に接続されて図１の積分回路７を構成
している。Ｇｍアンプ16の出力は接続点Ａに出力され
る。一方、出力端子Ｔout に現れる出力信号ＹはＧｍア
ンプ10，11に与える。Ｇｍアンプ11はトランスコンダク
タンス値が−ｇm2であり、図１の積分回路２を構成して
出力を接続点Ａに出力する。Ｇｍアンプ10はトランスコ
ンダクタンス値が−ｇm1であり、出力端が容量13を介し
て基準電位点に接続されて図１の積分回路１を構成して
いる。Ｇｍアンプ10の出力はＧｍアンプ12に与えられ
る。Ｇｍアンプ12は図１の積分回路３に相当し、ｇm3の
トランスコンダクタンス値を有して出力を接続点Ａに出
力する。接続点ＡではＧｍアンプ16，12，11の出力が加
算されて出力信号Ｙが出力端子Ｔout に出力される。

【００２７】このように構成された実施例においては、
容量13，14の容量値を夫々Ｃ1 ，Ｃ2 とすると、伝達特
性は下記式（６）に示すものとなる。

【００２８】

【００２９】この式（６）から固有角周波数ω0 及び選
択特性Ｑは夫々下記式（７），（８）によって得られ
る。

【００３０】

【００３１】

【００３２】これらの式（７），（８）は、図４の回路
の固有角周波数ω0 及び選択特性Ｑを示す式（２），
（３）から容量値Ｃ3 を削除したものであり、容量比等
によって特性が決定することは従来と同様である。ま
た、式（６）と式（１）とを比較すると、利得係数Ｈは
下記のように変化したことが分かる。

【００３３】

【００３４】すなわち、図２の回路では、利得係数Ｈは
容量比とは無関係であり、トランスコンダクタンス値の
比のみによって決定される。また、Ｇｍアンプ10乃至1
2，16は１入力１出力で用いられるので、容易に完全差
動動作させることができる。このように、本実施例では
図３の従来例と同様の長所を有している。

【００３５】また、入力信号ＸはＧｍアンプ16を介して
接続点Ａに供給している。Ｇｍアンプ16の入力端は、例
えば、トランジスタのベースであり、高入力インピーダ
ンスである。従って、入力インピーダンスが比較的低い
場合に発生する不要な時定数を考慮する必要はない。ま
た、高入力インピーダンスであるので、図２の回路を縦
列に多段接続した場合でもインピーダンス変換回路は不
要であり、当然インピーダンス変換回路による不要な時
定数も発生しない。

【００３６】このように、本実施例においては、入力信
号Ｘを高入力インピーダンスの積分回路を介して接続点
Ａに供給しており、従来のように容量を介して入力する
場合と異なり、低インピーダンスによる不要な時定数又
はインピーダンス変換回路を採用することによる不要な
時定数が発生することはなく、フィルタ特性の設計が容
易となり、良好なフィルタ特性を得ることができる。ま
た、Ｇｍアンプ16を付加しており、図４の従来回路より
も素子数は増えるが、集積回路化した場合のＧｍアンプ
の占有面積は、積分容量に比べて十分小さいことから、
特に多段縦列接続した場合には、インピーダンス変換回
路が不要になることを考慮すると、ＩＣ全体としては小
型化が可能であり、消費電流も低減することができる。

【００３７】なお、本発明は上記実施例に限定されるも
のではなく、例えば、極性を逆にするなど種々の応用が
可能である。要するに、入力ポイントを１段シフトし、
容量を電流ドライブするようにしたフィルタは全て本発
明に含まれる。

【００３８】

【発明の効果】以上説明したように本発明によれば、不
要な時定数の発生を防止することができるので、良好な
フィルタ特性を得ることができるという効果を有する。

【図面の簡単な説明】

【図１】本発明に係るフィルタ回路の一実施例を示すブ
ロック図。

【図２】図１の具体的な回路構成を示す回路図。

【図３】従来のフィルタ回路を示すブロック図。

【図４】図３の従来例の具体的な構成を示す回路図。

【符号の説明】

１，２，３，７…積分回路６…加減算回路

Claims

【特許請求の範囲】【請求項１】入力端子を介して入力される入力信号を
積分する第１の積分回路と、出力端子に現れる出力信号を積分する第２及び第３の積
分回路と、前記第２の積分回路の出力を積分する第４の積分回路
と、前記第１、第３及び第４の積分回路の出力を加減算して
前記出力端子に出力信号を導出する加減算回路とを具備
したことを特徴とするフィルタ回路。