JPH05291540A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH05291540A JPH05291540A JP4084156A JP8415692A JPH05291540A JP H05291540 A JPH05291540 A JP H05291540A JP 4084156 A JP4084156 A JP 4084156A JP 8415692 A JP8415692 A JP 8415692A JP H05291540 A JPH05291540 A JP H05291540A
- Authority
- JP
- Japan
- Prior art keywords
- block
- register file
- circuit
- wiring
- file block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 レジスタファイルブロックを搭載したゲート
アレー型の半導体集積回路において、レジスタファイル
ブロックの高速化と、回路の高集積化とを図る。 【構成】 レジスタファイルブロック１ａを構成する回
路ブロックで、外部と信号のやり取りが必要な回路ブロ
ック（３、４、５、６）の端子（９、１０）に対してブ
ロック上に設けられた第二配線チャネルを通して直接に
接続された外部信号配線１３ａを有している。 【効果】 レジスタファイルブロック内に回路ブロック
の端子と外部信号配線とを接続するための信号配線エリ
アおよびその信号配線が必要でなくなる。これにより面
積が小さくなり、配線長が短くなり、目的が達成され
る。
アレー型の半導体集積回路において、レジスタファイル
ブロックの高速化と、回路の高集積化とを図る。 【構成】 レジスタファイルブロック１ａを構成する回
路ブロックで、外部と信号のやり取りが必要な回路ブロ
ック（３、４、５、６）の端子（９、１０）に対してブ
ロック上に設けられた第二配線チャネルを通して直接に
接続された外部信号配線１３ａを有している。 【効果】 レジスタファイルブロック内に回路ブロック
の端子と外部信号配線とを接続するための信号配線エリ
アおよびその信号配線が必要でなくなる。これにより面
積が小さくなり、配線長が短くなり、目的が達成され
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路に利用
され、特に、ゲートアレー型の半導体集積回路に搭載す
るレジスタファイルブロックに対する外部信号配線の接
続方法を改善した半導体集積回路に関する。
され、特に、ゲートアレー型の半導体集積回路に搭載す
るレジスタファイルブロックに対する外部信号配線の接
続方法を改善した半導体集積回路に関する。
【０００２】
【従来の技術】図２は、従来のゲートアレー型の半導体
集積回路に搭載されたレジスタファイルブロックを示す
レイアウト図である。
集積回路に搭載されたレジスタファイルブロックを示す
レイアウト図である。
【０００３】このレジスタファイルブロック１は、レジ
スタファイルセル２と、その周辺に配置してあるデータ
入力回路ブロック３と、データ出力回路ブロック４と、
入力データを書き込むレジスタファイルセル２を選択す
るためのライトアドレス回路ブロック５と、データを出
力するレジスタファイルセル２を選択するためのリード
アドレス回路ブロック６と、制御回路ブロック７と、各
回路ブロックへ信号を配る信号配線エリア１１と、クロ
ック分配回路８と、データを入力するための各回路の信
号入力端子９と、データを出力するための各回路の信号
出力端子１０と、レジスタファイルブロック１の周辺に
配置した外部への入出力端子１４と、信号入力端子９お
よび信号出力端子１０と入出力端子１４とを結ぶ固定の
信号配線１２と、外部信号配線１３とを有している。
スタファイルセル２と、その周辺に配置してあるデータ
入力回路ブロック３と、データ出力回路ブロック４と、
入力データを書き込むレジスタファイルセル２を選択す
るためのライトアドレス回路ブロック５と、データを出
力するレジスタファイルセル２を選択するためのリード
アドレス回路ブロック６と、制御回路ブロック７と、各
回路ブロックへ信号を配る信号配線エリア１１と、クロ
ック分配回路８と、データを入力するための各回路の信
号入力端子９と、データを出力するための各回路の信号
出力端子１０と、レジスタファイルブロック１の周辺に
配置した外部への入出力端子１４と、信号入力端子９お
よび信号出力端子１０と入出力端子１４とを結ぶ固定の
信号配線１２と、外部信号配線１３とを有している。
【０００４】このレジスタファイルブロック１は、ゲー
トアレー領域に、各回路ブロックと配線エリアと外部と
信号をやり取りにする入出力端子によって構成するレジ
スタファイルブロック１が、ゲートアレー型半導体集積
回路のゲートアレー領域の中に搭載してあり、このレジ
スタファイルブロック１内のデータ入力回路ブロック
３、データ出力回路ブロック４、ライトアドレス回路ブ
ロック５、およびリードアドレス回路ブロック６への外
部との信号のやり取りは、レジスタファイルブロック１
内に設けてある信号配線エリア１１に引いてある信号配
線１２を用いて、データ入力回路ブロック３、ライトア
ドレス回路ブロック５およびリードアドレス回路ブロッ
ク６の信号入力端子９およびデータ出力回路ブロック４
の信号出力端子１０と、レジスタファイルブロック１周
辺に配置してある入出力端子１４とを結び、この周辺の
入出力端子１４と外部信号配線１３とを接続して、信号
のやり取りを行うことで機能していた。
トアレー領域に、各回路ブロックと配線エリアと外部と
信号をやり取りにする入出力端子によって構成するレジ
スタファイルブロック１が、ゲートアレー型半導体集積
回路のゲートアレー領域の中に搭載してあり、このレジ
スタファイルブロック１内のデータ入力回路ブロック
３、データ出力回路ブロック４、ライトアドレス回路ブ
ロック５、およびリードアドレス回路ブロック６への外
部との信号のやり取りは、レジスタファイルブロック１
内に設けてある信号配線エリア１１に引いてある信号配
線１２を用いて、データ入力回路ブロック３、ライトア
ドレス回路ブロック５およびリードアドレス回路ブロッ
ク６の信号入力端子９およびデータ出力回路ブロック４
の信号出力端子１０と、レジスタファイルブロック１周
辺に配置してある入出力端子１４とを結び、この周辺の
入出力端子１４と外部信号配線１３とを接続して、信号
のやり取りを行うことで機能していた。
【０００５】
【発明が解決しようとする課題】この従来のゲートアレ
ー型の半導体集積回路に搭載しているレジスタファイル
ブロックは、レジスタファイルブロックの各信号入力回
路ブロック、信号出力回路ブロック、ライトアドレス回
路ブロック、およびリードアドレス回路ブロックと外部
との信号のやり取りを行う場合、レジスタファイルブロ
ックの周辺に配置してある入出力端子によって行い、こ
の入出力端子から各信号入力回路ブロックおよび信号出
力回路ブロックへのやり取りは、配線エリアに引いてあ
る固定の信号配線を介して行うため、以下の課題があっ
た。
ー型の半導体集積回路に搭載しているレジスタファイル
ブロックは、レジスタファイルブロックの各信号入力回
路ブロック、信号出力回路ブロック、ライトアドレス回
路ブロック、およびリードアドレス回路ブロックと外部
との信号のやり取りを行う場合、レジスタファイルブロ
ックの周辺に配置してある入出力端子によって行い、こ
の入出力端子から各信号入力回路ブロックおよび信号出
力回路ブロックへのやり取りは、配線エリアに引いてあ
る固定の信号配線を介して行うため、以下の課題があっ
た。
【０００６】外部信号配線は、レジスタファイルブロ
ック周辺に配置した入出力端子の接続したい端子のある
場所まで配線を引きまわして接続しなければならない、
このため配線長が長くなり、さらにレジスタブロック内
の固定の信号配線が必ずあるので、レジスタファイルの
アクセスタイムが大きくなるとともに、外部ゲートの駆
動能力が高い必要がある。
ック周辺に配置した入出力端子の接続したい端子のある
場所まで配線を引きまわして接続しなければならない、
このため配線長が長くなり、さらにレジスタブロック内
の固定の信号配線が必ずあるので、レジスタファイルの
アクセスタイムが大きくなるとともに、外部ゲートの駆
動能力が高い必要がある。
【０００７】配線エリアを設けているため、レジスタ
ファイルブロックの面積が大きくなり、レジスタファイ
ルブロック内部の各配線が長くなりレジスタファイルブ
ロックの性能が悪くなるとともに、回路に占めるレジス
タファイルブロックの面積が大きくなるため、回路の集
積度が低下する。
ファイルブロックの面積が大きくなり、レジスタファイ
ルブロック内部の各配線が長くなりレジスタファイルブ
ロックの性能が悪くなるとともに、回路に占めるレジス
タファイルブロックの面積が大きくなるため、回路の集
積度が低下する。
【０００８】本発明の目的は、前記の課題を解決するこ
とにより、搭載されたレジスタファイルブロックの高速
化と、回路の高集積化とを図ったゲートアレー型の半導
体集積回路を提供することにある。
とにより、搭載されたレジスタファイルブロックの高速
化と、回路の高集積化とを図ったゲートアレー型の半導
体集積回路を提供することにある。
【０００９】
【課題を解決するための手段】本発明は、レジスタファ
イルブロックを搭載したゲートアレー型の半導体集積回
路において、前記レジスタファイルブロックは、ブロッ
クの外部と信号のやり取りが必要な回路ブロックの端子
に対して、ブロック上に設けられた上層配線チャネルを
通して直接に接続された外部信号配線を有することを特
徴とする。
イルブロックを搭載したゲートアレー型の半導体集積回
路において、前記レジスタファイルブロックは、ブロッ
クの外部と信号のやり取りが必要な回路ブロックの端子
に対して、ブロック上に設けられた上層配線チャネルを
通して直接に接続された外部信号配線を有することを特
徴とする。
【００１０】
【作用】レジスタファイルブロック内の外部と信号のや
り取りを必要とする回路ブロックの端子には、例えば、
第二層配線チャネルを通して直接に外部信号配線が接続
される。
り取りを必要とする回路ブロックの端子には、例えば、
第二層配線チャネルを通して直接に外部信号配線が接続
される。
【００１１】従って、従来必要としたレジスタファイル
ブロック周辺の信号配線エリアとそこの信号配線とが必
要でなくなる。この結果、面積が小さくなり、配線長が
短くなり、レジスタファイルブロックの高速化と回路の
高集積化とが可能となる。
ブロック周辺の信号配線エリアとそこの信号配線とが必
要でなくなる。この結果、面積が小さくなり、配線長が
短くなり、レジスタファイルブロックの高速化と回路の
高集積化とが可能となる。
【００１２】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１３】図１は本発明の一実施例におけるレジスタ
ファイルブロックのレイアウト図である。ゲートアレー
領域上に搭載されたレジスタファイルブロック１ａは、
このレジスタファイルブロック１ａに搭載したレジスタ
ファイルセル２と、このレジスタファイルセル２をかこ
んでレジスタファイルセル２へ外部からデータを書き込
むデータ入力回路ブロック３と、レジスタファイルセル
２に保持してるデータを外部へ出力するためのデータ出
力回路ブロック４と、外部からのアドレス信号によりレ
ジスタファイルセル２の書き込みセルを選択するライト
アドレス回路ブロック５と、外部からのアドレス信号で
レジスタファイルセル２の書き込みセルを選択するリー
ドアドレス回路ブロック６とで構成する機能ブロックを
４個搭載し、これらを制御する制御回路ブロック７と、
各回路の動作の同期制御をするクロック分配回路８とで
回路を敷き詰めてレジスタファイルブロック１ａを構成
している。
ファイルブロックのレイアウト図である。ゲートアレー
領域上に搭載されたレジスタファイルブロック１ａは、
このレジスタファイルブロック１ａに搭載したレジスタ
ファイルセル２と、このレジスタファイルセル２をかこ
んでレジスタファイルセル２へ外部からデータを書き込
むデータ入力回路ブロック３と、レジスタファイルセル
２に保持してるデータを外部へ出力するためのデータ出
力回路ブロック４と、外部からのアドレス信号によりレ
ジスタファイルセル２の書き込みセルを選択するライト
アドレス回路ブロック５と、外部からのアドレス信号で
レジスタファイルセル２の書き込みセルを選択するリー
ドアドレス回路ブロック６とで構成する機能ブロックを
４個搭載し、これらを制御する制御回路ブロック７と、
各回路の動作の同期制御をするクロック分配回路８とで
回路を敷き詰めてレジスタファイルブロック１ａを構成
している。
【００１４】そして、このレジスタファイルブロック１
ａの各データ入力回路ブロック３、ライトアドレス回路
ブロック５、およびリードアドレス回路ブロック６はそ
れぞれ信号入力端子９を持ち、データ出力回路ブロック
４は信号出力端子１０を持つ、この信号入力端子９と信
号出力端子１０には、それぞれレジスタファイルブロッ
ク１ａ上の第二層配線チャネルを通る外部信号配線１３
ａが接続される。（なお図では、外部信号配線１３ａは
代表的に示してある）。
ａの各データ入力回路ブロック３、ライトアドレス回路
ブロック５、およびリードアドレス回路ブロック６はそ
れぞれ信号入力端子９を持ち、データ出力回路ブロック
４は信号出力端子１０を持つ、この信号入力端子９と信
号出力端子１０には、それぞれレジスタファイルブロッ
ク１ａ上の第二層配線チャネルを通る外部信号配線１３
ａが接続される。（なお図では、外部信号配線１３ａは
代表的に示してある）。
【００１５】本発明の特徴は、図１において、外部と信
号のやり取りが必要なデータ入力回路ブロック３、ライ
トアドレス回路ブロック５およびリードアドレス回路ブ
ロック６の信号入力端子９と、データ出力回路ブロック
４の信号出力端子１０に対して、レジスタファイルブロ
ック１上の第二層配線チャネルを通して直接に接続され
た外部信号配線１３ａを有することにある。
号のやり取りが必要なデータ入力回路ブロック３、ライ
トアドレス回路ブロック５およびリードアドレス回路ブ
ロック６の信号入力端子９と、データ出力回路ブロック
４の信号出力端子１０に対して、レジスタファイルブロ
ック１上の第二層配線チャネルを通して直接に接続され
た外部信号配線１３ａを有することにある。
【００１６】すなわち、レジスタファイルブロック１ａ
内は、各回路が無駄なエリア（図２の信号配線エリア１
１）がなく敷き詰めてある状態である。そして、外部と
レジスタファイルブロック１ａとの信号のやり取りを行
う場合、外部の信号を接続したいレジスタファイルブロ
ック１ａ内の回路ブロックが持つ端子の場所まで第二層
配線により直接配線を引き、端子へスルーホールで配線
とつないで、外部と信号のやり取りを行って機能する。
内は、各回路が無駄なエリア（図２の信号配線エリア１
１）がなく敷き詰めてある状態である。そして、外部と
レジスタファイルブロック１ａとの信号のやり取りを行
う場合、外部の信号を接続したいレジスタファイルブロ
ック１ａ内の回路ブロックが持つ端子の場所まで第二層
配線により直接配線を引き、端子へスルーホールで配線
とつないで、外部と信号のやり取りを行って機能する。
【００１７】
【発明の効果】以上説明したように、本発明は、ゲート
アレー型の半導体集積回路のゲートアレー領域に搭載し
たレジスタファイルブロックで、外部との信号のやり取
りをする必要な回路ブロックの端子と外部信号配線とを
直接に接続可能とし、レジスタファイルブロック内は、
信号配線エリアを省き回路を敷き詰めることにより、レ
ジスタファイルブロックに無駄なエリアがなくなり、面
積を小さくでき、レジスタファイル内の各配線を短くで
きるため、内部での信号伝搬時間を小さくし、性能をあ
げることができるとともに回路の集積度をあげることが
できる効果がある。
アレー型の半導体集積回路のゲートアレー領域に搭載し
たレジスタファイルブロックで、外部との信号のやり取
りをする必要な回路ブロックの端子と外部信号配線とを
直接に接続可能とし、レジスタファイルブロック内は、
信号配線エリアを省き回路を敷き詰めることにより、レ
ジスタファイルブロックに無駄なエリアがなくなり、面
積を小さくでき、レジスタファイル内の各配線を短くで
きるため、内部での信号伝搬時間を小さくし、性能をあ
げることができるとともに回路の集積度をあげることが
できる効果がある。
【００１８】また、外部とレジスタファイルブロックと
の信号のやり取りは、レジスタファイルブロックの各回
路ブロックが持つ端子へ、接続配線がつながるため、配
線長が短く、アクセスタイムが短縮でき、外部ゲートと
レジスタファイル間でのデレーマージンを大きくするこ
とができる効果がある。
の信号のやり取りは、レジスタファイルブロックの各回
路ブロックが持つ端子へ、接続配線がつながるため、配
線長が短く、アクセスタイムが短縮でき、外部ゲートと
レジスタファイル間でのデレーマージンを大きくするこ
とができる効果がある。
【図１】本発明の一実施例におけるレジスタファイルブ
ロックを示すレイアウト図。
ロックを示すレイアウト図。
【図２】従来例にあげるレジスタファイルブロックを示
すレイアウト図。
すレイアウト図。
１、１ａ レジスタファイルブロック ２ レジスタファイルセル ３ データ入力回路ブロック ４ データ出力回路ブロック ５ ライトアドレス回路ブロック ６ リードアドレス回路ブロック ７ 制御回路ブロック ８ クロック分配回路 ９ 信号入力端子 １０ 信号出力端子 １１ 信号配線エリア １２ 信号配線 １３、１３ａ 外部信号配線 １４ 入出力端子
Claims (1)
- 【請求項１】 レジスタファイルブロックを搭載したゲ
ートアレー型の半導体集積回路において、 前記レジスタファイルブロックは、ブロックの外部と信
号のやり取りが必要な回路ブロックの端子に対して、ブ
ロック上に設けられた上層配線チャネルを通して直接に
接続された外部信号配線を有することを特徴とする半導
体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4084156A JPH05291540A (ja) | 1992-04-06 | 1992-04-06 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4084156A JPH05291540A (ja) | 1992-04-06 | 1992-04-06 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05291540A true JPH05291540A (ja) | 1993-11-05 |
Family
ID=13822641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4084156A Pending JPH05291540A (ja) | 1992-04-06 | 1992-04-06 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05291540A (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51117447A (en) * | 1975-04-08 | 1976-10-15 | Hitachi Plant Eng & Constr Co Ltd | Slurry scraper |
| JPS58100004U (ja) * | 1981-12-24 | 1983-07-07 | 藤原 充弘 | 沈殿池における沈積汚泥排除装置 |
| JPS60128708U (ja) * | 1984-02-04 | 1985-08-29 | 株式会社 丸島水門製作所 | 汚泥・ごみ等の掻寄装置 |
| JPS60189303U (ja) * | 1984-05-25 | 1985-12-14 | 株式会社クボタ | 汚泥処理槽の排出装置 |
| JPS63193505U (ja) * | 1987-05-30 | 1988-12-13 | ||
| JPH01107814A (ja) * | 1987-10-20 | 1989-04-25 | Tsukishima Kikai Co Ltd | 沈殿槽における集排泥装置の運転方法 |
-
1992
- 1992-04-06 JP JP4084156A patent/JPH05291540A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51117447A (en) * | 1975-04-08 | 1976-10-15 | Hitachi Plant Eng & Constr Co Ltd | Slurry scraper |
| JPS58100004U (ja) * | 1981-12-24 | 1983-07-07 | 藤原 充弘 | 沈殿池における沈積汚泥排除装置 |
| JPS60128708U (ja) * | 1984-02-04 | 1985-08-29 | 株式会社 丸島水門製作所 | 汚泥・ごみ等の掻寄装置 |
| JPS60189303U (ja) * | 1984-05-25 | 1985-12-14 | 株式会社クボタ | 汚泥処理槽の排出装置 |
| JPS63193505U (ja) * | 1987-05-30 | 1988-12-13 | ||
| JPH01107814A (ja) * | 1987-10-20 | 1989-04-25 | Tsukishima Kikai Co Ltd | 沈殿槽における集排泥装置の運転方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100205667B1 (ko) | 마이크로컴퓨터 | |
| JP3147432B2 (ja) | パイプライン処理装置 | |
| EP1154434B1 (en) | Method for fabricating a semiconductor device | |
| JPS6344734A (ja) | 半導体装置 | |
| KR0172426B1 (ko) | 반도체 메모리장치 | |
| KR900000177B1 (ko) | 모놀로딕 세미-커미텀 lsi | |
| JPH0146954B2 (ja) | ||
| JPH06195968A (ja) | 集積半導体メモリ装置 | |
| JPH05291540A (ja) | 半導体集積回路 | |
| JPH0721768A (ja) | 半導体メモリ回路 | |
| US5694352A (en) | Semiconductor memory device having layout area of periphery of output pad reduced | |
| JPH0652640B2 (ja) | メモリを内蔵した半導体集積回路 | |
| JP2000182371A (ja) | 半導体メモリ装置 | |
| JPH1056376A (ja) | 制御用半導体集積回路およびそれを搭載する電子制御装置 | |
| JPH06290589A (ja) | 半導体記憶装置 | |
| JPS6182455A (ja) | 半導体集積回路装置 | |
| KR20010068608A (ko) | 배선을 줄일 수 있는 반도체 메모리 회로 배치 | |
| KR19980065642A (ko) | 반도체 메모리장치의 출력패드 배치방법 | |
| EP0483833B1 (en) | Semiconductor integrated circuit device having cells with self-clamping terminal | |
| JP2710561B2 (ja) | 機能マクロを有するｌｓｉのｃａｄツールによる配置および配線方法 | |
| JPH09153551A (ja) | 半導体装置 | |
| JPH08116036A (ja) | メモリチップ | |
| KR200205137Y1 (ko) | 반도체 칩 | |
| JPS63114418A (ja) | 半導体集積回路装置 | |
| JPH03198283A (ja) | 半導体メモリ |