JPH0528782Y2 - - Google Patents

Info

Publication number
JPH0528782Y2
JPH0528782Y2 JP1987121546U JP12154687U JPH0528782Y2 JP H0528782 Y2 JPH0528782 Y2 JP H0528782Y2 JP 1987121546 U JP1987121546 U JP 1987121546U JP 12154687 U JP12154687 U JP 12154687U JP H0528782 Y2 JPH0528782 Y2 JP H0528782Y2
Authority
JP
Japan
Prior art keywords
electrode
content
emitting diode
led
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1987121546U
Other languages
English (en)
Other versions
JPS6424867U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1987121546U priority Critical patent/JPH0528782Y2/ja
Publication of JPS6424867U publication Critical patent/JPS6424867U/ja
Application granted granted Critical
Publication of JPH0528782Y2 publication Critical patent/JPH0528782Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【考案の詳細な説明】 ＜産業上の利用分野＞ 本考案は、発光ダイオード（以下LEDと称す）
デイスプレイ用回路基板、特に例えば、多数の
LEDチツプを基板上に搭載・ボンデイングして
なるLEDマトリツクデイスプレイ用の厚膜多層
回路基板に関する。
＜従来技術及び考案が解決すべき問題点＞ 厚膜導電回路用の導電材料として、Pd−Ag導
体は最もポピユラーな材料であるが、銀マイグレ
ーシヨンを抑えるためには、Pdの含有量を10Wt
％以上（AgとPdとの混合比率において、全体を
100重量部とした時、Pdを10重量部以上）とする
必要がある。しかしながら、このようにPdの含
有量が10Wt％を超えると、導体の比抵抗が
20mΩ／□以上となつて、比較的大電流を流す
LEDマトリツクスデイスプレイのようなものに
適用すると、導体の上記抵抗成分による電圧降下
が無視できず、供給電流の入口側にあるLEDと
出口側にあるLEDとに著しい光度差を生じると
いう問題があつた。
このため、マイグレーシヨンの虞れがなく、導
電率の良好な厚膜Au導体によつて多層回路を形
成することも考えられるが、Auは高価である。
また、、比較的安価で導電率も良い厚膜Cu導体を
用いることも考えられるが、Cu導体はN2等の不
活性ガス中で焼成しなければならない上、ワイヤ
ボンデイング用にAuを選択的に被着する必要が
あり、結局はコストアツプにつながるという欠点
があつた。
＜考案の目的＞ 従つて、本考案の解決すべき技術的課題は上記
従来欠点の解消にあり、その目的とするところ
は、Pdの含有量が10Wt以下の比抵抗の小さいPd
−Ag導体を、一部用いることが出来、全体をAu
導体としたものよりも相当のコストダウンが図れ
るLEDデイスプレイ用回路基板を提供するにあ
る。
＜問題点を解決するための手段＞ 本考案の上記した目的は、発光ダイオードチツ
プにボンデイングされる基板上の接続電極とし
て、ワイヤボンデイング用のAu電極と、Pdの含
有量がAgの含有量の10Wt％以下のダイボンデイ
ング用のPd−Ag電極とを混在して形成し、上記
Pd−Ag電極をマイナス電位側として発光ダイオ
ードを駆動するようにした発光ダイオードデイス
プレイ用回路基板によつて達成される。
＜作用＞ 即ち、上記の如くワイヤボンデイング用のAu
電極と、Pdの含有量がAgの含有量の10Wt％以下
のダイボンデイング用のPd−Ag電極とを混在さ
せれば、全体をAu電極としたものよりも相当の
コストダウンが図れる。また、プラス電位側が
AgをもつものではなくAu電極であるので、換言
するならプラス電位側にAg+が発生してこれがマ
イナス電位側に伸長・生成するという公知の銀マ
イグレーシヨン発生メカニズムをもつていないた
め、Pdの含有量の少ない高導電率のPd−Ag電極
を用いても、銀マイグレーシヨンの虞れはなく、
また、電極の比抵抗が小さいので、電極の抵抗成
分による電圧降下も実用上無視出来るものとな
る。
＜実施例＞ 以下本考案を第１図〜第４図に示した１実施例
によつて説明する。各図はLEDマトリツクスデ
イスプレイ用の回路基板に係り、第１図は要部平
面図、第２図は第１図のＡ−Ａ線断面図、第３図
は第１図のＢ−Ｂ線断面図、第４図はマトリツク
ス配列を示す模式説明図である。
図において、１はセラミツクス製の基板、２…
は、Auペーストを印刷・焼成してなる第１の電
極、３…は、Pd−Agペーストを印刷・焼成して
なる第２の電極で、PdとAgの混合物を100重量
部とした時、Pdの含有量が10Wt％以下のものと
されている。よつて、この第２の電極３の導電率
は、従来厚膜ハイブリツドIC等で多用されてい
るPdが10Wt％以上のものに比して、Agの含有量
が多い分だけ高いものとなつていて、その抵抗成
分は実用上無視できる程度の小さな値となつてい
る。
上記第１の電極２と第２の電極３とは第４図示
のような公知のマトリツクス配列を形成するため
略格子状に印刷されており、第１の電極２を形成
後、格子クロス予定領域に絶縁層４を形成し、然
る後、第２の電極３を形成して、第１の電極２上
に絶縁層４を介して第２の電極３をクロスオーバ
ーさせてある。なお、２ａは、後記LEDチツプ
をワイヤボンデイングするための第１の電極２に
連なつたボンデイング用領域で、LEDチツプに
対応するだけ設けられている。
５はLEDチツプで、GaP，GaAsP等よりなり、
そのカソードを前記第２の電極３上にダイボンデ
イングされ、そのアノードを前記第１の電極２の
ボンデイング領域２ａにワイヤ６ボンデイングさ
れていて、カソード側をマイナス電位側として駆
動電流を供給されるようになつている。
そして、該実施例は以上のように構成されてい
るので、電極全部をAu電極で形成するものに較
べてAuの使用量を略半減でき、この分コストダ
ウンが図れる上に、第２の電極３のPd含有量が
少なく高導電率であるので、従前のような電圧降
下による悪影響も殆どない。更にまた、Pdの含
有量が少ないPd−Ag電極を用いているが、これ
はマイナス電位側とされているので、前述した銀
マイグレーシヨン生成メカニズムを持たず、マイ
グレーシヨンの虞れもない。
＜効果＞ 如上のように本考案によれば、全体をAu導体
としたものよりも相当のコストダウンが図れ、マ
イグレーシヨンの虞れ並びに電極の抵抗成分によ
る電圧降下が実用上無視できる、特にマトリクス
型LEDデイスプレイ用回路基板に用いて好適な
製品が提供出来る。
【図面の簡単な説明】
図面は何れも本考案の１実施例によるLEDマ
トリツクスデイスプレイ用の回路基板に係り、第
１図は要部平面図、第２図は第１図のＡ−Ａ線断
面図、第３図は第１図のＢ−Ｂ線断面図、第４図
はマトリツクス配列を示す模式説明図である。 図中、１は基板、２は第１の電極（Au電極）、
３は第２の電極（Pd−Ag電極）、４は絶縁層、
５はLED（発光ダイオード）チツプである。

Claims (1)

    【実用新案登録請求の範囲】
  1. 発光ダイオードチツプにボンデイングされる基
    板上の接続電極として、ワイヤボンデイング用の
    Au電極と、Pdの含有量がAgの含有量の10Wt％
    以下のダイボンデイング用のPd−Ag電極とを混
    在して形成し、上記Pd−Ag電極をマイナス電位
    側として発光ダイオードを駆動するようにしたこ
    とを特徴とする発光ダイオードデイスプレイ用回
    路基板。
JP1987121546U 1987-08-05 1987-08-05 Expired - Lifetime JPH0528782Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1987121546U JPH0528782Y2 (ja) 1987-08-05 1987-08-05

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1987121546U JPH0528782Y2 (ja) 1987-08-05 1987-08-05

Publications (2)

Publication Number Publication Date
JPS6424867U JPS6424867U (ja) 1989-02-10
JPH0528782Y2 true JPH0528782Y2 (ja) 1993-07-23

Family

ID=31368647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1987121546U Expired - Lifetime JPH0528782Y2 (ja) 1987-08-05 1987-08-05

Country Status (1)

Country Link
JP (1) JPH0528782Y2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2595711Y2 (ja) * 1991-07-19 1999-06-02 住友電装株式会社 コネクタの接続検出装置

Also Published As

Publication number Publication date
JPS6424867U (ja) 1989-02-10

Similar Documents

Publication Publication Date Title
JPH0945965A (ja) セラミックスｌｅｄパッケージおよびその製造方法
JP2011146353A (ja) 照明装置
JP2717903B2 (ja) 発光基板
JPH0524231A (ja) サーマルヘツド及びそれを使用した電子機器
JP4905471B2 (ja) Ｌｅｄ表示装置およびその使用方法
US4538143A (en) Light-emitting diode displayer
JPH0528782Y2 (ja)
US4959510A (en) Printed circuit board
JP2572192Y2 (ja) チップ型発光ダイオード
JPH0336791A (ja) セラミック多層配線板
CN1006440B (zh) 混合与多层电路
JP3194480B2 (ja) 発光ダイオードランプ及び表示板
CN217562213U (zh) 透明led显示屏
JPH0416457Y2 (ja)
JPH0328529Y2 (ja)
CN214745123U (zh) 柔性电路板、cob子灯带及cob灯带
JP2007524256A (ja) 発光素子構造
CN214745122U (zh) 连接板、cob灯带及灯条
CN110185945B (zh) 一种高密度发光玻璃
JPH0416465Y2 (ja)
US20210066387A1 (en) Light-emitting device
JPS58199576A (ja) 発光ダイオ−ド表示器
JP2003347599A (ja) 表示素子
JPH0241649Y2 (ja)
JP2759730B2 (ja) 印刷回路基板