JPH05283711A - 量子細線及び量子箱並びに量子細線、量子箱を用いた半導体装置 - Google Patents
量子細線及び量子箱並びに量子細線、量子箱を用いた半導体装置Info
- Publication number
- JPH05283711A JPH05283711A JP7684992A JP7684992A JPH05283711A JP H05283711 A JPH05283711 A JP H05283711A JP 7684992 A JP7684992 A JP 7684992A JP 7684992 A JP7684992 A JP 7684992A JP H05283711 A JPH05283711 A JP H05283711A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- doped
- semiconductor layer
- delta
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】本発明は、制御性よく容易に形成することがで
き、キャリア密度の高い量子細線及び量子箱並びに量子
細線、量子箱を用いた半導体装置を提供することを目的
とする。 【構成】ｉ型ＧａＡｓ層１２上に、表面にストライプ状
の凹部が配列されたコルゲーションが形成されているｉ
型ＡｌＧａＡｓ層１４が積層され、このｉ型ＡｌＧａＡ
ｓ層１４表面に、Ｓｉがデルタドーピングされたｎ+ 型
ＡｌＧａＡｓデルタドープ層１６が形成され、このｎ+
型ＡｌＧａＡｓデルタドープ層１６上に、ｉ型ＡｌＧａ
Ａｓ層１８が積層されている。ｎ+ 型ＡｌＧａＡｓデル
タドープ層１６のなすコルゲーションの凹部領域下方の
ｉ型ＧａＡｓ層１２にのみ、１次元電子ガス２０が高密
度に蓄積され、ストライプ状の量子細線２２ａ、２２
ｂ、…、２２ｅが形成されている。
き、キャリア密度の高い量子細線及び量子箱並びに量子
細線、量子箱を用いた半導体装置を提供することを目的
とする。 【構成】ｉ型ＧａＡｓ層１２上に、表面にストライプ状
の凹部が配列されたコルゲーションが形成されているｉ
型ＡｌＧａＡｓ層１４が積層され、このｉ型ＡｌＧａＡ
ｓ層１４表面に、Ｓｉがデルタドーピングされたｎ+ 型
ＡｌＧａＡｓデルタドープ層１６が形成され、このｎ+
型ＡｌＧａＡｓデルタドープ層１６上に、ｉ型ＡｌＧａ
Ａｓ層１８が積層されている。ｎ+ 型ＡｌＧａＡｓデル
タドープ層１６のなすコルゲーションの凹部領域下方の
ｉ型ＧａＡｓ層１２にのみ、１次元電子ガス２０が高密
度に蓄積され、ストライプ状の量子細線２２ａ、２２
ｂ、…、２２ｅが形成されている。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は量子細線及び量子箱並び
に量子細線、量子箱を用いた半導体装置に関する。半導
体の微細化技術の進展と共に、伝導キャリアの量子力学
的特性が顕在化するため、従来の半導体に見られないよ
うな物性を示すものがある。このようなものの一例とし
て、量子細線、量子箱がある。従って、かかる量子細
線、量子箱をいかに制御性よく容易に形成することがで
きるか、またこれらを要素技術として、いかに半導体装
置に応用することができるかが大きな課題となってい
る。
に量子細線、量子箱を用いた半導体装置に関する。半導
体の微細化技術の進展と共に、伝導キャリアの量子力学
的特性が顕在化するため、従来の半導体に見られないよ
うな物性を示すものがある。このようなものの一例とし
て、量子細線、量子箱がある。従って、かかる量子細
線、量子箱をいかに制御性よく容易に形成することがで
きるか、またこれらを要素技術として、いかに半導体装
置に応用することができるかが大きな課題となってい
る。
【０００２】
【従来の技術】従来の量子細線又は量子箱を、図９を用
いて説明する。例えば、ＳＩ（半絶縁性）−ＧａＡｓ基
板７０上に、ｉ型ＧａＡｓチャネル層７２を形成し、こ
のｉ型ＧａＡｓチャネル層７２上に、ｎ型ＡｌＧａＡｓ
電子供給層７４を積層し、更にこのｎ型ＡｌＧａＡｓ電
子供給層７４上に、幅約１００ｎｍの凸形状のｎ型Ｇａ
Ａｓキャップ層７６を２００ｎｍの周期でストライプ状
に配列する。
いて説明する。例えば、ＳＩ（半絶縁性）−ＧａＡｓ基
板７０上に、ｉ型ＧａＡｓチャネル層７２を形成し、こ
のｉ型ＧａＡｓチャネル層７２上に、ｎ型ＡｌＧａＡｓ
電子供給層７４を積層し、更にこのｎ型ＡｌＧａＡｓ電
子供給層７４上に、幅約１００ｎｍの凸形状のｎ型Ｇａ
Ａｓキャップ層７６を２００ｎｍの周期でストライプ状
に配列する。
【０００３】この凸形状のｎ型ＧａＡｓキャップ層７６
は、ｎ型ＡｌＧａＡｓ電子供給層７４上にｎ型ＧａＡｓ
層を積層した後、ｎ型ＧａＡｓ層上に塗布したレジスト
を干渉露光法によってパターニングし、このパターニン
グしたレジストをマスクとしてｎ型ＧａＡｓ層をエッチ
ングすることにより形成する。また、こうして形成した
凸形状のｎ型ＧａＡｓキャップ層７６上及びｎ型ＡｌＧ
ａＡｓ電子供給層７４上に、例えばＡｌからなるゲート
電極７８をショットキー接合して形成する。
は、ｎ型ＡｌＧａＡｓ電子供給層７４上にｎ型ＧａＡｓ
層を積層した後、ｎ型ＧａＡｓ層上に塗布したレジスト
を干渉露光法によってパターニングし、このパターニン
グしたレジストをマスクとしてｎ型ＧａＡｓ層をエッチ
ングすることにより形成する。また、こうして形成した
凸形状のｎ型ＧａＡｓキャップ層７６上及びｎ型ＡｌＧ
ａＡｓ電子供給層７４上に、例えばＡｌからなるゲート
電極７８をショットキー接合して形成する。
【０００４】このような構造の半導体装置において、凸
形状のｎ型ＧａＡｓキャップ層７６下方のｎ型ＡｌＧａ
Ａｓ電子供給層７４とのヘテロ接合界面近傍のｉ型Ｇａ
Ａｓチャネル層７２には、ｎ型ＡｌＧａＡｓ電子供給層
７４のドナー不純物から供給された電子が蓄積される。
他方、凸形状のｎ型ＧａＡｓキャップ層７６が存在しな
い領域では、ゲート電極７８とｉ型ＧａＡｓチャネル層
７２との距離が相対的に短いため、その間の容量が大き
くなり、ｉ型ＧａＡｓチャネル層７２のｎ型ＡｌＧａＡ
ｓ電子供給層７４とのヘテロ接合界面近傍の電子は消失
する。
形状のｎ型ＧａＡｓキャップ層７６下方のｎ型ＡｌＧａ
Ａｓ電子供給層７４とのヘテロ接合界面近傍のｉ型Ｇａ
Ａｓチャネル層７２には、ｎ型ＡｌＧａＡｓ電子供給層
７４のドナー不純物から供給された電子が蓄積される。
他方、凸形状のｎ型ＧａＡｓキャップ層７６が存在しな
い領域では、ゲート電極７８とｉ型ＧａＡｓチャネル層
７２との距離が相対的に短いため、その間の容量が大き
くなり、ｉ型ＧａＡｓチャネル層７２のｎ型ＡｌＧａＡ
ｓ電子供給層７４とのヘテロ接合界面近傍の電子は消失
する。
【０００５】従って、ｎ型ＧａＡｓキャップ層７６の凸
形状のパターンに対応したストライプ状の１次元電子ガ
ス８０を蓄積する量子細線が形成される。しかし、この
ような量子細線においては、凸形状のｎ型ＧａＡｓキャ
ップ層７６の幅に規定され、その幅が１００ｎｍ程度で
は量子細線としては広すぎる。これに対して、ｎ型Ｇａ
Ａｓキャップ層７６幅を更に細くすることが考えられる
が、余りに細くすると、ｎ型ＧａＡｓキャップ層７６下
方のｉ型ＧａＡｓチャネル層７２に蓄積される電子ガス
の密度が小さくなり、流れる電流が減少する。
形状のパターンに対応したストライプ状の１次元電子ガ
ス８０を蓄積する量子細線が形成される。しかし、この
ような量子細線においては、凸形状のｎ型ＧａＡｓキャ
ップ層７６の幅に規定され、その幅が１００ｎｍ程度で
は量子細線としては広すぎる。これに対して、ｎ型Ｇａ
Ａｓキャップ層７６幅を更に細くすることが考えられる
が、余りに細くすると、ｎ型ＧａＡｓキャップ層７６下
方のｉ型ＧａＡｓチャネル層７２に蓄積される電子ガス
の密度が小さくなり、流れる電流が減少する。
【０００６】このため、ゲート電極７８に所定の電圧を
印加することにより、ゲート電極７８及びｉ型ＧａＡｓ
チャネル層７２間の容量を制御し、凸形状のｎ型ＧａＡ
ｓキャップ層７６の両側からｉ型ＧａＡｓチャネル層７
２に空乏層を拡げて、ｎ型ＧａＡｓキャップ層７６下方
のｉ型ＧａＡｓチャネル層７２に蓄積される電子ガスの
幅を狭くして、量子細線を形成していた。
印加することにより、ゲート電極７８及びｉ型ＧａＡｓ
チャネル層７２間の容量を制御し、凸形状のｎ型ＧａＡ
ｓキャップ層７６の両側からｉ型ＧａＡｓチャネル層７
２に空乏層を拡げて、ｎ型ＧａＡｓキャップ層７６下方
のｉ型ＧａＡｓチャネル層７２に蓄積される電子ガスの
幅を狭くして、量子細線を形成していた。
【０００７】
【発明が解決しようとする課題】このように上記従来の
量子細線は、リソグラフィを用いた加工技術と空乏層の
制御とによって形成されていた。従って、電子が蓄積さ
れる実効的な大きさは、数１０ｎｍ以下と非常に小さい
ものであるにもかかわらず、空乏層の拡がりを制御する
ためにユニット自身の大きさは、その数倍から数十倍の
大きさが必要となるという問題があった。
量子細線は、リソグラフィを用いた加工技術と空乏層の
制御とによって形成されていた。従って、電子が蓄積さ
れる実効的な大きさは、数１０ｎｍ以下と非常に小さい
ものであるにもかかわらず、空乏層の拡がりを制御する
ためにユニット自身の大きさは、その数倍から数十倍の
大きさが必要となるという問題があった。
【０００８】そこで本発明は、制御性よく容易に形成す
ることができ、キャリア密度の高い量子細線及び量子箱
並びに量子細線、量子箱を用いた半導体装置を提供する
ことを目的とする。
ることができ、キャリア密度の高い量子細線及び量子箱
並びに量子細線、量子箱を用いた半導体装置を提供する
ことを目的とする。
【０００９】
【課題を解決するための手段】上記課題は、基板上に形
成されたノンドープの第１の半導体層と、前記第１の半
導体層上に形成され、前記第１の半導体層より広いバン
ドギャップを有し、表面に所定の幅と深さをもつストラ
イプ状の凹部が所定の間隔をおいて配列されているコル
ゲーションを有するノンドープの第２の半導体層と、前
記第２の半導体層表面に所定の不純物をデルタドーピン
グして形成されたデルタドープ層と、前記デルタドープ
層上に形成され、前記第２の半導体層と同じ物質からな
るノンドープの第３の半導体層とを有し、前記第１の半
導体層の前記第２の半導体層とのヘテロ接合界面近傍
に、１次元キャリアガスが蓄積されていることを特徴と
する量子細線によって達成される。
成されたノンドープの第１の半導体層と、前記第１の半
導体層上に形成され、前記第１の半導体層より広いバン
ドギャップを有し、表面に所定の幅と深さをもつストラ
イプ状の凹部が所定の間隔をおいて配列されているコル
ゲーションを有するノンドープの第２の半導体層と、前
記第２の半導体層表面に所定の不純物をデルタドーピン
グして形成されたデルタドープ層と、前記デルタドープ
層上に形成され、前記第２の半導体層と同じ物質からな
るノンドープの第３の半導体層とを有し、前記第１の半
導体層の前記第２の半導体層とのヘテロ接合界面近傍
に、１次元キャリアガスが蓄積されていることを特徴と
する量子細線によって達成される。
【００１０】また、上記の量子細線において、前記第２
の半導体層表面に配列されている前記ストライプ状の凹
部に、所定の幅と長さと前記ストライプ状の凹部より更
に深い深さをもつドット状の凹部が所定の間隔をおいて
配置されており、前記第１の半導体層の前記第２の半導
体層とのヘテロ接合界面近傍に、ガス濃度が変調してい
る１次元キャリアガスが蓄積されていることを特徴とす
る量子細線によって達成される。
の半導体層表面に配列されている前記ストライプ状の凹
部に、所定の幅と長さと前記ストライプ状の凹部より更
に深い深さをもつドット状の凹部が所定の間隔をおいて
配置されており、前記第１の半導体層の前記第２の半導
体層とのヘテロ接合界面近傍に、ガス濃度が変調してい
る１次元キャリアガスが蓄積されていることを特徴とす
る量子細線によって達成される。
【００１１】また、上記課題は、基板上に形成されたノ
ンドープの第１の半導体層と、前記第１の半導体層上に
形成され、前記第１の半導体層より広いバンドギャップ
を有し、表面に所定の幅と長さと深さをもつドット状の
凹部が所定の間隔をおいて配置されているコルゲーショ
ンを有するノンドープの第２の半導体層と、前記第２の
半導体層表面に所定の不純物をデルタドーピングして形
成されたデルタドープ層と、前記デルタドープ層上に形
成され、前記第２の半導体層と同じ物質からなるノンド
ープの第３の半導体層とを有し、前記第１の半導体層の
前記第２の半導体層とのヘテロ接合界面近傍に、０次元
キャリアガスが蓄積されていることを特徴とする量子箱
によって達成される。
ンドープの第１の半導体層と、前記第１の半導体層上に
形成され、前記第１の半導体層より広いバンドギャップ
を有し、表面に所定の幅と長さと深さをもつドット状の
凹部が所定の間隔をおいて配置されているコルゲーショ
ンを有するノンドープの第２の半導体層と、前記第２の
半導体層表面に所定の不純物をデルタドーピングして形
成されたデルタドープ層と、前記デルタドープ層上に形
成され、前記第２の半導体層と同じ物質からなるノンド
ープの第３の半導体層とを有し、前記第１の半導体層の
前記第２の半導体層とのヘテロ接合界面近傍に、０次元
キャリアガスが蓄積されていることを特徴とする量子箱
によって達成される。
【００１２】また、上記の量子箱において、前記第２の
半導体層表面に配置されている前記ドット状の凹部の一
方向のみにおける間隔が、前記凹部間にトンネル効果に
よるキャリアの移動が生じる距離であり、前記第１の半
導体層の前記第２の半導体層とのヘテロ接合界面近傍に
蓄積された０次元キャリアガスが、トンネル効果によっ
て結合していることを特徴とする量子箱によって達成さ
れる。
半導体層表面に配置されている前記ドット状の凹部の一
方向のみにおける間隔が、前記凹部間にトンネル効果に
よるキャリアの移動が生じる距離であり、前記第１の半
導体層の前記第２の半導体層とのヘテロ接合界面近傍に
蓄積された０次元キャリアガスが、トンネル効果によっ
て結合していることを特徴とする量子箱によって達成さ
れる。
【００１３】更に、上記課題は、半絶縁性基板と、前記
半絶縁性基板上に形成されたノンドープのチャネル層
と、前記チャネル層上にヘテロ接合されたキャリア供給
層と、前記チャネル層にオーミックに接続するソース及
びドレインと、前記ソース及び前記ドレイン間に挟まれ
た前記キャリア供給層上に形成されたゲートとを有し、
前記チャネル層の前記キャリア供給層とのヘテロ接合界
面近傍に蓄積されるキャリアガスを前記ゲートによって
制御する半導体装置において、前記キャリア供給層が、
前記チャネル層より広いバンドギャップを有し、表面に
所定の幅と深さをもつストライプ状の凹部が所定の間隔
をおいて配列されているコルゲーションを有するノンド
ープの第１の半導体層と、前記第１の半導体層表面に所
定の不純物をデルタドーピングして形成されたデルタド
ープ層と、前記デルタドープ層上に形成され、前記第１
の半導体層と同じ物質からなるノンドープの第２の半導
体層とを有し、前記チャネル層の前記第１の半導体層と
のヘテロ接合界面近傍に蓄積されたキャリアガスが、１
次元キャリアガスとなることを特徴とする半導体装置に
よって達成される。
半絶縁性基板上に形成されたノンドープのチャネル層
と、前記チャネル層上にヘテロ接合されたキャリア供給
層と、前記チャネル層にオーミックに接続するソース及
びドレインと、前記ソース及び前記ドレイン間に挟まれ
た前記キャリア供給層上に形成されたゲートとを有し、
前記チャネル層の前記キャリア供給層とのヘテロ接合界
面近傍に蓄積されるキャリアガスを前記ゲートによって
制御する半導体装置において、前記キャリア供給層が、
前記チャネル層より広いバンドギャップを有し、表面に
所定の幅と深さをもつストライプ状の凹部が所定の間隔
をおいて配列されているコルゲーションを有するノンド
ープの第１の半導体層と、前記第１の半導体層表面に所
定の不純物をデルタドーピングして形成されたデルタド
ープ層と、前記デルタドープ層上に形成され、前記第１
の半導体層と同じ物質からなるノンドープの第２の半導
体層とを有し、前記チャネル層の前記第１の半導体層と
のヘテロ接合界面近傍に蓄積されたキャリアガスが、１
次元キャリアガスとなることを特徴とする半導体装置に
よって達成される。
【００１４】また、上記の半導体装置において、前記キ
ャリア供給層の前記第１の半導体層表面に配列されてい
る前記ストライプ状の凹部に、所定の幅と長さと前記ス
トライプ状の凹部より更に深い深さをもつドット状の凹
部が所定の間隔をおいて配置されており、前記チャネル
層の前記第１の半導体層とのヘテロ接合界面近傍に蓄積
されたキャリアガスが、ガス濃度の変調している１次元
キャリアガスとなることを特徴とする半導体装置によっ
て達成される。
ャリア供給層の前記第１の半導体層表面に配列されてい
る前記ストライプ状の凹部に、所定の幅と長さと前記ス
トライプ状の凹部より更に深い深さをもつドット状の凹
部が所定の間隔をおいて配置されており、前記チャネル
層の前記第１の半導体層とのヘテロ接合界面近傍に蓄積
されたキャリアガスが、ガス濃度の変調している１次元
キャリアガスとなることを特徴とする半導体装置によっ
て達成される。
【００１５】また、上記課題は、半絶縁性基板と、前記
半絶縁性基板上に形成されたノンドープのチャネル層
と、前記チャネル層上にヘテロ接合されたキャリア供給
層と、前記チャネル層にオーミックに接続するソース及
びドレインと、前記ソース及び前記ドレイン間に挟まれ
た前記キャリア供給層上に形成されたゲートとを有し、
前記チャネル層の前記キャリア供給層とのヘテロ接合界
面近傍に蓄積されたキャリアガスを前記ゲートによって
制御する半導体装置において、前記キャリア供給層が、
前記チャネル層より広いバンドギャップを有し、表面に
所定の幅と長さと深さをもつドット状の凹部が所定の間
隔をおいて配置されているコルゲーションを有するノン
ドープの第１の半導体層と、前記第１の半導体層表面に
所定の不純物をデルタドーピングして形成されたデルタ
ドープ層と、前記デルタドープ層上に形成され、前記第
１の半導体層と同じ物質からなるノンドープの第２の半
導体層とを有し、前記第２の半導体層表面にドット状に
配置されている前記凹部の一方向のみにおける間隔が、
前記凹部間にトンネル効果によるキャリアの移動が生じ
る距離であり、前記チャネル層の前記第１の半導体層と
のヘテロ接合界面近傍に蓄積されたキャリアガスが、ガ
ス濃度の変調している１次元キャリアガスとなることを
特徴とする半導体装置によって達成される。
半絶縁性基板上に形成されたノンドープのチャネル層
と、前記チャネル層上にヘテロ接合されたキャリア供給
層と、前記チャネル層にオーミックに接続するソース及
びドレインと、前記ソース及び前記ドレイン間に挟まれ
た前記キャリア供給層上に形成されたゲートとを有し、
前記チャネル層の前記キャリア供給層とのヘテロ接合界
面近傍に蓄積されたキャリアガスを前記ゲートによって
制御する半導体装置において、前記キャリア供給層が、
前記チャネル層より広いバンドギャップを有し、表面に
所定の幅と長さと深さをもつドット状の凹部が所定の間
隔をおいて配置されているコルゲーションを有するノン
ドープの第１の半導体層と、前記第１の半導体層表面に
所定の不純物をデルタドーピングして形成されたデルタ
ドープ層と、前記デルタドープ層上に形成され、前記第
１の半導体層と同じ物質からなるノンドープの第２の半
導体層とを有し、前記第２の半導体層表面にドット状に
配置されている前記凹部の一方向のみにおける間隔が、
前記凹部間にトンネル効果によるキャリアの移動が生じ
る距離であり、前記チャネル層の前記第１の半導体層と
のヘテロ接合界面近傍に蓄積されたキャリアガスが、ガ
ス濃度の変調している１次元キャリアガスとなることを
特徴とする半導体装置によって達成される。
【００１６】
【作用】本発明は、第１の半導体層より広いバンドギャ
ップを有するノンドープの第２及び第３の半導体層間
に、ストライプ状の凹部が所定の間隔をおいて配列され
ているコルゲーションをなすデルタドープ層が形成され
ていることにより、デルタドープ層の不純物によって発
生するキャリアが、コルゲーションの凹部領域下方の第
１の半導体層の第２の半導体層とのヘテロ接合界面近傍
にのみ、１次元キャリアガスとして蓄積されるため、量
子細線が形成される。
ップを有するノンドープの第２及び第３の半導体層間
に、ストライプ状の凹部が所定の間隔をおいて配列され
ているコルゲーションをなすデルタドープ層が形成され
ていることにより、デルタドープ層の不純物によって発
生するキャリアが、コルゲーションの凹部領域下方の第
１の半導体層の第２の半導体層とのヘテロ接合界面近傍
にのみ、１次元キャリアガスとして蓄積されるため、量
子細線が形成される。
【００１７】また、ノンドープの第２及び第３の半導体
層間に、ドット状の凹部が所定の間隔をおいて配置され
ているコルゲーションをなすデルタドープ層が形成され
ていることにより、コルゲーションの凹部領域下方の第
１の半導体層の第２の半導体層とのヘテロ接合界面近傍
にのみ、０（ゼロ）次元キャリアガスが蓄積されるた
め、量子箱が形成される。
層間に、ドット状の凹部が所定の間隔をおいて配置され
ているコルゲーションをなすデルタドープ層が形成され
ていることにより、コルゲーションの凹部領域下方の第
１の半導体層の第２の半導体層とのヘテロ接合界面近傍
にのみ、０（ゼロ）次元キャリアガスが蓄積されるた
め、量子箱が形成される。
【００１８】また、これらのストライプ状の量子細線と
ドット状の量子箱とを組み合わせることにより、第１の
半導体層の第２の半導体層とのヘテロ接合界面近傍に蓄
積された１次元キャリアガスの濃度が変調している量子
細線が形成される。このように、コルゲーションをなす
デルタドープ層により、第１の半導体層の第２の半導体
層とのヘテロ接合界面近傍に選択的にキャリアを供給、
蓄積することにより、横方向の空乏層の伸びが抑制さ
れ、高密度の１次元キャリアガス又は０次元キャリアガ
スが蓄積される量子細線、量子箱又はこれらの組み合わ
せを形成することができる。
ドット状の量子箱とを組み合わせることにより、第１の
半導体層の第２の半導体層とのヘテロ接合界面近傍に蓄
積された１次元キャリアガスの濃度が変調している量子
細線が形成される。このように、コルゲーションをなす
デルタドープ層により、第１の半導体層の第２の半導体
層とのヘテロ接合界面近傍に選択的にキャリアを供給、
蓄積することにより、横方向の空乏層の伸びが抑制さ
れ、高密度の１次元キャリアガス又は０次元キャリアガ
スが蓄積される量子細線、量子箱又はこれらの組み合わ
せを形成することができる。
【００１９】更に、量子細線、量子箱又はこれらの組み
合わせを、半導体装置、例えばＦＥＴ（Field Effect T
ransistor ）のチャネルに適用することが可能であり、
これによって素子特性の向上を図ることができる。
合わせを、半導体装置、例えばＦＥＴ（Field Effect T
ransistor ）のチャネルに適用することが可能であり、
これによって素子特性の向上を図ることができる。
【００２０】
【実施例】以下、本発明を図示する実施例に基づいて具
体的に説明する。図１（ａ）は本発明の第１の実施例に
よる量子細線を説明するための平面図、図１（ｂ）はそ
のＡ−Ａ′線断面図である。ＳＩ−ＧａＡｓ基板１０上
に、厚さ９００ｎｍのノンドープのｉ型ＧａＡｓ層１２
が形成され、このｉ型ＧａＡｓ層１２上に、ｉ型ＧａＡ
ｓ層１２よりバンドギャップの広い厚さ３０ｎｍのノン
ドープのｉ型ＡｌＧａＡｓ層１４が積層されている。そ
してこのｉ型ＡｌＧａＡｓ層１４表面には、幅２０ｎ
ｍ、深さ２０ｎｍのストライプ状に延びる凹部が４０ｎ
ｍの周期で配列されたコルゲーションが形成されてい
る。
体的に説明する。図１（ａ）は本発明の第１の実施例に
よる量子細線を説明するための平面図、図１（ｂ）はそ
のＡ−Ａ′線断面図である。ＳＩ−ＧａＡｓ基板１０上
に、厚さ９００ｎｍのノンドープのｉ型ＧａＡｓ層１２
が形成され、このｉ型ＧａＡｓ層１２上に、ｉ型ＧａＡ
ｓ層１２よりバンドギャップの広い厚さ３０ｎｍのノン
ドープのｉ型ＡｌＧａＡｓ層１４が積層されている。そ
してこのｉ型ＡｌＧａＡｓ層１４表面には、幅２０ｎ
ｍ、深さ２０ｎｍのストライプ状に延びる凹部が４０ｎ
ｍの周期で配列されたコルゲーションが形成されてい
る。
【００２１】また、このコルゲーションが形成されてい
るｉ型ＡｌＧａＡｓ層１４表面に、ドナー不純物Ｓｉ
（シリコン）が面密度３×１０11ｃｍ-2でデルタドーピ
ングされたｎ+ 型ＡｌＧａＡｓデルタドープ層１６が形
成されている。更に、このｎ+型ＡｌＧａＡｓデルタド
ープ層１６上に、厚さ５０ｎｍのノンドープのｉ型Ａｌ
ＧａＡｓ層１８が積層されている。
るｉ型ＡｌＧａＡｓ層１４表面に、ドナー不純物Ｓｉ
（シリコン）が面密度３×１０11ｃｍ-2でデルタドーピ
ングされたｎ+ 型ＡｌＧａＡｓデルタドープ層１６が形
成されている。更に、このｎ+型ＡｌＧａＡｓデルタド
ープ層１６上に、厚さ５０ｎｍのノンドープのｉ型Ａｌ
ＧａＡｓ層１８が積層されている。
【００２２】このようにして、ｉ型ＡｌＧａＡｓ層１４
とｉ型ＡｌＧａＡｓ層１８との間に挟まれたｎ+ 型Ａｌ
ＧａＡｓデルタドープ層１６自体がコルゲーションをな
している点に本実施例の特徴がある。。そしてこのｎ+
型ＡｌＧａＡｓデルタドープ層１６からｉ型ＧａＡｓ層
１２までの距離は、コルゲーションの凹部領域で約１０
ｎｍ、凸部領域で約３０ｎｍとなっている。
とｉ型ＡｌＧａＡｓ層１８との間に挟まれたｎ+ 型Ａｌ
ＧａＡｓデルタドープ層１６自体がコルゲーションをな
している点に本実施例の特徴がある。。そしてこのｎ+
型ＡｌＧａＡｓデルタドープ層１６からｉ型ＧａＡｓ層
１２までの距離は、コルゲーションの凹部領域で約１０
ｎｍ、凸部領域で約３０ｎｍとなっている。
【００２３】このため、ｎ+ 型ＡｌＧａＡｓデルタドー
プ層１６との距離が短いコルゲーションの凹部領域下方
においては、ｎ+ 型ＡｌＧａＡｓデルタドープ層１６の
ドナー不純物Ｓｉによって発生する電子が、ｉ型ＡｌＧ
ａＡｓ層１４を介してｉ型ＧａＡｓ層１２に供給され、
ｉ型ＡｌＧａＡｓ層１４とのヘテロ接合界面近傍に蓄積
される。他方、コルゲーションの凸部領域下方において
は、ｎ+ 型ＡｌＧａＡｓデルタドープ層１６との距離が
長いため、電子の供給、蓄積は生じない。
プ層１６との距離が短いコルゲーションの凹部領域下方
においては、ｎ+ 型ＡｌＧａＡｓデルタドープ層１６の
ドナー不純物Ｓｉによって発生する電子が、ｉ型ＡｌＧ
ａＡｓ層１４を介してｉ型ＧａＡｓ層１２に供給され、
ｉ型ＡｌＧａＡｓ層１４とのヘテロ接合界面近傍に蓄積
される。他方、コルゲーションの凸部領域下方において
は、ｎ+ 型ＡｌＧａＡｓデルタドープ層１６との距離が
長いため、電子の供給、蓄積は生じない。
【００２４】従って、横方向からの空乏層の伸びによっ
て抑制されることなく、ｎ+ 型ＡｌＧａＡｓデルタドー
プ層１６のなすコルゲーションの凹部領域下方のｉ型Ｇ
ａＡｓ層１２にのみ、１次元電子ガス２０が高密度に蓄
積され、ストライプ状の量子細線２２ａ、２２ｂ、…、
２２ｅが形成されている。次に、図１に示す量子細線の
製造方法について説明する。
て抑制されることなく、ｎ+ 型ＡｌＧａＡｓデルタドー
プ層１６のなすコルゲーションの凹部領域下方のｉ型Ｇ
ａＡｓ層１２にのみ、１次元電子ガス２０が高密度に蓄
積され、ストライプ状の量子細線２２ａ、２２ｂ、…、
２２ｅが形成されている。次に、図１に示す量子細線の
製造方法について説明する。
【００２５】ＳＩ−ＧａＡｓ基板１０上に、厚さ９００
ｎｍのノンドープのｉ型ＧａＡｓ層１２を形成し、続い
てこのｉ型ＧａＡｓ層１２上に、厚さ３０ｎｍのノンド
ープのｉ型ＡｌＧａＡｓ層１４を積層する。なお、この
とき、ｉ型ＡｌＧａＡｓ層１４上に、ｉ型ＡｌＧａＡｓ
層１４表面が酸化されることを防止するため、更に厚さ
１０ｎｍのノンドープのｉ型ＧａＡｓ保護層を積層して
もよい。
ｎｍのノンドープのｉ型ＧａＡｓ層１２を形成し、続い
てこのｉ型ＧａＡｓ層１２上に、厚さ３０ｎｍのノンド
ープのｉ型ＡｌＧａＡｓ層１４を積層する。なお、この
とき、ｉ型ＡｌＧａＡｓ層１４上に、ｉ型ＡｌＧａＡｓ
層１４表面が酸化されることを防止するため、更に厚さ
１０ｎｍのノンドープのｉ型ＧａＡｓ保護層を積層して
もよい。
【００２６】次いで、電子ビームに感度をもつ厚さ５０
ｎｍのネガレジストを全面に塗布した後、電子ビーム露
光法を用いて、このレジストを幅２０ｎｍ、周期４０ｎ
ｍのストライプ状にパターニングする。なお、このと
き、電子ビーム露光法の代わりに、光による干渉露光法
又はＸ線ホログラフィを用いてもよい。また、ネガレジ
ストの代わりに、ポジレジストを用いてもよい。
ｎｍのネガレジストを全面に塗布した後、電子ビーム露
光法を用いて、このレジストを幅２０ｎｍ、周期４０ｎ
ｍのストライプ状にパターニングする。なお、このと
き、電子ビーム露光法の代わりに、光による干渉露光法
又はＸ線ホログラフィを用いてもよい。また、ネガレジ
ストの代わりに、ポジレジストを用いてもよい。
【００２７】続いて、このパターニングしたレジスタを
マスクとし、ＨＦ系の溶液を用いて、ｉ型ＡｌＧａＡｓ
層１４に対するウエットエッチングを施し、ｉ型ＡｌＧ
ａＡｓ層１４表面に深さ２０ｎｍ、幅２０ｎｍ、周期４
０ｎｍのストライプ状に延びるの凹部を形成する。そし
てこのエッチング後、レジストを除去する。こうしてｉ
型ＡｌＧａＡｓ層１４表面に、コルゲーションを形成す
る。
マスクとし、ＨＦ系の溶液を用いて、ｉ型ＡｌＧａＡｓ
層１４に対するウエットエッチングを施し、ｉ型ＡｌＧ
ａＡｓ層１４表面に深さ２０ｎｍ、幅２０ｎｍ、周期４
０ｎｍのストライプ状に延びるの凹部を形成する。そし
てこのエッチング後、レジストを除去する。こうしてｉ
型ＡｌＧａＡｓ層１４表面に、コルゲーションを形成す
る。
【００２８】次いで、デルタドーピングに先立って、ｉ
型ＡｌＧａＡｓ層１４表面を清浄化する。例えばｉ型Ａ
ｌＧａＡｓ層１４表面をＨ（水素）ラジカルやＣｌ（塩
素）ラジカルに晒し、前段のエッチング工程においてレ
ジスタ等から付着したＯ（酸素）やＣ（炭素）を除去す
る。これらによる表面汚染によって不要な準位が形成さ
れ、例えばこの量子細線を半導体素子に応用したとき、
その半導体素子の高周波特性等を劣化させる原因となる
からである。もっとも、こうした準位は、次のデルタド
ーピング工程で添加されるＳｉによって補償されるた
め、この表面清浄化工程は省略してもよい。
型ＡｌＧａＡｓ層１４表面を清浄化する。例えばｉ型Ａ
ｌＧａＡｓ層１４表面をＨ（水素）ラジカルやＣｌ（塩
素）ラジカルに晒し、前段のエッチング工程においてレ
ジスタ等から付着したＯ（酸素）やＣ（炭素）を除去す
る。これらによる表面汚染によって不要な準位が形成さ
れ、例えばこの量子細線を半導体素子に応用したとき、
その半導体素子の高周波特性等を劣化させる原因となる
からである。もっとも、こうした準位は、次のデルタド
ーピング工程で添加されるＳｉによって補償されるた
め、この表面清浄化工程は省略してもよい。
【００２９】この表面清浄化の工程に続いて、コルゲー
ションが形成されているｉ型ＡｌＧａＡｓ層１４表面
に、ＡＬＥ（Atomic Layer Epitaxy）法を用いて、Ｓｉ
を面密度３×１０11ｃｍ-2でデルタドーピングし、ｎ+
型ＡｌＧａＡｓデルタドープ層１６を形成する。従っ
て、このｎ+ 型ＡｌＧａＡｓデルタドープ層１６自体が
コルゲーションをなす。なお、このとき、ＡＬＥ法の代
わりに、ＭＢＥ（Molecular Beam Epitaxy）法を用いて
もよい。
ションが形成されているｉ型ＡｌＧａＡｓ層１４表面
に、ＡＬＥ（Atomic Layer Epitaxy）法を用いて、Ｓｉ
を面密度３×１０11ｃｍ-2でデルタドーピングし、ｎ+
型ＡｌＧａＡｓデルタドープ層１６を形成する。従っ
て、このｎ+ 型ＡｌＧａＡｓデルタドープ層１６自体が
コルゲーションをなす。なお、このとき、ＡＬＥ法の代
わりに、ＭＢＥ（Molecular Beam Epitaxy）法を用いて
もよい。
【００３０】次いで、このコルゲーションをなすｎ+ 型
ＡｌＧａＡｓデルタドープ層１６上に、厚さ５０ｎｍの
ノンドープのｉ型ＡｌＧａＡｓ層１８を積層する。こう
して、ｉ型ＡｌＧａＡｓ層１４とｉ型ＡｌＧａＡｓ層１
８との間に挟まれたｎ+ 型ＡｌＧａＡｓデルタドープ層
１６がコルゲーションをなし、その凹部領域でのｉ型Ｇ
ａＡｓ層１２までの距離が約１０ｎｍとなり、凸部領域
でのｉ型ＧａＡｓ層１２までの距離が約３０ｎｍとな
る。
ＡｌＧａＡｓデルタドープ層１６上に、厚さ５０ｎｍの
ノンドープのｉ型ＡｌＧａＡｓ層１８を積層する。こう
して、ｉ型ＡｌＧａＡｓ層１４とｉ型ＡｌＧａＡｓ層１
８との間に挟まれたｎ+ 型ＡｌＧａＡｓデルタドープ層
１６がコルゲーションをなし、その凹部領域でのｉ型Ｇ
ａＡｓ層１２までの距離が約１０ｎｍとなり、凸部領域
でのｉ型ＧａＡｓ層１２までの距離が約３０ｎｍとな
る。
【００３１】このようにして、図１に示すストライプ状
に１次元電子ガス２０が蓄積された量子細線２２ａ、２
２ｂ、…、２２ｅを形成する。次に、本発明の第２の実
施例による量子箱を、図２を用いて説明する。図２
（ａ）は本発明の第２の実施例による量子箱を説明する
ための平面図、図１（ｂ）はそのＡ−Ａ′線断面図であ
る。なお、上記図１に示す量子細線と同一の構成要素に
は同一の符号を付して説明を省略する。
に１次元電子ガス２０が蓄積された量子細線２２ａ、２
２ｂ、…、２２ｅを形成する。次に、本発明の第２の実
施例による量子箱を、図２を用いて説明する。図２
（ａ）は本発明の第２の実施例による量子箱を説明する
ための平面図、図１（ｂ）はそのＡ−Ａ′線断面図であ
る。なお、上記図１に示す量子細線と同一の構成要素に
は同一の符号を付して説明を省略する。
【００３２】ＳＩ−ＧａＡｓ基板１０上に厚さ９００ｎ
ｍのｉ型ＧａＡｓ層１２が形成され、このｉ型ＧａＡｓ
層１２上に厚さ３０ｎｍのｉ型ＡｌＧａＡｓ層１４が積
層されている。そしてこのｉ型ＡｌＧａＡｓ層１４表面
に、幅２０ｎｍ、長さ２０ｎｍ及び深さ２０ｎｍのドッ
ト状の凹部が所定の周期で配置されたコルゲーションが
形成されている点に本実施例の特徴がある。
ｍのｉ型ＧａＡｓ層１２が形成され、このｉ型ＧａＡｓ
層１２上に厚さ３０ｎｍのｉ型ＡｌＧａＡｓ層１４が積
層されている。そしてこのｉ型ＡｌＧａＡｓ層１４表面
に、幅２０ｎｍ、長さ２０ｎｍ及び深さ２０ｎｍのドッ
ト状の凹部が所定の周期で配置されたコルゲーションが
形成されている点に本実施例の特徴がある。
【００３３】また、このコルゲーションが形成されてい
るｉ型ＡｌＧａＡｓ層１４表面には、ドナー不純物Ｓｉ
が面密度３×１０11ｃｍ-2でデルタドーピングされたｎ
+ 型ＡｌＧａＡｓデルタドープ層２４が形成され、更に
このｎ+ 型ＡｌＧａＡｓデルタドープ層２４上にはｉ型
ＡｌＧａＡｓ層１８が積層されている。なお、ここで、
ｉ型ＡｌＧａＡｓ層１４表面の凹部の深さは、この凹部
に形成されたｎ+ 型ＡｌＧａＡｓデルタドープ層２４が
その下方のｉ型ＧａＡｓ層１２のｉ型ＡｌＧａＡｓ層１
４とのヘテロ接合界面近傍に電子ガスを供給、蓄積する
に十分な深さでなければならない。
るｉ型ＡｌＧａＡｓ層１４表面には、ドナー不純物Ｓｉ
が面密度３×１０11ｃｍ-2でデルタドーピングされたｎ
+ 型ＡｌＧａＡｓデルタドープ層２４が形成され、更に
このｎ+ 型ＡｌＧａＡｓデルタドープ層２４上にはｉ型
ＡｌＧａＡｓ層１８が積層されている。なお、ここで、
ｉ型ＡｌＧａＡｓ層１４表面の凹部の深さは、この凹部
に形成されたｎ+ 型ＡｌＧａＡｓデルタドープ層２４が
その下方のｉ型ＧａＡｓ層１２のｉ型ＡｌＧａＡｓ層１
４とのヘテロ接合界面近傍に電子ガスを供給、蓄積する
に十分な深さでなければならない。
【００３４】このようにして、ｉ型ＡｌＧａＡｓ層１４
とｉ型ＡｌＧａＡｓ層１８との間に挟まれたｎ+ 型Ａｌ
ＧａＡｓデルタドープ層２４がコルゲーションをなし、
このコルゲーションの凹部領域下方のｉ型ＧａＡｓ層１
２のｉ型ＡｌＧａＡｓ層１４とのヘテロ接合界面近傍に
のみ、０次元電子ガス２６が高密度に蓄積され、ドット
状の量子箱２８ａａ、２８ｂａ、２８ｃａ、２８ａｂ、
…、２８ｃｆが形成されている。
とｉ型ＡｌＧａＡｓ層１８との間に挟まれたｎ+ 型Ａｌ
ＧａＡｓデルタドープ層２４がコルゲーションをなし、
このコルゲーションの凹部領域下方のｉ型ＧａＡｓ層１
２のｉ型ＡｌＧａＡｓ層１４とのヘテロ接合界面近傍に
のみ、０次元電子ガス２６が高密度に蓄積され、ドット
状の量子箱２８ａａ、２８ｂａ、２８ｃａ、２８ａｂ、
…、２８ｃｆが形成されている。
【００３５】ここで、ドット状の量子箱２８ａａ、２８
ｂａ、２８ｃａ、２８ａｂ、…、２８ｃｆがＸ方向にお
いてもＹ方向においても例えば５０ｎｍ以上の間隔をお
いて配置されている場合、これらの量子箱２８ａａ、２
８ｂａ、２８ｃａ、２８ａｂ、…、２８ｃｆは、互いに
孤立した状態となる。従って、各量子箱２８ａａ、２８
ｂａ、２８ｃａ、２８ａｂ、…、２８ｃｆに蓄積された
０次元電子ガス２６は互いに空間的に分離された０次元
電子ガス群を形成する。
ｂａ、２８ｃａ、２８ａｂ、…、２８ｃｆがＸ方向にお
いてもＹ方向においても例えば５０ｎｍ以上の間隔をお
いて配置されている場合、これらの量子箱２８ａａ、２
８ｂａ、２８ｃａ、２８ａｂ、…、２８ｃｆは、互いに
孤立した状態となる。従って、各量子箱２８ａａ、２８
ｂａ、２８ｃａ、２８ａｂ、…、２８ｃｆに蓄積された
０次元電子ガス２６は互いに空間的に分離された０次元
電子ガス群を形成する。
【００３６】しかし、例えばＹ方向の間隔が５０ｎｍ以
上であるのに対し、Ｘ方向において１０ｎｍ程度と十分
に短い間隔をおいて配置されている場合には、たとえｎ
+ 型ＡｌＧａＡｓデルタドープ層２４のなすコルゲーシ
ョンの凹部の深さが十分に深いときにも、Ｘ方向の量子
箱、例えば量子箱２８ａａ、２８ａｂ、…、２８ａｆに
蓄積された０次元電子ガス２６の波動関数がつながるた
め、各量子箱２８ａａ、２８ａｂ、…、２８ａｆ間にト
ンネル効果による０次元電子ガス２６の移動が生じ、一
次元的な伝導特性を得ることができる。
上であるのに対し、Ｘ方向において１０ｎｍ程度と十分
に短い間隔をおいて配置されている場合には、たとえｎ
+ 型ＡｌＧａＡｓデルタドープ層２４のなすコルゲーシ
ョンの凹部の深さが十分に深いときにも、Ｘ方向の量子
箱、例えば量子箱２８ａａ、２８ａｂ、…、２８ａｆに
蓄積された０次元電子ガス２６の波動関数がつながるた
め、各量子箱２８ａａ、２８ａｂ、…、２８ａｆ間にト
ンネル効果による０次元電子ガス２６の移動が生じ、一
次元的な伝導特性を得ることができる。
【００３７】次に、図２に示す量子箱の製造方法につい
て説明する。ＳＩ−ＧａＡｓ基板１０上に、厚さ９００
ｎｍのｉ型ＧａＡｓ層１２を形成し、続いてこのｉ型Ｇ
ａＡｓ層１２上に、厚さ３０ｎｍのｉ型ＡｌＧａＡｓ層
１４を積層する。次いで、全面に塗布したポジレジスト
によりクロスのライン・アンド・スペースを描画・現像
するか、或いはネガレジストによりドット形状を描画・
現像することにより、幅２０ｎｍ、長さ２０ｎｍのドッ
ト状レジストにパターニングする。そしてこのドット状
レジストをマスクとし、ｉ型ＡｌＧａＡｓ層１４にエッ
チングを施し、ｉ型ＡｌＧａＡｓ層１４表面に幅２０ｎ
ｍ、長さ２０ｎｍ及び深さ２０ｎｍのドット状の凹部を
所定の周期で配置し、ｉ型ＡｌＧａＡｓ層１４表面にコ
ルゲーションを形成する。
て説明する。ＳＩ−ＧａＡｓ基板１０上に、厚さ９００
ｎｍのｉ型ＧａＡｓ層１２を形成し、続いてこのｉ型Ｇ
ａＡｓ層１２上に、厚さ３０ｎｍのｉ型ＡｌＧａＡｓ層
１４を積層する。次いで、全面に塗布したポジレジスト
によりクロスのライン・アンド・スペースを描画・現像
するか、或いはネガレジストによりドット形状を描画・
現像することにより、幅２０ｎｍ、長さ２０ｎｍのドッ
ト状レジストにパターニングする。そしてこのドット状
レジストをマスクとし、ｉ型ＡｌＧａＡｓ層１４にエッ
チングを施し、ｉ型ＡｌＧａＡｓ層１４表面に幅２０ｎ
ｍ、長さ２０ｎｍ及び深さ２０ｎｍのドット状の凹部を
所定の周期で配置し、ｉ型ＡｌＧａＡｓ層１４表面にコ
ルゲーションを形成する。
【００３８】次いで、ｉ型ＡｌＧａＡｓ層１４表面にド
ナー不純物Ｓｉを面密度３×１０11ｃｍ-2でデルタドー
ピングし、コルゲーションをなすｎ+ 型ＡｌＧａＡｓデ
ルタドープ層２４を形成する。続いて、このコルゲーシ
ョンをなすｎ+ 型ＡｌＧａＡｓデルタドープ層２４上
に、ｉ型ＡｌＧａＡｓ層１８を積層する。このようにし
て、図２に示すドット状に０次元電子ガス２６が蓄積さ
れた量子箱２８ａａ、２８ｂａ、２８ｃａ、２８ａｂ、
…、２８ｃｆを形成する。
ナー不純物Ｓｉを面密度３×１０11ｃｍ-2でデルタドー
ピングし、コルゲーションをなすｎ+ 型ＡｌＧａＡｓデ
ルタドープ層２４を形成する。続いて、このコルゲーシ
ョンをなすｎ+ 型ＡｌＧａＡｓデルタドープ層２４上
に、ｉ型ＡｌＧａＡｓ層１８を積層する。このようにし
て、図２に示すドット状に０次元電子ガス２６が蓄積さ
れた量子箱２８ａａ、２８ｂａ、２８ｃａ、２８ａｂ、
…、２８ｃｆを形成する。
【００３９】次に、本発明の第３の実施例による量子細
線と量子箱とを組み合わせたものを、図３を用いて説明
する。図３（ａ）は本発明の第３の実施例による量子細
線及び量子箱を説明するための平面図、図１（ｂ）はそ
のＡ−Ａ′線断面図である。なお、上記図１に示す量子
細線と同一の構成要素には同一の符号を付して説明を省
略する。
線と量子箱とを組み合わせたものを、図３を用いて説明
する。図３（ａ）は本発明の第３の実施例による量子細
線及び量子箱を説明するための平面図、図１（ｂ）はそ
のＡ−Ａ′線断面図である。なお、上記図１に示す量子
細線と同一の構成要素には同一の符号を付して説明を省
略する。
【００４０】ＳＩ−ＧａＡｓ基板１０上にｉ型ＧａＡｓ
層１２が形成され、このｉ型ＧａＡｓ層１２上にｉ型Ａ
ｌＧａＡｓ層１４が積層されている。そしてこのｉ型Ａ
ｌＧａＡｓ層１４表面に、幅２０ｎｍ、長さ２０ｎｍ及
び深さ２０ｎｍ以上のドット状の凹部が５０ｎｍ以上の
周期で配置されると共に、これらドット状の凹部をＸ方
向に接続する幅２０ｎｍ、深さ２０ｎｍのストライプ状
の凹部が、ドット状の凹部のＹ方向の周期と同じ周期で
配列されたコルゲーションが形成されている点に本実施
例の特徴がある。なお、ここで、ドット状の凹部の幅と
ストライプ状の凹部の幅とが等しくなっているが、必ず
しも同じ幅である必要はない。
層１２が形成され、このｉ型ＧａＡｓ層１２上にｉ型Ａ
ｌＧａＡｓ層１４が積層されている。そしてこのｉ型Ａ
ｌＧａＡｓ層１４表面に、幅２０ｎｍ、長さ２０ｎｍ及
び深さ２０ｎｍ以上のドット状の凹部が５０ｎｍ以上の
周期で配置されると共に、これらドット状の凹部をＸ方
向に接続する幅２０ｎｍ、深さ２０ｎｍのストライプ状
の凹部が、ドット状の凹部のＹ方向の周期と同じ周期で
配列されたコルゲーションが形成されている点に本実施
例の特徴がある。なお、ここで、ドット状の凹部の幅と
ストライプ状の凹部の幅とが等しくなっているが、必ず
しも同じ幅である必要はない。
【００４１】また、このコルゲーションが形成されてい
るｉ型ＡｌＧａＡｓ層１４表面には、ドナー不純物Ｓｉ
が面密度３×１０11ｃｍ-2でデルタドーピングされたｎ
+ 型ＡｌＧａＡｓデルタドープ層３０が形成され、更に
このｎ+ 型ＡｌＧａＡｓデルタドープ層３０上にはｉ型
ＡｌＧａＡｓ層１８が積層されている。従って、ｉ型Ａ
ｌＧａＡｓ層１４とｉ型ＡｌＧａＡｓ層１８との間に挟
まれたｎ+ 型ＡｌＧａＡｓデルタドープ層３０は２種の
段差をもつコルゲーションをなしている。
るｉ型ＡｌＧａＡｓ層１４表面には、ドナー不純物Ｓｉ
が面密度３×１０11ｃｍ-2でデルタドーピングされたｎ
+ 型ＡｌＧａＡｓデルタドープ層３０が形成され、更に
このｎ+ 型ＡｌＧａＡｓデルタドープ層３０上にはｉ型
ＡｌＧａＡｓ層１８が積層されている。従って、ｉ型Ａ
ｌＧａＡｓ層１４とｉ型ＡｌＧａＡｓ層１８との間に挟
まれたｎ+ 型ＡｌＧａＡｓデルタドープ層３０は２種の
段差をもつコルゲーションをなしている。
【００４２】そしてこのコルゲーションのストライプ状
の凹部領域下方のｉ型ＧａＡｓ層１２のｉ型ＡｌＧａＡ
ｓ層１４とのヘテロ接合界面近傍には、０次元電子ガス
３２を接続する１次元電子ガス３６が高密度に蓄積さ
れ、ストライプ状の量子細線３８ａ、３８ｂ、…、３８
ｅが形成されている。また、ドット状の凹部領域下方の
ｉ型ＧａＡｓ層１２のｉ型ＡｌＧａＡｓ層１４とのヘテ
ロ接合界面近傍には、０次元電子ガス３２が更に高密度
に蓄積され、ドット状の量子箱３４ａａ、３４ｂａ、３
４ｃａ、３４ａｂ、…、３４ｃｃが形成されている。
の凹部領域下方のｉ型ＧａＡｓ層１２のｉ型ＡｌＧａＡ
ｓ層１４とのヘテロ接合界面近傍には、０次元電子ガス
３２を接続する１次元電子ガス３６が高密度に蓄積さ
れ、ストライプ状の量子細線３８ａ、３８ｂ、…、３８
ｅが形成されている。また、ドット状の凹部領域下方の
ｉ型ＧａＡｓ層１２のｉ型ＡｌＧａＡｓ層１４とのヘテ
ロ接合界面近傍には、０次元電子ガス３２が更に高密度
に蓄積され、ドット状の量子箱３４ａａ、３４ｂａ、３
４ｃａ、３４ａｂ、…、３４ｃｃが形成されている。
【００４３】こうして、Ｘ方向のドット状の量子箱、例
えば量子箱３４ａａ、３４ａｂ、３４ａｃはストライプ
状の量子細線３８ａによって接続され、従って量子箱３
４ａａ、３４ａｂ、３４ａｃに蓄積される０次元電子ガ
ス３２と、量子細線３８ａに蓄積される１次元電子ガス
３６とは一体となって、Ｘ方向に電子ガス濃度が変調さ
れた１次元電子ガスが形成される。
えば量子箱３４ａａ、３４ａｂ、３４ａｃはストライプ
状の量子細線３８ａによって接続され、従って量子箱３
４ａａ、３４ａｂ、３４ａｃに蓄積される０次元電子ガ
ス３２と、量子細線３８ａに蓄積される１次元電子ガス
３６とは一体となって、Ｘ方向に電子ガス濃度が変調さ
れた１次元電子ガスが形成される。
【００４４】次に、図３に示す量子細線と量子箱とを組
み合わせたもの製造方法について説明する。ＳＩ−Ｇａ
Ａｓ基板１０上に、厚さ９００ｎｍのｉ型ＧａＡｓ層１
２を形成し、続いてこのｉ型ＧａＡｓ層１２上に、厚さ
３０ｎｍのｉ型ＡｌＧａＡｓ層１４を積層する。
み合わせたもの製造方法について説明する。ＳＩ−Ｇａ
Ａｓ基板１０上に、厚さ９００ｎｍのｉ型ＧａＡｓ層１
２を形成し、続いてこのｉ型ＧａＡｓ層１２上に、厚さ
３０ｎｍのｉ型ＡｌＧａＡｓ層１４を積層する。
【００４５】次いで、全面に塗布したポジレジストによ
りクロスのライン・アンド・スペースを描画・現像する
か、或いはネガレジストによりドット形状を描画・現像
することにより、幅２０ｎｍ、長さ２０ｎｍのドット状
レジストにパターニングする。そしてこのドット状レジ
ストをマスクとし、ｉ型ＡｌＧａＡｓ層１４に第１のエ
ッチングを施し、ｉ型ＡｌＧａＡｓ層１４表面に幅２０
ｎｍ、長さ２０ｎｍのドット状の凹部を５０ｎｍ以上の
周期で配置する。なお、このときのドット状の凹部の深
さは、その下方のｉ型ＧａＡｓ層１２に十分な電子ガス
を供給、蓄積するに至らない程度にしておく。
りクロスのライン・アンド・スペースを描画・現像する
か、或いはネガレジストによりドット形状を描画・現像
することにより、幅２０ｎｍ、長さ２０ｎｍのドット状
レジストにパターニングする。そしてこのドット状レジ
ストをマスクとし、ｉ型ＡｌＧａＡｓ層１４に第１のエ
ッチングを施し、ｉ型ＡｌＧａＡｓ層１４表面に幅２０
ｎｍ、長さ２０ｎｍのドット状の凹部を５０ｎｍ以上の
周期で配置する。なお、このときのドット状の凹部の深
さは、その下方のｉ型ＧａＡｓ層１２に十分な電子ガス
を供給、蓄積するに至らない程度にしておく。
【００４６】続いて、ポジレジスト又はネガレジストを
用いて、ドット状の凹部をＸ方向に接続するように、ド
ット状の凹部のＹ方向の周期と同じ周期で、幅２０ｎｍ
のストライプ状レジストにパターニングする。そしてこ
のストライプ状レジストをマスクとし、ｉ型ＡｌＧａＡ
ｓ層１４に第２のエッチングを施し、ドット状の凹部に
重ねて幅２０ｎｍのストライプ状の凹部を配列する。こ
の第２のエッチングにより、ストライプ状の凹部の深さ
は２０ｎｍとなり、ドット状の凹部の深さは２０ｎｍ以
上となる。こうして、ｉ型ＡｌＧａＡｓ層１４表面に２
種の段差をもつコルゲーションを形成する。
用いて、ドット状の凹部をＸ方向に接続するように、ド
ット状の凹部のＹ方向の周期と同じ周期で、幅２０ｎｍ
のストライプ状レジストにパターニングする。そしてこ
のストライプ状レジストをマスクとし、ｉ型ＡｌＧａＡ
ｓ層１４に第２のエッチングを施し、ドット状の凹部に
重ねて幅２０ｎｍのストライプ状の凹部を配列する。こ
の第２のエッチングにより、ストライプ状の凹部の深さ
は２０ｎｍとなり、ドット状の凹部の深さは２０ｎｍ以
上となる。こうして、ｉ型ＡｌＧａＡｓ層１４表面に２
種の段差をもつコルゲーションを形成する。
【００４７】次いで、ｉ型ＡｌＧａＡｓ層１４表面にド
ナー不純物Ｓｉを面密度３×１０11ｃｍ-2でデルタドー
ピングし、２種の段差をもつコルゲーションをなすｎ+
型ＡｌＧａＡｓデルタドープ層３０を形成する。続い
て、このコルゲーションをなすｎ+ 型ＡｌＧａＡｓデル
タドープ層３０上に、ｉ型ＡｌＧａＡｓ層１８を積層す
る。
ナー不純物Ｓｉを面密度３×１０11ｃｍ-2でデルタドー
ピングし、２種の段差をもつコルゲーションをなすｎ+
型ＡｌＧａＡｓデルタドープ層３０を形成する。続い
て、このコルゲーションをなすｎ+ 型ＡｌＧａＡｓデル
タドープ層３０上に、ｉ型ＡｌＧａＡｓ層１８を積層す
る。
【００４８】このようにして、図３に示す互いに接続す
る例えばＸ方向のドット状の量子箱３４ａａ、３４ａ
ｂ、３４ａｃとストライプ状の量子細線３８ａとを組み
合わせたものを形成する。次に、本発明の第４の実施例
によるＨＥＭＴ（High Electron Mobility Transistor
）を、図４を用いて説明する。
る例えばＸ方向のドット状の量子箱３４ａａ、３４ａ
ｂ、３４ａｃとストライプ状の量子細線３８ａとを組み
合わせたものを形成する。次に、本発明の第４の実施例
によるＨＥＭＴ（High Electron Mobility Transistor
）を、図４を用いて説明する。
【００４９】図４（ａ）は本発明の第４の実施例による
ＨＥＭＴを説明するための平面図、図４（ｂ）はそのＡ
−Ａ′線断面図である。ＳＩ−ＧａＡｓ基板４０上に
は、ノンドープのｉ型ＧａＡｓチャネル層４２が形成さ
れ、またｉ型ＧａＡｓチャネル層４２上には、このｉ型
ＧａＡｓチャネル層４２に電子を供給するＡｌＧａＡｓ
電子供給層４４が積層され、更にこのＡｌＧａＡｓ電子
供給層４４上には、例えば不純物濃度１×１０18ｃｍ-3
のｎ型ＧａＡｓキャップ層４６が積層されている。
ＨＥＭＴを説明するための平面図、図４（ｂ）はそのＡ
−Ａ′線断面図である。ＳＩ−ＧａＡｓ基板４０上に
は、ノンドープのｉ型ＧａＡｓチャネル層４２が形成さ
れ、またｉ型ＧａＡｓチャネル層４２上には、このｉ型
ＧａＡｓチャネル層４２に電子を供給するＡｌＧａＡｓ
電子供給層４４が積層され、更にこのＡｌＧａＡｓ電子
供給層４４上には、例えば不純物濃度１×１０18ｃｍ-3
のｎ型ＧａＡｓキャップ層４６が積層されている。
【００５０】また、ｉ型ＧａＡｓチャネル層４２に接続
するソース領域４８及びドレイン領域５０が相対して形
成され、これらソース領域４８及びドレイン領域５０上
には、例えばＡｕＧｅ／Ａｕからなるソース電極５２及
びドレイン電極５４がオーミック接続されている。また
これらソース電極５２及びドレイン電極５４間に挟まれ
たｎ型ＧａＡｓキャップ層４６上には、ｉ型ＧａＡｓチ
ャネル層４２のＡｌＧａＡｓ電子供給層４４との接合界
面近傍に蓄積された電子を制御し、ソース領域４８及び
ドレイン領域５０間に流れる電流を制御する例えばＡｌ
又はＴｉ／Ａｕからなるゲ−ト電極５６がショットキー
接続されている。
するソース領域４８及びドレイン領域５０が相対して形
成され、これらソース領域４８及びドレイン領域５０上
には、例えばＡｕＧｅ／Ａｕからなるソース電極５２及
びドレイン電極５４がオーミック接続されている。また
これらソース電極５２及びドレイン電極５４間に挟まれ
たｎ型ＧａＡｓキャップ層４６上には、ｉ型ＧａＡｓチ
ャネル層４２のＡｌＧａＡｓ電子供給層４４との接合界
面近傍に蓄積された電子を制御し、ソース領域４８及び
ドレイン領域５０間に流れる電流を制御する例えばＡｌ
又はＴｉ／Ａｕからなるゲ−ト電極５６がショットキー
接続されている。
【００５１】そしてＡｌＧａＡｓ電子供給層４４が、表
面に所定の幅と深さをもつ凹部が所定の周期でストライ
プ状に延びるコルゲーションが形成されているノンドー
プのｉ型ＡｌＧａＡｓ層５８と、このｉ型ＡｌＧａＡｓ
層５８表面に、例えばドナー不純物Ｓｉがデルタドーピ
ングされたｎ+ 型ＡｌＧａＡｓデルタドープ層６０と、
更にこのｎ+ 型ＡｌＧａＡｓデルタドープ層６０上に積
層されたノンドープのｉ型ＡｌＧａＡｓ層６２とを有し
ている。即ち、本実施例によるＨＥＭＴは、そのチャネ
ル部分に上記図１に示す第１の実施例による量子細線構
造を採用している点に、本実施例の特徴がある。
面に所定の幅と深さをもつ凹部が所定の周期でストライ
プ状に延びるコルゲーションが形成されているノンドー
プのｉ型ＡｌＧａＡｓ層５８と、このｉ型ＡｌＧａＡｓ
層５８表面に、例えばドナー不純物Ｓｉがデルタドーピ
ングされたｎ+ 型ＡｌＧａＡｓデルタドープ層６０と、
更にこのｎ+ 型ＡｌＧａＡｓデルタドープ層６０上に積
層されたノンドープのｉ型ＡｌＧａＡｓ層６２とを有し
ている。即ち、本実施例によるＨＥＭＴは、そのチャネ
ル部分に上記図１に示す第１の実施例による量子細線構
造を採用している点に、本実施例の特徴がある。
【００５２】従って、ｎ+ 型ＡｌＧａＡｓデルタドープ
層６０のなすコルゲーションの凹部領域下方のｉ型Ｇａ
Ａｓチャネル層４２にのみ、１次元電子ガス６４が蓄積
され、ストライプ状の量子細線６６ａ、６６ｂ、…、６
６ｄが形成されている。このよう本実施例によれば、Ｈ
ＥＭＴのチャネル部分にストライプ状の量子細線６６
ａ、６６ｂ、…、６６ｄが形成され、そこに蓄積された
１次元電子ガス６４がキャリアとなることにより、イオ
ン化不純物のクーロン力によるによる散乱が減少し、電
子の移動度を高めることが可能となる。
層６０のなすコルゲーションの凹部領域下方のｉ型Ｇａ
Ａｓチャネル層４２にのみ、１次元電子ガス６４が蓄積
され、ストライプ状の量子細線６６ａ、６６ｂ、…、６
６ｄが形成されている。このよう本実施例によれば、Ｈ
ＥＭＴのチャネル部分にストライプ状の量子細線６６
ａ、６６ｂ、…、６６ｄが形成され、そこに蓄積された
１次元電子ガス６４がキャリアとなることにより、イオ
ン化不純物のクーロン力によるによる散乱が減少し、電
子の移動度を高めることが可能となる。
【００５３】なお、上記第４の実施例においては、ＨＥ
ＭＴに上記第１の実施例による量子細線構造を採用して
いる場合について述べたが、上記第１の実施例による量
子細線に限定されることなく、上記図２に示す第２の実
施例によるドット状の量子箱を所定の周期で配置し、各
量子箱に蓄積された０次元電子ガスがトンネル効果によ
ってソース領域４８とドレイン領域５０とを結ぶ方向に
のみ一次元的なチャネルを形成してもよい。
ＭＴに上記第１の実施例による量子細線構造を採用して
いる場合について述べたが、上記第１の実施例による量
子細線に限定されることなく、上記図２に示す第２の実
施例によるドット状の量子箱を所定の周期で配置し、各
量子箱に蓄積された０次元電子ガスがトンネル効果によ
ってソース領域４８とドレイン領域５０とを結ぶ方向に
のみ一次元的なチャネルを形成してもよい。
【００５４】また、上記図３に示す第３の実施例による
ストライプ状の量子細線とドット状の量子箱とを組み合
わせたものを用い、各量子箱に蓄積される０次元電子ガ
スと量子細線に蓄積される１次元電子ガスとが一体とな
って形成されるガス濃度が変調された１次元電子ガスキ
ャリアとしてもよい。このように、ＨＥＭＴのチャネル
部分にドット状の量子箱を形成され、そこに蓄積された
０次元電子ガスをキャリアとして利用することにより、
光子との相互作用によるフォノン散乱が減少し、電子の
移動度を高めることが可能となる。
ストライプ状の量子細線とドット状の量子箱とを組み合
わせたものを用い、各量子箱に蓄積される０次元電子ガ
スと量子細線に蓄積される１次元電子ガスとが一体とな
って形成されるガス濃度が変調された１次元電子ガスキ
ャリアとしてもよい。このように、ＨＥＭＴのチャネル
部分にドット状の量子箱を形成され、そこに蓄積された
０次元電子ガスをキャリアとして利用することにより、
光子との相互作用によるフォノン散乱が減少し、電子の
移動度を高めることが可能となる。
【００５５】ところで、上記第１乃至第４の実施例にお
いては、量子細線又は量子箱に蓄積されるキャリアが電
子の場合について述べてきたが、例えばＢｅ（ベリリウ
ム）等のアクセプタ不純物がデルタドーピングされたｐ
+ 型型ＡｌＧａＡｓデルタドープ層を用いることによ
り、１次元正孔ガス又は０次元正孔ガスを蓄積する量子
細線又は量子箱を形成することが可能である。また、こ
れらの量子細線又は量子箱をＨ2 ＭＴ（High Hole Mobi
lity Transistor ）のチャネルに用いることも可能であ
る。
いては、量子細線又は量子箱に蓄積されるキャリアが電
子の場合について述べてきたが、例えばＢｅ（ベリリウ
ム）等のアクセプタ不純物がデルタドーピングされたｐ
+ 型型ＡｌＧａＡｓデルタドープ層を用いることによ
り、１次元正孔ガス又は０次元正孔ガスを蓄積する量子
細線又は量子箱を形成することが可能である。また、こ
れらの量子細線又は量子箱をＨ2 ＭＴ（High Hole Mobi
lity Transistor ）のチャネルに用いることも可能であ
る。
【００５６】
【発明の効果】以上のように本発明によれば、第１の半
導体層より広いバンドギャップを有するノンドープの第
２及び第３の半導体層間に、凹部が所定の間隔をおいて
ストライプ状に延びるコルゲーションをなすデルタドー
プ層が形成されていることにより、デルタドープ層の不
純物によって発生する電子が、コルゲーションの凹部領
域下方の第１の半導体層の第２の半導体層とのヘテロ接
合界面近傍にのみ、１次元電子ガスとして蓄積されるた
め、ストライプ状の量子細線が形成される。
導体層より広いバンドギャップを有するノンドープの第
２及び第３の半導体層間に、凹部が所定の間隔をおいて
ストライプ状に延びるコルゲーションをなすデルタドー
プ層が形成されていることにより、デルタドープ層の不
純物によって発生する電子が、コルゲーションの凹部領
域下方の第１の半導体層の第２の半導体層とのヘテロ接
合界面近傍にのみ、１次元電子ガスとして蓄積されるた
め、ストライプ状の量子細線が形成される。
【００５７】また、ノンドープの第２及び第３の半導体
層間に、凹部が所定の間隔をおいてドット状に配置され
ているコルゲーションをなすデルタドープ層が形成され
ていることにより、コルゲーションの凹部領域下方の第
１の半導体層の第２の半導体層とのヘテロ接合界面近傍
にのみ、０次元電子ガスとして蓄積されるため、ドット
状の量子箱が形成される。
層間に、凹部が所定の間隔をおいてドット状に配置され
ているコルゲーションをなすデルタドープ層が形成され
ていることにより、コルゲーションの凹部領域下方の第
１の半導体層の第２の半導体層とのヘテロ接合界面近傍
にのみ、０次元電子ガスとして蓄積されるため、ドット
状の量子箱が形成される。
【００５８】また、これらのストライプ状の量子細線と
ドット状の量子箱とを組み合わせることにより、第１の
半導体層の第２の半導体層との接合界面近傍に蓄積され
た１次元キャリアガスの濃度が変調している量子細線が
形成される。このように、コルゲーションをなすデルタ
ドープ層により、第１の半導体層の第２の半導体層との
ヘテロ接合界面近傍に選択的に電子を供給、蓄積するこ
とにより、横方向の空乏層の伸びが抑制され、高密度の
１次元電子ガス又は０次元電子ガスが蓄積される量子細
線、量子箱又はこれらの組み合わせを形成することがで
きる。
ドット状の量子箱とを組み合わせることにより、第１の
半導体層の第２の半導体層との接合界面近傍に蓄積され
た１次元キャリアガスの濃度が変調している量子細線が
形成される。このように、コルゲーションをなすデルタ
ドープ層により、第１の半導体層の第２の半導体層との
ヘテロ接合界面近傍に選択的に電子を供給、蓄積するこ
とにより、横方向の空乏層の伸びが抑制され、高密度の
１次元電子ガス又は０次元電子ガスが蓄積される量子細
線、量子箱又はこれらの組み合わせを形成することがで
きる。
【図１】本発明の第１の実施例による量子細線を説明す
るための平面図及び断面図である。
るための平面図及び断面図である。
【図２】本発明の第２の実施例による量子箱を説明する
ための平面図及び断面図である。
ための平面図及び断面図である。
【図３】本発明の第３の実施例による量子細線及び量子
箱を組み合わせたものを説明するための平面図及び断面
図である。
箱を組み合わせたものを説明するための平面図及び断面
図である。
【図４】本発明の第４の実施例によるＨＥＭＴを説明す
るための平面図及び断面図である。
るための平面図及び断面図である。
【図５】従来の量子細線を説明するための断面図であ
る。
る。
１０：ＳＩ−ＧａＡｓ基板 １２：ｉ型ＧａＡｓ層 １４：ｉ型ＡｌＧａＡｓ層 １６：ｎ+ 型ＡｌＧａＡｓデルタドープ層 １８：ｉ型ＡｌＧａＡｓ層 ２０：１次元電子ガス ２２ａ、２２ｂ、…、２２ｅ：量子細線 ２４：ｎ+ 型ＡｌＧａＡｓデルタドープ層 ２６：０次元電子ガス ２８ａａ、２８ｂａ、２８ｃａ、２８ａｂ、…、２８ｃ
ｆ：量子箱 ３０：ｎ+ 型ＡｌＧａＡｓデルタドープ層 ３２：０次元電子ガス ３４ａａ、３４ｂａ、３４ｃａ、３４ａｂ、…、３４ｃ
ｃ：量子箱 ３６：１次元電子ガス ３８ａ、３８ｂ、…、３８ｅ：量子細線 ４０：ＳＩ−ＧａＡｓ基板 ４２：ｉ型ＧａＡｓチャネル層 ４４：ＡｌＧａＡｓ電子供給層 ４６：ｎ型ＧａＡｓキャップ層 ４８：ソース領域 ５０：ドレイン領域 ５２：ソース電極 ５４：ドレイン電極 ５６：ゲ−ト電極 ５８：ｉ型ＡｌＧａＡｓ層 ６０：ｎ+ 型ＡｌＧａＡｓデルタドープ層 ６２：ｉ型ＡｌＧａＡｓ層 ６４：１次元電子ガス ６６ａ、６６ｂ、…、６６ｄ：量子細線 ７０：ＳＩ−ＧａＡｓ基板 ７２：ｉ型ＧａＡｓチャネル層 ７４：ｎ型ＡｌＧａＡｓ電子供給層 ７６：ｎ型ＧａＡｓキャップ層 ７８：ゲート電極 ８０：１次元電子ガス
ｆ：量子箱 ３０：ｎ+ 型ＡｌＧａＡｓデルタドープ層 ３２：０次元電子ガス ３４ａａ、３４ｂａ、３４ｃａ、３４ａｂ、…、３４ｃ
ｃ：量子箱 ３６：１次元電子ガス ３８ａ、３８ｂ、…、３８ｅ：量子細線 ４０：ＳＩ−ＧａＡｓ基板 ４２：ｉ型ＧａＡｓチャネル層 ４４：ＡｌＧａＡｓ電子供給層 ４６：ｎ型ＧａＡｓキャップ層 ４８：ソース領域 ５０：ドレイン領域 ５２：ソース電極 ５４：ドレイン電極 ５６：ゲ−ト電極 ５８：ｉ型ＡｌＧａＡｓ層 ６０：ｎ+ 型ＡｌＧａＡｓデルタドープ層 ６２：ｉ型ＡｌＧａＡｓ層 ６４：１次元電子ガス ６６ａ、６６ｂ、…、６６ｄ：量子細線 ７０：ＳＩ−ＧａＡｓ基板 ７２：ｉ型ＧａＡｓチャネル層 ７４：ｎ型ＡｌＧａＡｓ電子供給層 ７６：ｎ型ＧａＡｓキャップ層 ７８：ゲート電極 ８０：１次元電子ガス
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/812
Claims (7)
- 【請求項１】 基板上に形成されたノンドープの第１の
半導体層と、 前記第１の半導体層上に形成され、前記第１の半導体層
より広いバンドギャップを有し、表面に所定の幅と深さ
をもつストライプ状の凹部が所定の間隔をおいて配列さ
れているコルゲーションを有するノンドープの第２の半
導体層と、 前記第２の半導体層表面に所定の不純物をデルタドーピ
ングして形成されたデルタドープ層と、 前記デルタドープ層上に形成され、前記第２の半導体層
と同じ物質からなるノンドープの第３の半導体層とを有
し、 前記第１の半導体層の前記第２の半導体層とのヘテロ接
合界面近傍に、１次元キャリアガスが蓄積されているこ
とを特徴とする量子細線。 - 【請求項２】 請求項１記載の量子細線において、 前記第２の半導体層表面に配列されている前記ストライ
プ状の凹部に、所定の幅と長さと前記ストライプ状の凹
部より更に深い深さをもつドット状の凹部が所定の間隔
をおいて配置されており、 前記第１の半導体層の前記第２の半導体層とのヘテロ接
合界面近傍に、ガス濃度が変調している１次元キャリア
ガスが蓄積されていることを特徴とする量子細線。 - 【請求項３】 基板上に形成されたノンドープの第１の
半導体層と、 前記第１の半導体層上に形成され、前記第１の半導体層
より広いバンドギャップを有し、表面に所定の幅と長さ
と深さをもつドット状の凹部が所定の間隔をおいて配置
されているコルゲーションを有するノンドープの第２の
半導体層と、 前記第２の半導体層表面に所定の不純物をデルタドーピ
ングして形成されたデルタドープ層と、 前記デルタドープ層上に形成され、前記第２の半導体層
と同じ物質からなるノンドープの第３の半導体層とを有
し、 前記第１の半導体層の前記第２の半導体層とのヘテロ接
合界面近傍に、０次元キャリアガスが蓄積されているこ
とを特徴とする量子箱。 - 【請求項４】 請求項３記載の量子箱において、 前記第２の半導体層表面に配置されている前記ドット状
の凹部の一方向のみにおける間隔が、前記凹部間にトン
ネル効果によるキャリアの移動が生じる距離であり、 前記第１の半導体層の前記第２の半導体層とのヘテロ接
合界面近傍に蓄積された０次元キャリアガスが、トンネ
ル効果によって結合していることを特徴とする量子箱。 - 【請求項５】 半絶縁性基板と、前記半絶縁性基板上に
形成されたノンドープのチャネル層と、前記チャネル層
上にヘテロ接合されたキャリア供給層と、前記チャネル
層にオーミックに接続するソース及びドレインと、前記
ソース及び前記ドレイン間に挟まれた前記キャリア供給
層上に形成されたゲートとを有し、前記チャネル層の前
記キャリア供給層とのヘテロ接合界面近傍に蓄積される
キャリアガスを前記ゲートによって制御する半導体装置
において、 前記キャリア供給層が、前記チャネル層より広いバンド
ギャップを有し、表面に所定の幅と深さをもつストライ
プ状の凹部が所定の間隔をおいて配列されているコルゲ
ーションを有するノンドープの第１の半導体層と、前記
第１の半導体層表面に所定の不純物をデルタドーピング
して形成されたデルタドープ層と、前記デルタドープ層
上に形成され、前記第１の半導体層と同じ物質からなる
ノンドープの第２の半導体層とを有し、 前記チャネル層の前記第１の半導体層とのヘテロ接合界
面近傍に蓄積されたキャリアガスが、１次元キャリアガ
スとなることを特徴とする半導体装置。 - 【請求項６】 請求項５記載の半導体装置において、 前記キャリア供給層の前記第１の半導体層表面に配列さ
れている前記ストライプ状の凹部に、所定の幅と長さと
前記ストライプ状の凹部より更に深い深さをもつドット
状の凹部が所定の間隔をおいて配置されており、 前記チャネル層の前記第１の半導体層とのヘテロ接合界
面近傍に蓄積されたキャリアガスが、ガス濃度の変調し
ている１次元キャリアガスとなることを特徴とする半導
体装置。 - 【請求項７】 半絶縁性基板と、前記半絶縁性基板上に
形成されたノンドープのチャネル層と、前記チャネル層
上にヘテロ接合されたキャリア供給層と、前記チャネル
層にオーミックに接続するソース及びドレインと、前記
ソース及び前記ドレイン間に挟まれた前記キャリア供給
層上に形成されたゲートとを有し、前記チャネル層の前
記キャリア供給層とのヘテロ接合界面近傍に蓄積された
キャリアガスを前記ゲートによって制御する半導体装置
において、 前記キャリア供給層が、前記チャネル層より広いバンド
ギャップを有し、表面に所定の幅と長さと深さをもつド
ット状の凹部が所定の間隔をおいて配置されているコル
ゲーションを有するノンドープの第１の半導体層と、前
記第１の半導体層表面に所定の不純物をデルタドーピン
グして形成されたデルタドープ層と、前記デルタドープ
層上に形成され、前記第１の半導体層と同じ物質からな
るノンドープの第２の半導体層とを有し、 前記第２の半導体層表面にドット状に配置されている前
記凹部の一方向のみにおける間隔が、前記凹部間にトン
ネル効果によるキャリアの移動が生じる距離であり、 前記チャネル層の前記第１の半導体層とのヘテロ接合界
面近傍に蓄積されたキャリアガスが、ガス濃度の変調し
ている１次元キャリアガスとなることを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7684992A JPH05283711A (ja) | 1992-03-31 | 1992-03-31 | 量子細線及び量子箱並びに量子細線、量子箱を用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7684992A JPH05283711A (ja) | 1992-03-31 | 1992-03-31 | 量子細線及び量子箱並びに量子細線、量子箱を用いた半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05283711A true JPH05283711A (ja) | 1993-10-29 |
Family
ID=13617108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7684992A Withdrawn JPH05283711A (ja) | 1992-03-31 | 1992-03-31 | 量子細線及び量子箱並びに量子細線、量子箱を用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05283711A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06120521A (ja) * | 1992-10-06 | 1994-04-28 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
-
1992
- 1992-03-31 JP JP7684992A patent/JPH05283711A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06120521A (ja) * | 1992-10-06 | 1994-04-28 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5701019A (en) | Semiconductor device having first and second stacked semiconductor layers, with electrical contact to the first semiconductor layer | |
| US5889288A (en) | Semiconductor quantum dot device | |
| GB2295488A (en) | Semiconductor device | |
| US5530272A (en) | High electron mobility transistor including periodic heterojunction interface | |
| JP3177951B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH06232417A (ja) | 半導体装置およびその製造方法 | |
| US5729030A (en) | Semiconductor device | |
| JPS63316484A (ja) | 量子効果半導体装置 | |
| US5497015A (en) | Quantum interference transistor | |
| EP0602671B1 (en) | Heterojunction field effect transistor having an improved transistor characteristic | |
| JPH05283711A (ja) | 量子細線及び量子箱並びに量子細線、量子箱を用いた半導体装置 | |
| JP2629408B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| US5369044A (en) | Method for producing a semiconductor device | |
| US6242765B1 (en) | Field effect transistor and its manufacturing method | |
| JPH07307462A (ja) | 半導体装置およびその製造方法 | |
| JPH07105490B2 (ja) | 半導体装置 | |
| JPH04369843A (ja) | 半導体装置およびその製造方法 | |
| JP3794461B2 (ja) | 電子結晶あるいは正孔結晶 | |
| JPH088360B2 (ja) | トンネルトランジスタおよびその製造方法 | |
| JPH0684959A (ja) | 高電子移動度電界効果半導体装置 | |
| JP2594999B2 (ja) | 半導体装置の製造方法 | |
| JP2803555B2 (ja) | 極微細トンネル障壁の作製方法 | |
| JP2658513B2 (ja) | 電界効果トランジスタ | |
| JP3233167B2 (ja) | 半導体装置 | |
| JP3064559B2 (ja) | 高電子移動度トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990608 |