JP3794461B2 - 電子結晶あるいは正孔結晶 - Google Patents
電子結晶あるいは正孔結晶 Download PDFInfo
- Publication number
- JP3794461B2 JP3794461B2 JP12405199A JP12405199A JP3794461B2 JP 3794461 B2 JP3794461 B2 JP 3794461B2 JP 12405199 A JP12405199 A JP 12405199A JP 12405199 A JP12405199 A JP 12405199A JP 3794461 B2 JP3794461 B2 JP 3794461B2
- Authority
- JP
- Japan
- Prior art keywords
- crystal
- electron
- potential
- hole
- electrons
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は電子結晶あるいは正孔結晶に係る。より詳細には、半導体中に規則正しくキャリヤ（電子あるいは正孔）が並んだ電子結晶あるいは正孔結晶を広い面積に一様にしかも容易に形成することが可能な技術を提供するものであり、ドットアレイを利用した量子計算素子等に好適に応用可能な電子結晶あるいは正孔結晶に関する。
【０００２】
【従来の技術】
半導体ドット構造は量子ビット等の新しいデバイスの可能性を秘めたものとして広く研究されており、ドットが一様に並んだドットアレイの形成に向けて、結晶成長によりドットを規則正しく並べる方法や、微細加工を利用した方法が研究されている。
【０００３】
微細加工を用いた従来の代表的なドットアレイ形成技術を図３（ａ）、（ｂ）に示す。図３に示す構造では、半絶縁性ＧａＡｓ基板３１上にノンドープＧａＡｓ２１、ノンドープＡｌ0.33Ｇａ0.67Ａｓ３３、ＳｉドープＡｌ0.33Ｇａ0.67Ａｓ３４が形成されている。この構造は、ＡｌＧａ／ＧａＡｓ変調ドープ構造の二次元電子ガス（２ＤＥＧ）３５を電子ビームで微細加工したゲートで空乏化し、空乏化されずに残ったところをドットとして使用するものである。
【０００４】
これらの従来の構造ではポテンシャルによる強い閉じこめが行われており、ポテンシャルバリアの高さは電子のフェルミ準位（ＥF）より高い。ここで、強い閉じ込めとは、図３（ｃ）のポテンシャル変化の図に示すように、ポテンシャル障壁がフェルミエネルギー（ＥF）より大きい電圧（ｅＶ）であることである。
【０００５】
ドットアレイの極限が各ドットに電子がひとつづつ入った構造であるが、従来の構造ではポテンシャル閉じこめのみに頼り、強いポテンシャル変調を加えるため、ドットの形状、ドット内の電子数をきちんと制御することは困難であり、ドットアレイのすべてのドットに電子が正確にひとつづつ入った状況を実現することは不可能であった。
【０００６】
【発明が解決しようとする課題】
本発明は上記の従来からのドットアレイ形成技術の問題点を改善し、プロセスダメージが少なく、高品質で均一性にすぐれ、しかもに各ドットに電子が正確にひとつづつ配置されたドットアレイに相当する電子結晶あるいは正孔結晶を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するための本発明の電子結晶あるいは正孔結晶は、半導体ヘテロ界面に形成された二次元キャリヤがキャリヤ間の相互作用により等間隔に格子構造を形成する電子結晶あるいは正孔結晶において、人工的に形成したポテンシャル変調で電子結晶あるいは正孔結晶の形成を促進し、これを固定しており、前記ポテンシャル変調が結晶を形成するキャリヤの平均間隔と同じ周期を有し、各ポテンシャルミニマムに前記キャリヤが１個づつ配置され、前記ポテンシャル変調のポテンシャル障壁はフェルミエネルギーより小さな電圧であることを特徴とする。
【０００８】
【作用】
以下、本発明の作用を電子を例にとり説明する。なお、電子を正孔に換えても同じことが成立する。
【０００９】
本発明の電子結晶あるいは正孔結晶は、従来のポテンシャル閉じ込めだけに頼った強い電子閉じ込めではなく、電子本来のクーロン反発力を主に利用してこれを弱いポテンシャルで支援、制御する新しい考えを提案するものである。ここで弱いポテンシャルとは図２のポテンシャル変化の図に示すように、ポテンシャル障壁がフェルミエネルギー（ＥF）より小さい電圧（ｅＶ）であることである。
【００１０】
例えば平面状に電子を置いた場合、不純物の影響が小さければ、電子・電子間のクーロン反発力により電子は等間隔を保とうとする傾向が生じ、低温で電子結晶を形成する可能性があることは広く物性研究で指摘されている。
【００１１】
しかし、構造の全くない平面では例え電子結晶が形成されたとしても電子の位置は不正確であり、実際には、わずかに残る不均一等の影響で電子結晶と流動性のある電子状態（分数量子状態）が混在したものになり、電子結晶の位置は時間の関数としてふらつくと考えられる。
【００１２】
本発明は、この電子結晶の形成を弱いポテンシャル変調を人工的に与えることにより促進し、電子の位置も正確に固定することを特徴とする。すなわち、従来から行われてきた微細加工によるドットアレイの作成と、一様な二次元電子系でクーロン相互作用により生じる電子結晶の性質の両者の利点を活かし、電子の位置がきちんと定まっている電子結晶を形成し、電子がきちんとひとつづつ配置されたドットアレイを実現することが本発明の特徴である。
【００１３】
本発明の構造は微細加工のみに頼らず、電子が本質的に有する反発力を利用しているため微細加工によるポテンシャル変調は弱くても問題がない。従って、ポテンシャル閉じ込めだけに頼った従来の強い電子閉じ込めでは実現不可能であった、プロセスダメージが少なく、高品質で均一性にすぐれた電子ドットアレイ （電子結晶）を形成することができる。
【００１４】
また、結晶を形成する電子あるいは正孔がノンドープヘテロ界面に電界で形成されていることが好ましい。この場合には、ノンドープヘテロ構造中に電子を電界により形成するため、他の不純物の影響を受けずに電子・電子間の相互作用が促進される効果もある。さらに、この構造では電界強度により平均電子密度を精密に制御できるため、弱いポテンシャル変調の周期とキャリアの間隔をきちんと併せられ、本発明の効果がより明確に実現される。
【００１５】
【実施例】
ここでは実施例の一例として、ポテンシャル変調がキャリアの平均間隔と同じ周期を有し、各ポテンシャルミニマムにキャリヤが１個づつ配置される場合をＡｌＧａＡｓ／ＧａＡｓ系で実現した例を中心に述べる。
【００１６】
図１は本発明の実施例の概略斜視図である。この実施例で用いたウェハは、ｎ型ＧａＡｓ基板１４の上にＡｌＡｓ／ＧａＡｓ（２ｎｍ／２ｎｍ×１００）短周期バリア１３、Ａ１0.33Ｇａ0.67Ａｓ（２０ｎｍ）バリア１２、ＧａＡｓ（２５０ｎｍ）１１を連続的に成長したもので、バックゲートとして用いるｎ型ＧａＡｓ基板１４以外はすべてノンドープである。このウェハの上部からＡｕ−Ｇｅ−Ｎｉのオーミックコンタクト電極１６を形成し、このオーミックコンタクト電極１６とバックゲート電極１７との間に正の電圧を加えていくと、文献１（Y.Hirayama, K.Muraki and T.Saku Applied Physics Letters, 72, pp1745-1747 (1998)）に示されるように、ノンドープのＧａＡｓ／Ａｌ0.33Ｇａ0.67Ａｓへテロ界面に、層に垂直方向に閉じこめられ運動の自由度をなくした電子（二次元電子、２ＤＥＧ）が蓄積される。このヘテロ構造はノンドープであるため高品質の分子線エピタキシ（ＭＢＥ）装置で成長したウェハに於いては高移動度の２次元電子（２ＤＥＧ）１５が形成でき、しかも、バックゲート電圧により電子密度を自由に制御できる。
【００１７】
図１に示す実施例では弱いポテンシャル変調を形成するために、ウェハ表面のコルビノディスクオーミック電極１６ａと１６ｂとの間に、７０ｎｍ周期で三角格子を組むように円形ドット１９を残し、周囲を浅くエッチングする微細加工が電子ビーム露光を用いて施されている。１８がエッチングされた部分である。
【００１８】
本発明の大切な点はこの加工により７０ｎｍ周期の弱いポテンシャル変調をヘテロ界面に形成することであり、円形ドット１９の寸法（本実施例では直径約３０ｎｍ）は特に重要なパラメータではない。同様にエッチングのみで周期的なドットアレイを形成しようとしているわけではなく弱いポテンシャル変調がかかれば良いのでエッチング深さも浅くて良く、本実施例では約１０−２０ｎｍである。エッチング深さが浅くとも良いためにケミカルエッチングで構造を作成することも可能であり、ドライエッチングを用いた場合にも２ＤＥＧ１５へのダメージを最小限に抑えることができる。実際に界面に形成されるポテンシャル変調は図１（ｃ）に示したように対応するフェルミエネルギーＥFより小さなレべルである。
【００１９】
本実施例では２ＤＥＧ１５の特性を二端子測定から直接評価するためにコルビノディスク構造（同心円状に二つのオーミックコンタクト１６ａ，１６ｂが形成された構造）が用いられている。
【００２０】
このコルビノディスク構造で得られた伝導特性を図２（ｂ）に示す。図２（ａ）は比較のために示した弱いポテンシャル変調のない、すなわち何も加工していないａｓ−ｇｒｏｗｎな平坦な表面を有する構造で得られた特性である。
【００２１】
図２（ａ）、（ｂ）ともに磁場をパラメータとしてバックゲート電圧で電子密度を制御した時の低温（７０ｍＫ）での測定結果を示している。この図では特性を簡単に表わすためにコルビノディスクの同心円状のオーミックコンタクト間の二端子抵抗から求めた抵抗率が１０7Ω／ｓｑ．以上の領域を絶縁領域として表している。
【００２２】
何もしていないリファレンス構造では図２（ａ）に示したように量子ホール効果に対応した領域（量子ホール効果絶縁領域）と低電子密度領域に絶縁領域が広がっており、低密度絶縁領域は強磁場領域で磁場の増加とともに電子密度の大きい方に広がる傾向を示す。この領域では電子結晶が形成されている可能性があるが、電子の位置は定まっておらず、不均一性による絶縁の可能性も残る。量子ホール効果絶縁領域は、強磁場中でランダウレベルが分離することによって生ずる絶縁領域である。また、低密度絶縁領域は電子密度が減ることによって起こる絶縁領域である。低密度絶縁領域は、電子密度が減っていったときに結晶化することによって起こる場合や、不純物が多い材料では結晶化を起こす前に電子がポテンシャルのくぼ地に溜まって起こる場合がある。
【００２３】
―方、弱いポテンシャル変調のある構造で得られた図２（ｂ）の特性は全体的にはほとんど図２（ａ）に同じであるが、周期７０ｎｍの三角格子に電子がひとつづつ溜まったことに相当する電子密度１．１７ｘ１０10ｃｍ-2で低密度絶縁領域が広がっていることが確認できる。これはこの領域で確かに電子結晶の形成が促進され、７０ｎｍ周期の三角格子を組む電子結晶が形成されていることを示している。二次元電子系に本来存在する電子・電子クーロン反発を弱い周期ポテンシャルで促進することにより、弱いポテンシャルの谷、すなわち図１の円形状のドット１９の下に各１個づつ電子がきちんと配置された構造が実現されたことになる。なお、量子ホール効果領域での特性も細かい部分を見ると図２（ａ）、（ｂ）で複雑に変化するが、この領域は電子結晶とは直接関係しないためここでは詳細は割愛する。
【００２４】
この実施例では弱いポテンシャルの周期が電子の間隔と等しくなる条件を選んだが、電子結晶の位置を固定するには結晶中のどれかひとつの電子を固定すれば良く、ポテンシャル周期から予想される電子密度の３倍、９倍・・・のところでも電子結晶が形成される可能性がある。実際に図２（ｂ）には示されていないが強磁場領域では３倍の密度に相当する３．５１×１０10ｃｍ-2にも電子結晶に基づく絶縁領域の広がりが確認できる。
【００２５】
また、本実施例では電子密度の制御が容易であり、周囲に不純物がなく電子・電子相互作用が促進される観点からノンドープヘテロ構造へのバックゲートによる電子形成を用いたが、その他の高品質のＡｌＧａＡｓ／ＧａＡｓ変調ドープ構造、ＳｉＯ2／Ｓｉ構造中の電子に対しても弱いポテンシャル変調を適切に与えれば、同様の電子結晶が形成できることも明らかである。
【００２６】
上記実施例においては、エッチングドットを形成することによりポテンシャル変調をかける場合について説明したが、ポテンシャル変調のかけ方としては、それ以外の方法、例えば、ウエハ表面にメタルのメッシュを形成し、それに電圧を印加する方法、ウエハ表面の構造を変化させ表面のフェルミ準位を変調する方法その他の方法を用いても良い。
【００２７】
【発明の効果】
上記のように、本発明を用いれば、低温あるいは磁場中の限られた条件ではあるが、電子の位置をきちんと制御した電子結晶が実現される。この構造は実効的に電子をひとつづつ含むドットアレイとみなすことができ、微細加工によるダメージが小さく、均一性にもすぐれたドットアレイに相当する。従って、理想的なドットアレイではじめて可能になる量子ビット等に応用できる効果がある。
【図面の簡単な説明】
【図１】本発明の実施例に係り、（ａ）は斜視図、（ｂ）は断面図、（ｃ）はヘテロ界面におけるポテンシャルを示すグラフである。
【図２】（ａ）比較試料の伝導特性（絶縁領域のダイアグラム）を示す図、（ｂ）本発明の実施例で得られた伝導特性（絶縁領域のダイアグラム）を示す図である。
【図３】従来例に係り、（ａ）は斜視図、（ｂ）は断面図、（ｃ）はヘテロ界面におけるポテンシャルを示すグラフである。
【記号の説明】
１１ ノンドープＧａＡｓ （２５０ｎｍ）
１２ ノンドープＡｌ0.33Ｇａ0.67Ａｓ （２０ｎｍ）
１３ ノンドープＡｌＡｓ／ＧａＡｓ（（２ｎｍ／２ｎｍ）×１００）
１４ ｎ型ＧａＡｓ基板
１５ 二次元電子
１６ａ，１６ｂ コルビノディスクオーミック電極
１７ バックゲートオーミック電極
１８ １０−２０ｎｍエッチングされた領域
１９ エッチングされずに残った領域
２１ 低密度絶縁領域
２２ 量子ホール効果絶縁領域（ｖ＝１／３）
２３ 量子ホール効果絶縁領域（ｖ＝２／３）
２４ 量子ホール効果絶縁領域（ｖ＝１）
２５ 量子ホール効果絶縁領域（ｖ＝２）
２６ 量子ホール効果絶縁領域（ｖ＝３）
２７ 量子ホール効果絶縁領域（ｖ＝４）
２８ 電子結晶形成に対応した絶縁領域
３１ 半絶縁性ＧａＡＳ基板
３２ ノンドープＧａＡｓ （１μｍ）
３３ ノンドープＡｌ0.33Ｇａ0.67Ａｓ（２５ｎｍ）
３４ ＳｉドープＡｌ0.33Ｇａ0.67Ａｓ（３５ｎｍ）
３５ 二次元電子
３６ 微細なショットキーゲートメタル（幅３０ｎｍ、周期１５０ｎｍ）
【産業上の利用分野】
本発明は電子結晶あるいは正孔結晶に係る。より詳細には、半導体中に規則正しくキャリヤ（電子あるいは正孔）が並んだ電子結晶あるいは正孔結晶を広い面積に一様にしかも容易に形成することが可能な技術を提供するものであり、ドットアレイを利用した量子計算素子等に好適に応用可能な電子結晶あるいは正孔結晶に関する。
【０００２】
【従来の技術】
半導体ドット構造は量子ビット等の新しいデバイスの可能性を秘めたものとして広く研究されており、ドットが一様に並んだドットアレイの形成に向けて、結晶成長によりドットを規則正しく並べる方法や、微細加工を利用した方法が研究されている。
【０００３】
微細加工を用いた従来の代表的なドットアレイ形成技術を図３（ａ）、（ｂ）に示す。図３に示す構造では、半絶縁性ＧａＡｓ基板３１上にノンドープＧａＡｓ２１、ノンドープＡｌ0.33Ｇａ0.67Ａｓ３３、ＳｉドープＡｌ0.33Ｇａ0.67Ａｓ３４が形成されている。この構造は、ＡｌＧａ／ＧａＡｓ変調ドープ構造の二次元電子ガス（２ＤＥＧ）３５を電子ビームで微細加工したゲートで空乏化し、空乏化されずに残ったところをドットとして使用するものである。
【０００４】
これらの従来の構造ではポテンシャルによる強い閉じこめが行われており、ポテンシャルバリアの高さは電子のフェルミ準位（ＥF）より高い。ここで、強い閉じ込めとは、図３（ｃ）のポテンシャル変化の図に示すように、ポテンシャル障壁がフェルミエネルギー（ＥF）より大きい電圧（ｅＶ）であることである。
【０００５】
ドットアレイの極限が各ドットに電子がひとつづつ入った構造であるが、従来の構造ではポテンシャル閉じこめのみに頼り、強いポテンシャル変調を加えるため、ドットの形状、ドット内の電子数をきちんと制御することは困難であり、ドットアレイのすべてのドットに電子が正確にひとつづつ入った状況を実現することは不可能であった。
【０００６】
【発明が解決しようとする課題】
本発明は上記の従来からのドットアレイ形成技術の問題点を改善し、プロセスダメージが少なく、高品質で均一性にすぐれ、しかもに各ドットに電子が正確にひとつづつ配置されたドットアレイに相当する電子結晶あるいは正孔結晶を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するための本発明の電子結晶あるいは正孔結晶は、半導体ヘテロ界面に形成された二次元キャリヤがキャリヤ間の相互作用により等間隔に格子構造を形成する電子結晶あるいは正孔結晶において、人工的に形成したポテンシャル変調で電子結晶あるいは正孔結晶の形成を促進し、これを固定しており、前記ポテンシャル変調が結晶を形成するキャリヤの平均間隔と同じ周期を有し、各ポテンシャルミニマムに前記キャリヤが１個づつ配置され、前記ポテンシャル変調のポテンシャル障壁はフェルミエネルギーより小さな電圧であることを特徴とする。
【０００８】
【作用】
以下、本発明の作用を電子を例にとり説明する。なお、電子を正孔に換えても同じことが成立する。
【０００９】
本発明の電子結晶あるいは正孔結晶は、従来のポテンシャル閉じ込めだけに頼った強い電子閉じ込めではなく、電子本来のクーロン反発力を主に利用してこれを弱いポテンシャルで支援、制御する新しい考えを提案するものである。ここで弱いポテンシャルとは図２のポテンシャル変化の図に示すように、ポテンシャル障壁がフェルミエネルギー（ＥF）より小さい電圧（ｅＶ）であることである。
【００１０】
例えば平面状に電子を置いた場合、不純物の影響が小さければ、電子・電子間のクーロン反発力により電子は等間隔を保とうとする傾向が生じ、低温で電子結晶を形成する可能性があることは広く物性研究で指摘されている。
【００１１】
しかし、構造の全くない平面では例え電子結晶が形成されたとしても電子の位置は不正確であり、実際には、わずかに残る不均一等の影響で電子結晶と流動性のある電子状態（分数量子状態）が混在したものになり、電子結晶の位置は時間の関数としてふらつくと考えられる。
【００１２】
本発明は、この電子結晶の形成を弱いポテンシャル変調を人工的に与えることにより促進し、電子の位置も正確に固定することを特徴とする。すなわち、従来から行われてきた微細加工によるドットアレイの作成と、一様な二次元電子系でクーロン相互作用により生じる電子結晶の性質の両者の利点を活かし、電子の位置がきちんと定まっている電子結晶を形成し、電子がきちんとひとつづつ配置されたドットアレイを実現することが本発明の特徴である。
【００１３】
本発明の構造は微細加工のみに頼らず、電子が本質的に有する反発力を利用しているため微細加工によるポテンシャル変調は弱くても問題がない。従って、ポテンシャル閉じ込めだけに頼った従来の強い電子閉じ込めでは実現不可能であった、プロセスダメージが少なく、高品質で均一性にすぐれた電子ドットアレイ （電子結晶）を形成することができる。
【００１４】
また、結晶を形成する電子あるいは正孔がノンドープヘテロ界面に電界で形成されていることが好ましい。この場合には、ノンドープヘテロ構造中に電子を電界により形成するため、他の不純物の影響を受けずに電子・電子間の相互作用が促進される効果もある。さらに、この構造では電界強度により平均電子密度を精密に制御できるため、弱いポテンシャル変調の周期とキャリアの間隔をきちんと併せられ、本発明の効果がより明確に実現される。
【００１５】
【実施例】
ここでは実施例の一例として、ポテンシャル変調がキャリアの平均間隔と同じ周期を有し、各ポテンシャルミニマムにキャリヤが１個づつ配置される場合をＡｌＧａＡｓ／ＧａＡｓ系で実現した例を中心に述べる。
【００１６】
図１は本発明の実施例の概略斜視図である。この実施例で用いたウェハは、ｎ型ＧａＡｓ基板１４の上にＡｌＡｓ／ＧａＡｓ（２ｎｍ／２ｎｍ×１００）短周期バリア１３、Ａ１0.33Ｇａ0.67Ａｓ（２０ｎｍ）バリア１２、ＧａＡｓ（２５０ｎｍ）１１を連続的に成長したもので、バックゲートとして用いるｎ型ＧａＡｓ基板１４以外はすべてノンドープである。このウェハの上部からＡｕ−Ｇｅ−Ｎｉのオーミックコンタクト電極１６を形成し、このオーミックコンタクト電極１６とバックゲート電極１７との間に正の電圧を加えていくと、文献１（Y.Hirayama, K.Muraki and T.Saku Applied Physics Letters, 72, pp1745-1747 (1998)）に示されるように、ノンドープのＧａＡｓ／Ａｌ0.33Ｇａ0.67Ａｓへテロ界面に、層に垂直方向に閉じこめられ運動の自由度をなくした電子（二次元電子、２ＤＥＧ）が蓄積される。このヘテロ構造はノンドープであるため高品質の分子線エピタキシ（ＭＢＥ）装置で成長したウェハに於いては高移動度の２次元電子（２ＤＥＧ）１５が形成でき、しかも、バックゲート電圧により電子密度を自由に制御できる。
【００１７】
図１に示す実施例では弱いポテンシャル変調を形成するために、ウェハ表面のコルビノディスクオーミック電極１６ａと１６ｂとの間に、７０ｎｍ周期で三角格子を組むように円形ドット１９を残し、周囲を浅くエッチングする微細加工が電子ビーム露光を用いて施されている。１８がエッチングされた部分である。
【００１８】
本発明の大切な点はこの加工により７０ｎｍ周期の弱いポテンシャル変調をヘテロ界面に形成することであり、円形ドット１９の寸法（本実施例では直径約３０ｎｍ）は特に重要なパラメータではない。同様にエッチングのみで周期的なドットアレイを形成しようとしているわけではなく弱いポテンシャル変調がかかれば良いのでエッチング深さも浅くて良く、本実施例では約１０−２０ｎｍである。エッチング深さが浅くとも良いためにケミカルエッチングで構造を作成することも可能であり、ドライエッチングを用いた場合にも２ＤＥＧ１５へのダメージを最小限に抑えることができる。実際に界面に形成されるポテンシャル変調は図１（ｃ）に示したように対応するフェルミエネルギーＥFより小さなレべルである。
【００１９】
本実施例では２ＤＥＧ１５の特性を二端子測定から直接評価するためにコルビノディスク構造（同心円状に二つのオーミックコンタクト１６ａ，１６ｂが形成された構造）が用いられている。
【００２０】
このコルビノディスク構造で得られた伝導特性を図２（ｂ）に示す。図２（ａ）は比較のために示した弱いポテンシャル変調のない、すなわち何も加工していないａｓ−ｇｒｏｗｎな平坦な表面を有する構造で得られた特性である。
【００２１】
図２（ａ）、（ｂ）ともに磁場をパラメータとしてバックゲート電圧で電子密度を制御した時の低温（７０ｍＫ）での測定結果を示している。この図では特性を簡単に表わすためにコルビノディスクの同心円状のオーミックコンタクト間の二端子抵抗から求めた抵抗率が１０7Ω／ｓｑ．以上の領域を絶縁領域として表している。
【００２２】
何もしていないリファレンス構造では図２（ａ）に示したように量子ホール効果に対応した領域（量子ホール効果絶縁領域）と低電子密度領域に絶縁領域が広がっており、低密度絶縁領域は強磁場領域で磁場の増加とともに電子密度の大きい方に広がる傾向を示す。この領域では電子結晶が形成されている可能性があるが、電子の位置は定まっておらず、不均一性による絶縁の可能性も残る。量子ホール効果絶縁領域は、強磁場中でランダウレベルが分離することによって生ずる絶縁領域である。また、低密度絶縁領域は電子密度が減ることによって起こる絶縁領域である。低密度絶縁領域は、電子密度が減っていったときに結晶化することによって起こる場合や、不純物が多い材料では結晶化を起こす前に電子がポテンシャルのくぼ地に溜まって起こる場合がある。
【００２３】
―方、弱いポテンシャル変調のある構造で得られた図２（ｂ）の特性は全体的にはほとんど図２（ａ）に同じであるが、周期７０ｎｍの三角格子に電子がひとつづつ溜まったことに相当する電子密度１．１７ｘ１０10ｃｍ-2で低密度絶縁領域が広がっていることが確認できる。これはこの領域で確かに電子結晶の形成が促進され、７０ｎｍ周期の三角格子を組む電子結晶が形成されていることを示している。二次元電子系に本来存在する電子・電子クーロン反発を弱い周期ポテンシャルで促進することにより、弱いポテンシャルの谷、すなわち図１の円形状のドット１９の下に各１個づつ電子がきちんと配置された構造が実現されたことになる。なお、量子ホール効果領域での特性も細かい部分を見ると図２（ａ）、（ｂ）で複雑に変化するが、この領域は電子結晶とは直接関係しないためここでは詳細は割愛する。
【００２４】
この実施例では弱いポテンシャルの周期が電子の間隔と等しくなる条件を選んだが、電子結晶の位置を固定するには結晶中のどれかひとつの電子を固定すれば良く、ポテンシャル周期から予想される電子密度の３倍、９倍・・・のところでも電子結晶が形成される可能性がある。実際に図２（ｂ）には示されていないが強磁場領域では３倍の密度に相当する３．５１×１０10ｃｍ-2にも電子結晶に基づく絶縁領域の広がりが確認できる。
【００２５】
また、本実施例では電子密度の制御が容易であり、周囲に不純物がなく電子・電子相互作用が促進される観点からノンドープヘテロ構造へのバックゲートによる電子形成を用いたが、その他の高品質のＡｌＧａＡｓ／ＧａＡｓ変調ドープ構造、ＳｉＯ2／Ｓｉ構造中の電子に対しても弱いポテンシャル変調を適切に与えれば、同様の電子結晶が形成できることも明らかである。
【００２６】
上記実施例においては、エッチングドットを形成することによりポテンシャル変調をかける場合について説明したが、ポテンシャル変調のかけ方としては、それ以外の方法、例えば、ウエハ表面にメタルのメッシュを形成し、それに電圧を印加する方法、ウエハ表面の構造を変化させ表面のフェルミ準位を変調する方法その他の方法を用いても良い。
【００２７】
【発明の効果】
上記のように、本発明を用いれば、低温あるいは磁場中の限られた条件ではあるが、電子の位置をきちんと制御した電子結晶が実現される。この構造は実効的に電子をひとつづつ含むドットアレイとみなすことができ、微細加工によるダメージが小さく、均一性にもすぐれたドットアレイに相当する。従って、理想的なドットアレイではじめて可能になる量子ビット等に応用できる効果がある。
【図面の簡単な説明】
【図１】本発明の実施例に係り、（ａ）は斜視図、（ｂ）は断面図、（ｃ）はヘテロ界面におけるポテンシャルを示すグラフである。
【図２】（ａ）比較試料の伝導特性（絶縁領域のダイアグラム）を示す図、（ｂ）本発明の実施例で得られた伝導特性（絶縁領域のダイアグラム）を示す図である。
【図３】従来例に係り、（ａ）は斜視図、（ｂ）は断面図、（ｃ）はヘテロ界面におけるポテンシャルを示すグラフである。
【記号の説明】
１１ ノンドープＧａＡｓ （２５０ｎｍ）
１２ ノンドープＡｌ0.33Ｇａ0.67Ａｓ （２０ｎｍ）
１３ ノンドープＡｌＡｓ／ＧａＡｓ（（２ｎｍ／２ｎｍ）×１００）
１４ ｎ型ＧａＡｓ基板
１５ 二次元電子
１６ａ，１６ｂ コルビノディスクオーミック電極
１７ バックゲートオーミック電極
１８ １０−２０ｎｍエッチングされた領域
１９ エッチングされずに残った領域
２１ 低密度絶縁領域
２２ 量子ホール効果絶縁領域（ｖ＝１／３）
２３ 量子ホール効果絶縁領域（ｖ＝２／３）
２４ 量子ホール効果絶縁領域（ｖ＝１）
２５ 量子ホール効果絶縁領域（ｖ＝２）
２６ 量子ホール効果絶縁領域（ｖ＝３）
２７ 量子ホール効果絶縁領域（ｖ＝４）
２８ 電子結晶形成に対応した絶縁領域
３１ 半絶縁性ＧａＡＳ基板
３２ ノンドープＧａＡｓ （１μｍ）
３３ ノンドープＡｌ0.33Ｇａ0.67Ａｓ（２５ｎｍ）
３４ ＳｉドープＡｌ0.33Ｇａ0.67Ａｓ（３５ｎｍ）
３５ 二次元電子
３６ 微細なショットキーゲートメタル（幅３０ｎｍ、周期１５０ｎｍ）
Claims (3)
- 半導体ヘテロ界面に形成された二次元キャリヤがキャリヤ間の相互作用により等間隔に格子構造を形成する電子結晶あるいは正孔結晶において、人工的に形成したポテンシャル変調で電子結晶あるいは正孔結晶の形成を促進し、これを固定しており、
前記ポテンシャル変調が結晶を形成するキャリヤの平均間隔と同じ周期を有し、各ポテンシャルミニマムに前記キャリヤが１個づつ配置され、
前記ポテンシャル変調のポテンシャル障壁はフェルミエネルギーより小さな電圧であることを特徴とする電子結晶あるいは正孔結晶。 - 前記結晶を形成するキャリヤがノンドープヘテロ界面に電界で形成されていることを特徴とする請求項１に記載の電子結晶あるいは正孔結晶。
- 前記ポテンシャル変調を与えるエッチングドットはエッチングで残った部分で形成されていることを特徴とする請求項１又は２に記載の電子結晶あるいは正孔結晶。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12405199A JP3794461B2 (ja) | 1999-04-30 | 1999-04-30 | 電子結晶あるいは正孔結晶 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12405199A JP3794461B2 (ja) | 1999-04-30 | 1999-04-30 | 電子結晶あるいは正孔結晶 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000315786A JP2000315786A (ja) | 2000-11-14 |
| JP3794461B2 true JP3794461B2 (ja) | 2006-07-05 |
Family
ID=14875771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12405199A Expired - Fee Related JP3794461B2 (ja) | 1999-04-30 | 1999-04-30 | 電子結晶あるいは正孔結晶 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3794461B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100849384B1 (ko) | 2005-10-21 | 2008-07-31 | 한국생명공학연구원 | 나노갭 및 나노갭 센서의 제조방법 |
| CN103227185B (zh) * | 2013-04-12 | 2015-12-02 | 中国科学院合肥物质科学研究院 | 用于远红外通讯的栅压控制的二维电子气量子匣子 |
| US11063138B2 (en) | 2017-06-24 | 2021-07-13 | Intel Corporation | Quantum dot devices |
-
1999
- 1999-04-30 JP JP12405199A patent/JP3794461B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000315786A (ja) | 2000-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11024734B2 (en) | Three dimensional vertically structured electronic devices | |
| US5701016A (en) | Semiconductor device and method for its manufacture | |
| EP2472585B1 (en) | Tunnel field effect transistor and method for manufacturing same | |
| US6753593B1 (en) | Quantum wire field-effect transistor and method of making the same | |
| JP2533218B2 (ja) | 量子力学的効果デバイス | |
| JP2701633B2 (ja) | 半導体装置 | |
| US4872038A (en) | Lateral surface superlattice having negative differential conductivity novel process for producing same | |
| JP3177951B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| US6139483A (en) | Method of forming lateral resonant tunneling devices | |
| JP3794461B2 (ja) | 電子結晶あるいは正孔結晶 | |
| Zawawi et al. | Design and fabrication of low power GaAs/AlAs resonant tunneling diodes | |
| JP5580138B2 (ja) | 電界効果トランジスタ | |
| US20200335606A1 (en) | Vertical tunneling field-effect transistor and method of fabricating the same | |
| JP5335194B2 (ja) | 半導体構造 | |
| JP4334246B2 (ja) | 量子半導体装置及びその製造方法 | |
| Okada et al. | A novel wrap-gate-controlled single electron transistor formed on an InGaAs ridge quantum wire grown by selective MBE | |
| JPH0817241B2 (ja) | 細線電界効果トランジスタ及びその製造方法 | |
| Sugaya et al. | Observation of negative differential resistance of a trench-type narrow InGaAs quantum-wire field-effect transistor on a (311) A InP substrate | |
| JP4704614B2 (ja) | 半導体素子及びその製造方法 | |
| JP2815820B2 (ja) | 化合物半導体装置とその製造方法 | |
| Keswani et al. | Fabrication and characterization of sub-micron scale hall devices from 2-dimensional electron gas at the heterostrutcure of GaAs/AlGaAs | |
| JPH04369843A (ja) | 半導体装置およびその製造方法 | |
| KR100399055B1 (ko) | 변형에 기인한 자기양자점을 이용한 단전자 트랜지스터 | |
| JPH07105490B2 (ja) | 半導体装置 | |
| Gustafson et al. | Lateral current confinement in selectively grown resonant tunneling transistor with an embedded gate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051012 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060405 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20100421 |
|
| LAPS | Cancellation because of no payment of annual fees |