JP4334246B2 - 量子半導体装置及びその製造方法 - Google Patents

量子半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4334246B2
JP4334246B2 JP2003051177A JP2003051177A JP4334246B2 JP 4334246 B2 JP4334246 B2 JP 4334246B2 JP 2003051177 A JP2003051177 A JP 2003051177A JP 2003051177 A JP2003051177 A JP 2003051177A JP 4334246 B2 JP4334246 B2 JP 4334246B2
Authority
JP
Japan
Prior art keywords
quantum
semiconductor device
dot
layer
quantum dots
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003051177A
Other languages
English (en)
Other versions
JP2004260078A (ja
Inventor
海智 宋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2003051177A priority Critical patent/JP4334246B2/ja
Priority to US10/781,684 priority patent/US7285794B2/en
Publication of JP2004260078A publication Critical patent/JP2004260078A/ja
Application granted granted Critical
Publication of JP4334246B2 publication Critical patent/JP4334246B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H01L29/127—Quantum box structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66469—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with one- or zero-dimensional channel, e.g. quantum wire field-effect transistors, in-plane gate transistors [IPG], single electron transistors [SET], Coulomb blockade transistors, striped channel transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、量子半導体装置及びその製造方法に係り、特に量子ドットを有する量子半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、ＭＯＳトランジスタ等の半導体装置の微細化が、急速に進められている。
【０００３】
しかし、ＭＯＳトランジスタ等の半導体装置の微細化には限界がある。例えば、ＭＯＳトランジスタにおいてゲート長を短くしすぎると、正常にスイッチングすることができなくなってしまう。
【０００４】
そこで、更なる微細化を実現しうるデバイスとして、単一電子デバイスが提案されている。単一電子デバイスは、消費電力が非常に小さいため、低消費電力化の観点からも大きな注目を集めている。
【０００５】
例えば、特許文献１では、二次元電子構造を有する半導体上に複数に分割された第１のゲート電極が形成され、第１のゲート電極により囲まれた領域上に絶縁膜を介して第２のゲート電極が形成された単一電子トランジスタが提案されている。このような単一電子トランジスタでは、第１のゲート電極に電圧を印加することにより生じる空乏層により、電子閉じ込め領域が形成される。そして、第２の電極に電圧を印加することにより、単一の電子の移動を制御することが可能となる。
【０００６】
また、特許文献２では、量子線を用いて単一電子トランジスタを構成することが提案されている。
【０００７】
また、特許文献３では、半導体表面に形成された凹部内に量子箱を形成することにより構成された単一電子トランジスタが提案されている。
【０００８】
しかしながら、上記のような提案されている単一電子デバイスは、比較的大きな領域に電子を閉じ込めるものであるため、離散的なエネルギー準位を得ることができず、クーロンブロッケードのような古典的な効果しか得られなかった。しかも、温度を十分に低く設定しなければ、クーロンブロッケードを起こすことができなかった。
【０００９】
比較的高温においてクーロンブロッケードを起こすためには、量子ドットを微小に形成することが必要である。微小な量子ドットにおいては離散的なエネルギー準位が得られるため、比較的高温においてもクーロンブロッケードを起こすことが可能となる。例えば、室温においてクーロンブロッケードを起こすためには、量子ドットのサイズを１０ｎｍ程度以下に設定する必要がある。
【００１０】
特許文献４では、基板に形成された段差の側壁部に微小な量子ドットが形成され、量子ドットを覆うようにゲート電極が形成された単一電子デバイスが提案されている。特許文献４では、微小な量子ドットが用いられているため、比較的高温における動作が可能となる。
【００１１】
【特許文献１】
特開平６−１９６７２０号公報
【特許文献２】
特表２００２−５１８８５１号公報
【特許文献３】
特開平１０−３０３４０８号公報
【特許文献４】
特開平１１−１５０２６１号公報
【特許文献５】
特開平０５−２１１３４２号公報
【特許文献６】
特開２０００−９１４５１号公報
【特許文献７】
特開２００１−７３１５号公報
【非特許文献１】
Keyser et al., Appl. Phys. Lett. 76, 457 (2000)
【非特許文献２】
T. Fujisawa et al., Phys. Rev. B63, 081304R (2001)
【００１２】
【発明が解決しようとする課題】
しかしながら、特許文献４において提案されている単一電子デバイスは、動作が極めて複雑であり、実用化が困難であった。
【００１３】
本発明の目的は、微小な量子ドットを用いた有用な量子半導体装置及びその製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的は、基板上に形成され、二次元キャリアガスが形成された第１の半導体層と、前記第１の半導体層上に形成された量子ドットと、前記第１の半導体層上に、前記量子ドットを埋め込むように形成された第２の半導体層と、前記第２の半導体層表面における前記量子ドット上の位置に形成されたドット状の構造体と、前記ドット状の構造体の両側における前記第２の半導体層表面に形成された酸化物層とを有することを特徴とする量子半導体装置により達成される。
【００１５】
また、上記目的は、基板上に、二次元キャリアガスが形成された第１の半導体層を形成する工程と、前記第１の半導体層上に、量子ドットを形成する工程と、前記量子ドットを埋め込むように第２の半導体層を形成する工程と、前記量子ドットの存在により前記第２の半導体層表面に生ずる歪により、前記第２の半導体表面における前記量子ドットの上方の位置に、ドット状の構造体を形成する工程と、前記ドット状の構造体を目印として、前記ドット状の構造体の両側における前記第２の半導体層の表面に酸化物層を形成する工程とを有することを特徴とする量子半導体装置の製造方法により達成される。
【００１６】
【発明の実施の形態】
本発明の一実施形態による量子半導体装置及びその製造方法を図１乃至図８を用いて説明する。図１は、本実施形態による量子半導体装置を示す斜視図である。図２は、本実施形態による量子半導体装置を示す断面図及び平面図である。図２（ａ）は断面図であり、図２（ｂ）は平面図である。図２（ａ）は、図２（ｂ）のＡ−Ａ′線断面図である。
【００１７】
（量子半導体装置）
まず、本実施形態による量子半導体装置について図１及び図２を用いて説明する。
【００１８】
図１及び図２に示すように、基板１０上には、ノンドープのＡｌＧａＡｓ層１２が形成されている。基板１０としては、例えばＧａＡｓより成る半絶縁性基板を用いる。ＡｌＧａＡｓ層１２は、バッファ層として機能するものである。ＡｌＧａＡｓ層１２の厚さは、例えば２００ｎｍ程度となっている。
【００１９】
ＡｌＧａＡｓ層１２上には、ｎ−ＡｌＧａＡｓ層１４が形成されている。ｎ−ＡｌＧａＡｓ層１４の厚さは、例えば１０〜２０ｎｍとなっている。
【００２０】
ｎ−ＡｌＧａＡｓ層１４上には、ノンドープのＡｌＧａＡｓ層１６が形成されている。ＡｌＧａＡｓ層１６は、スペーサ層として機能するものである。ＡｌＧａＡｓ層１６の厚さは、例えば５〜１０ｎｍ程度となっている。
【００２１】
ＡｌＧａＡｓ層１６上には、半導体層、具体的にはノンドープのＧａＡｓ層１８が形成されている。ＧａＡｓ層１８の厚さは、例えば５ｎｍ程度となっている。
【００２２】
ｎ−ＡｌＧａＡｓ層１４、ノンドープのＡｌＧａＡｓ層１６、及びノンドープのＧａＡｓ層１８により、二次元電子ガス（２ＤＥＧ）を形成するための変調ドープ構造が構成されている。このような変調ドープ構造においては、ＧａＡｓ層１８に二次元電子ガス１９（図５参照）が形成される。本実施形態において、ｎ−ＡｌＧａＡｓ層１４を下層側に形成し、ノンドープのＧａＡｓ層１８を上層側に形成しているのは、量子ドット２０と二次元電子ガス１９との間の距離を短く設定するためである。二次元電子ガス１９と量子ドット２０との距離は、例えば５ｎｍ以下に設定することが望ましい。なお、図１においては、二次元電子ガス１９が省略されている。
【００２３】
なお、ここでは、ｎ−ＡｌＧａＡｓ層１４上にノンドープのＡｌＧａＡｓ層１６を介してノンドープのＧａＡｓ層１８が形成された構造を例に説明したが、二次元電子ガス１９を形成するための構造は、このような構造に限定されるものではない。例えば、ノンドープのＧａＡｓ層１８上に、ノンドープのＡｌＧａＡｓ層１６を介して、ｎ−ＡｌＧａＡｓ層１４を形成してもよい。但し、量子ドット２０と二次元電子ガス１９との距離を短く設定するためには、上述したような構造の方が有利である。
【００２４】
ノンドープのＧａＡｓ層１８上には、量子ドット２０が形成されている。量子ドット２０は、Ｓ−Ｋモードにより自己形成された三次元成長島より成るものである。量子ドット２０の材料としては、ＧａＡｓ層１８と格子定数が異なる材料が用いられている。例えば、量子ドット２０の材料として、例えばＩｎＡｓ、ＩｎＧａＡｓ、又はＩｎＡｌＡｓ等を用いることができる。量子ドット２０は、例えば３０ｎｍ以下の小さいサイズで形成されている。なお、上述したように、量子ドットにおいて離散的なエネルギー準位を形成するためには、量子ドットを小さめに形成することが望ましい。
【００２５】
ノンドープのＧａＡｓ層１８上には、量子ドット２０を埋め込むように、半導体層２２、具体的には、ノンドープのＧａＡｓ層が形成されている。半導体層２２の厚さは、例えば５〜１５ｎｍ以下となっている。半導体層２２の表面には、半導体層２２により埋め込まれた量子ドット２０の存在により、結晶歪が生じている。
【００２６】
なお、ここでは、半導体層２２の厚さを５〜１５ｎｍ程度と比較的薄めに形成したが、半導体層２２の厚さは、５〜１５ｎｍ程度に限定されるものではない。例えば、半導体層２２を厚めに形成してもよい。半導体層２２を厚めに形成すれば、量子ドット２０とドット状の構造体２４との結合を防止することが可能となる。
【００２７】
半導体層２２の表面には、ドット状の構造体２４が形成されている。ドット状の構造体２４は、半導体層２２の表面における量子ドット２０上の位置に正確に形成されている。ドット状の構造体２４は、Ｓ−Ｋ（Stranski-Krastanow）モードにより自己形成された三次元成長島より成るものである。
【００２８】
Ｓ−Ｋモードとは、エピタキシャル成長される半導体結晶が、成長開始当初は２次元成長（膜成長）するが、膜の弾性限界を超えた段階で３次元成長するモードのことである。下地の材料と格子定数が異なる膜をエピタキシャル成長することにより、３次元成長島より成る量子ドットが自己形成される。Ｓ−Ｋモードは、量子ドットを容易に自己形成することができるモードであるため、光半導体装置等の分野で広く用いられている。
【００２９】
なお、ドット状の構造体２４が、半導体層２２の表面における量子ドット２０上の位置に正確に形成されているのは、半導体層２２の表面のうちの結晶歪が生じている箇所に、ドット状の構造体２４が自己形成されやすい傾向があるためである。また、ドット状の構造体２４は、量子ドットでもよいし、アンチドットでもよい。
【００３０】
ドット状の構造体２４の材料としては、半導体層２２と格子定数が異なる材料が用いられている。例えば、ドット状の構造体２４の材料として、ＩｎＡｌＡｓが用いられている。本実施形態でドット状の構造体２４の材料としてＩｎＡｌＡｓを用いているのは、ＩｎＡｌＡｓより成るドット状の構造体２４は、電子に対して障壁として機能し、しかも、量子ドット２０に対して電気的に悪影響を及ぼさないからである。
【００３１】
なお、ここでは、ドット状の構造体２４の材料として、ＩｎＡｌＡｓを用いる場合を例に説明したが、ドット状の構造体２４の材料はＩｎＡｌＡｓに限定されるものではない。例えば、ドット状の構造体２４の材料として、ＩｎＡｓ、ＩｎＧａＡｓ等を用いてもよい。また、ドット状の構造体２４の材料として、金属を用いてもよい。
【００３２】
図１及に示すように、半導体層２２の表面におけるドット状の構造体２４の両側には、酸化物層２６ａ、２６ｂが形成されている。酸化物層２６ａ、２６ｂの厚さは、例えば５ｎｍ程度と厚く形成されている。酸化物層２６ａ、２６ｂをこのように厚く形成しているのは、ＧａＡｓ層１８のうちの酸化物層２６ａ、２６ｂの下方領域に空乏化領域２８ａ、２８ｂを形成し、この空乏化領域２８ａ、２８ｂによりチャネル領域２９を画定するためである。
【００３３】
図３は、本実施形態による量子半導体装置のエネルギーバンド構造を示す図（その１）である。
【００３４】
図３から分かるように、ＧａＡｓ層１８のうちの酸化物層２６ａ、２６ｂの下方領域は、空乏化されている。
【００３５】
なお、酸化物層２６ａ、２６ｂを厚く形成すると、酸化物層２６ａ、２６ｂの下方領域に空乏化領域２８ａ、２８ｂが形成されることは、非特許文献１に記載されている。
【００３６】
半導体層２２には、半導体層２２の表面からＧａＡｓ層１８に達するように、ソース／ドレイン領域３０ａ、３０ｂが形成されている。ソース／ドレイン領域３０ａ、３０ｂは、空乏化領域２８ａ、２８ｂにより画定されたチャネル領域２９の両端に接続されるように形成されている。
【００３７】
ドット状の構造体２４上には、ゲート電極３２が形成されている。
【００３８】
こうして本実施形態による量子半導体装置が構成されている。
【００３９】
次に、本実施形態による量子半導体装置の動作について図４乃至図５を用いて説明する。図４は、本実施形態による量子半導体装置のエネルギーバンド構造を示す図（その２）である。図４（ａ）は、ゲート電極に電圧を印加していない状態におけるエネルギーバンド構造を示している。図４（ｂ）は、ゲート電極に負の電圧を印加した状態におけるエネルギーバンド構造を示している。図５は、本実施形態による量子半導体装置の動作を示す概念図である。図５は、図２（ｂ）におけるＢ−Ｂ′線に沿った断面を示している。図５（ａ）は、ゲート電極に電圧が印加されていない状態における動作を示している。図５（ｂ）は、ゲート電極に負の電圧が印加されている状態における動作を示している。
【００４０】
ゲート電極３２に電圧が印加されていない状態においては、エネルギーバンド構造は図４（ａ）に示すようになっている。このため、図５（ａ）に示すように、二次元電子ガス１９において電子の移動が遮断されることはない。
【００４１】
一方、ゲート電極３２に電圧が印加されている状態においては、エネルギーバンド構造は、図４（ｂ）に示すようになる。即ち、フェルミレベルＥfが二次元電子ガスの基底状態より十分に低くなり、二次元電子ガス１９におけるキャリアが減少する。このため、図５（ｂ）に示すように、二次元電子ガス１９における電子の移動が遮断される。但し、図４（ｂ）に示すように、量子ドット２０における量子化レベルとフェルミレベルＥfとが等しくなるようにゲート電極３２に印加する電圧を適宜設定すれば、電子は量子ドット２０を経由して移動することが可能となる。そして、ゲート電極３２に印加する電圧を適宜制御することにより、一つ一つの電子の移動を制御することが可能となる。
【００４２】
しかも、本実施形態では、微細な量子ドット２０が用いられているため、量子ドット２０において離散的なエネルギー準位を形成することができる。このため、量子ドット２０において二重障壁構造を得ることができる。このため、本実施形態によれば、比較的高温においても正常に動作し得る量子半導体装置を提供することが可能となる。
【００４３】
本実施形態による量子半導体装置は、半導体層２２の表面における量子ドットの上方の位置にドット状の構造体３２が形成されており、ドット状の構造体３２を目印として、酸化物層２６ａ、２６ｂが形成されていることに主な特徴がある。
【００４４】
一般に、量子ドットを埋め込むように半導体層を形成した後においては、埋め込まれた量子ドットの位置を正確に検出することは極めて困難である。
【００４５】
これに対し、本実施形態では、量子ドット２０の存在により半導体層２２表面に生ずる結晶歪により、半導体層２２表面における量子ドット２０の上方の位置に正確にドット状の構造体２４が形成される。このため、ドット状の構造体２４を目印として、酸化物層２６ａ、２６ｂを形成することができる。そして、酸化物層２６ａ、２６ｂを目印として、ソース／ドレイン領域３０ａ、３０ｂを形成することができる。従って、本実施形態によれば、自己形成された微細な量子ドット２０を半導体層２２により埋め込んだ場合であっても、量子半導体装置を確実に形成することができる。
【００４６】
また、本実施形態によれば、自己形成された微小な量子ドット２０が用いられているため、量子ドット２０において離散的なエネルギー準位を得ることができる。このため、比較的高温で動作しうる量子半導体装置を提供することができる。
【００４７】
（量子半導体装置の製造方法）
次に、本実施形態による量子半導体装置の製造方法を図６乃至図８を用いて説明する。図６乃至図８は、本実施形態による量子半導体装置の製造方法を示す工程断面図である。図６及び図７は、図２（ｂ）におけるＡ−Ａ′線に沿った断面を示している。図８は、図２（ｂ）におけるＢ−Ｂ′線に沿った断面を示している。
【００４８】
まず、図６（ａ）に示すように、例えばＭＢＥ法又はＭＯＣＶＤ法等により、基板１０上にノンドープのＡｌＧａＡｓ層１２を形成する。基板１０としては、例えばＧａＡｓより成る半絶縁性基板を用いる。ノンドープのＡｌＧａＡｓ層１２の厚さは、例えば２００ｎｍとする。
【００４９】
次に、例えばＭＢＥ法又はＭＯＣＶＤ法等により、ノンドープのＡｌＧａＡｓ層１２上に、ｎ−ＡｌＧａＡｓ層１４を形成する。ｎ−ＡｌＧａＡｓ層１４の厚さは、例えば１０〜２０ｎｍとする。
【００５０】
次に、例えばＭＢＥ法又はＭＯＣＶＤ法等により、ｎ−ＡｌＧａＡｓ層上に、ノンドープのＡｌＧａＡｓ層１６を形成する。ノンドープのＡｌＧａＡｓ層１６の厚さは、例えば５〜１０ｎｍ程度とする。
【００５１】
次に、例えばＭＢＥ法又はＭＯＣＶＤ法等により、ノンドープのＡｌＧａＡｓ層１６上に、半導体層、即ちノンドープのＧａＡｓ層１８を形成する。ＧａＡｓ層１８の厚さは、例えば５ｎｍ程度とする。
【００５２】
こうして、ｎ−ＡｌＧａＡｓ層１４、ノンドープのＡｌＧａＡｓ層１６、及びノンドープのＧａＡｓ層１８により、二次元電子ガス（２ＤＥＧ）を形成するための変調ドープ構造が構成される。このような変調ドープ構造においては、ＧａＡｓ層１８に二次元電子ガスが形成される。ＧａＡｓ層１８における二次元電子ガス１９のキャリア密度は、例えば１×１０11ｃｍ-2程度に設定する。二次元電子ガス１９におけるキャリア密度をこのように比較的低めに設定しているのは、ゲート電極３２に電圧を印加した際に、ゲート電極３２の下方のチャネル領域２９を容易に空乏化し得るようにするためである。なお、ｎ−ＡｌＧａＡｓ層１４、ノンドープのＡｌＧａＡｓ層１６及びノンドープのＧａＡｓ層１８の厚さやドーパント不純物の濃度を適宜設定することにより、二次元電子ガス１９のキャリア密度を適宜設定することが可能である。
【００５３】
次に、図６（ｂ）に示すように、例えばＭＢＥ法又はＭＯＣＶＤ法等により、量子ドット２０を形成する。量子ドット２０の材料としては、下地であるＧａＡｓ層１８と格子定数が異なる材料を用いる。例えば、量子ドット２０の材料として、ＩｎＡｓ、ＩｎＧａＡｓ、ＩｎＡｌＡｓ等を用いることができる。下地であるＧａＡｓ層１８の材料と格子定数が異なる材料を用いるため、ＧａＡｓ層１８上には、Ｓ−Ｋモードにより三次元成長島より成る量子ドットが自己形成される。量子ドット２０の密度は、例えば１×１０9ｃｍ-2程度とする。
【００５４】
次に、図７（ａ）に示すように、例えばＭＢＥ法又はＭＯＣＶＤ法等により、量子ドット２０を埋め込むように半導体層、即ちＧａＡｓ層２２を形成する。ＧａＡｓ層２２の厚さは、例えば５〜１５ｎｍ程度とする。量子ドット２０の存在により、半導体層２２の表面における量子ドット２０の上方の位置には、結晶歪が生じる。
【００５５】
次に、例えばＭＢＥ法又はＭＯＣＶＤ法等により、ドット状の構造体２４を形成する。ドット状の構造体２４の材料としては、下地であるＧａＡｓ層２２と格子定数が異なる材料を用いる。例えば、ドット状の構造体２４の材料として、ＩｎＡｌＡｓを用いることができる。ドット状の構造体２４は、ＧａＡｓ層２２の表面における結晶歪が生じている箇所に自己形成されやすい傾向がある。このため、ドット状の構造体２４は、ＧａＡｓ層２２の表面における量子ドット２０の上方の位置に正確に形成される。ドット状の構造体２４は、量子ドット２０の上方に正確に形成されているため、後工程において酸化物層２６ａ、２６ｂを形成する際に、酸化物層２６ａ、２６ｂを形成すべき領域を認定する際の目印となる。
【００５６】
次に、図７（ｂ）に示すように、ドット状の構造体２４を目印として、ＧａＡｓ層２２の表面におけるドット状の構造体２４の両側に、酸化物層２６ａ、２６ｂを形成する。酸化物層２６ａ、２６ｂの厚さは、例えば５ｎｍとする。酸化物層２６ａ、２６ｂは、例えば、原子間力顕微鏡の探針３４をＧａＡｓ層２２の表面に近接し、探針３２と基板１０との間に電圧を印加しながら、探針３４をスキャンすることにより形成することができる。酸化物層２６ａ、２６ｂを厚めに形成することにより、ＧａＡｓ層１８のうちの酸化物層２６ａ、２６ｂの下方領域に、空乏化領域２８ａ、２８ｂが形成される。目印となるドット状の構造体２４の下方に量子ドット２０が埋め込まれているため、量子ドット２０の両側に、正確に空乏化領域２８ａ、２８ｂが位置する。そして、空乏化領域２８ａ、２８ｂにより、チャネル領域２９が画定される。量子ドット２０は、チャネル領域２９上に位置することとなる。
【００５７】
次に、図８（ａ）に示すように、酸化物層２６ａ、２６ｂとを目印として、チャネル領域２９の両側に接続されるようにソース／ドレイン領域３０ａ、３０ｂを形成する。ソース／ドレイン領域３０ａ、３０ｂは、ソース／ドレイン領域３０ａ、３０ｂを形成すべき領域上に金属膜を堆積し、この後、熱処理により金属を拡散することにより形成することが可能である。
【００５８】
酸化物層２６ａ、２６ｂの幅は数百ｎｍ程度と比較的大きいため、一般的なフォトリソグラフィ装置、例えば電子ビーム露光装置を用いた場合であっても、酸化物層２６ａ、２６ｂのパターンを認識することが可能である。一方、ソース／ドレイン領域３０ａ、３０ｂの幅も数百ｎｍ程度と比較的大きい。このため、酸化物層２６ａ、２６ｂを目印として、ソース／ドレイン領域３０ａ、３０ｂを形成するためマスクパターンの位置合わせを行うことが可能である。そして、フォトリソグラフィ技術を用いて、適切な位置にソース／ドレイン領域３０ａ、３０ｂを形成することができる。
【００５９】
次に、図８（ｂ）に示すように、ドット状の構造体２４上に、ゲート電極３２を形成する。
【００６０】
こうして、本実施形態による量子半導体装置が製造される。
【００６１】
（変形例（その１））
次に、本発明の一実施形態の変形例（その１）による量子半導体装置を図９を用いて説明する。図９は、本変形例による量子半導体装置を示す平面図である。なお、図９においては、ソース／ドレイン領域等の構成要素が省略されている。
【００６２】
本変形例による量子半導体装置は、酸化物層２６ａと酸化物層２６ｂとの間の距離が広めに設定されていることに主な特徴がある。酸化物層２６ａと酸化物層２６ｂとの間の距離は、例えば１５０ｎｍとなっている。
【００６３】
本変形例によれば、酸化物層２６ａと酸化物層２６ｂとの間隔が広めに設定されているため、酸化物層２６ａの下方に形成される空乏化領域２８ａと酸化物層２６ｂの下方に形成される空乏化領域２８ｂとの間隔を広くすることができる。このため、本変形例によれば、空乏化領域２８ａ、２８ｂが量子ドット２０に対して悪影響を及ぼすのを防止することができる。
【００６４】
（変形例（その２））
次に、本発明の一実施形態の変形例（その２）による量子半導体装置を図１０を用いて説明する。図１０は、本変形例による量子半導体装置を示す断面図及び平面図である。図１０（ａ）は断面図であり、図１０（ｂ）は平面図である。図１０（ａ）は、図１０（ｂ）のＡ−Ａ′線断面図である。
【００６５】
本変形例による量子半導体装置は、ドット状の構造体２４が酸化されていることに主な特徴がある。
【００６６】
図１０に示すように、ドット状の構造体２４が酸化されており、半導体層２２の表面における量子ドット２０の上方の位置には酸化物層２６ｃが形成されている。量子ドット２０の上方の位置に酸化物層２６ｃが形成されているため、量子ドット２０の近傍までもが酸化物層２６ｃの影響により空乏化される。
【００６７】
このように、ドット状の構造体２４を酸化するようにしてもよい。
【００６８】
（変形例（その３））
次に、本発明の一実施形態の変形例（その３）による量子半導体装置を図１１を用いて説明する。図１１は、本変形例による量子半導体装置を示す断面図及び平面図である。図１１（ａ）は断面図であり、図１１（ｂ）は平面図である。図１１（ａ）は、図１１（ｂ）のＡ−Ａ′線断面図である。
【００６９】
本変形例による量子半導体装置は、ドット状の構造体２４の一部のみが酸化されていることに主な特徴がある。
【００７０】
図１１に示すように、本変形例では、ドット状の構造体２４の一部のみ、具体的には、ドット状の構造体２４の表面のみが酸化されている。
【００７１】
図１０を用いて上述した量子半導体装置では、ドット状の構造体２４の全体が酸化されているため、量子ドット２０の近傍が酸化物層２６ｃの影響により過度に空乏化してしまうことが考えられる。
【００７２】
これに対し、本変形例によれば、ドット状の構造体２４の一部のみが酸化されているため、量子ドット２０の近傍が酸化物層２６ｃの影響により過度に空乏化してしまうのを防止することが可能となる。
【００７３】
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
【００７４】
例えば、上記実施形態では、単一電子トランジスタとして動作し得る量子半導体装置を例に説明したが、本発明は、単一電子トランジスタのみならず、あらゆる量子半導体装置に適用することができる。例えば、単一電子メモリや量子コンピュータ等として動作する量子半導体装置にも適用することが可能である。即ち、本発明によれば、半導体層２２の表面における量子ドット２０上の位置にドット状の構造体２４を正確に形成し、ドット状の構造体２４を目印として、様々な構成要素を形成することにより、あらゆる量子半導体装置を提供することが可能である。
【００７５】
また、上記実施形態では、酸化物層２６ａ、２６ｂを形成した後にソース／ドレイン領域３０ａ、３０ｂを形成したが、ソース／ドレイン領域３０ａ、３０ｂを形成した後に、酸化物層２６ａ、２６ｂを形成してもよい。
【００７６】
また、上記実施形態では、二次元キャリアガスとして二次元電子ガスを形成したが、二次元正孔ガス（２ＤＨＧ）を形成してもよい。各層の導電型を適宜設定すれば、二次元正孔ガスを形成することが可能である。
【００７７】
（付記１） 基板上に形成され、二次元キャリアガスが形成された第１の半導体層と、
前記第１の半導体層上に形成された量子ドットと、
前記第１の半導体層上に、前記量子ドットを埋め込むように形成された第２の半導体層と、
前記第２の半導体層表面における前記量子ドット上の位置に形成されたドット状の構造体と、
前記ドット状の構造体の両側における前記第２の半導体層表面に形成された酸化物層と
を有することを特徴とする量子半導体装置。
【００７８】
（付記２） 付記１記載の量子半導体装置において、
前記ドット状の構造体は、前記量子ドットの存在により前記第２の半導体層表面に生ずる歪により、前記第２の半導体層表面における前記量子ドット上の位置に形成されている
ことを特徴とする量子半導体装置。
【００７９】
（付記３） 付記１又は２記載の量子半導体装置において、
前記量子ドットは、Ｓ−Ｋモードにより自己形成された三次元成長島より成る
ことを特徴とする量子半導体装置。
【００８０】
（付記４） 付記１乃至３のいずれかに記載の量子半導体装置において、
前記ドット状の構造体は、Ｓ−Ｋモードにより自己形成された三次元成長島より成る
ことを特徴とする量子半導体装置。
【００８１】
（付記５） 付記１乃至４のいずれかに記載の量子半導体装置において、
前記酸化物層の存在により、前記第１の半導体層のうちの前記酸化物層の下方領域に空乏化領域が形成されており、
前記空乏化領域により、チャネル領域が画定されている
ことを特徴とする量子半導体装置。
【００８２】
（付記６） 付記５記載の量子半導体装置において、
前記チャネル領域の両端に接続されたソース／ドレイン領域を更に有する
ことを特徴とする量子半導体装置。
【００８３】
（付記７） 付記１乃至６のいずれかに記載の量子半導体装置において、
前記ドット状の構造体に接続されたゲート電極を更に有する
ことを特徴とする量子半導体装置。
【００８４】
（付記８） 付記１乃至７のいずれかに記載の量子半導体装置において、
前記二次元キャリアガスと前記量子ドットとの間の距離が、５ｎｍ以下である
ことを特徴とする量子半導体装置。
【００８５】
（付記９） 付記１乃至８のいずれかに記載の量子半導体装置において、
前記ドット状の構造体は、他の量子ドット又はアンチドットより成る
ことを特徴とする量子半導体装置。
【００８６】
（付記１０） 付記１乃至９のいずれかに記載の量子半導体装置において、
前記ドット状の構造体の少なくとも一部が酸化されている
ことを特徴とする量子半導体装置。
【００８７】
（付記１１） 基板上に、二次元キャリアガスが形成された第１の半導体層を形成する工程と、
前記第１の半導体層上に、量子ドットを形成する工程と、
前記量子ドットを埋め込むように第２の半導体層を形成する工程と、
前記量子ドットの存在により前記第２の半導体層表面に生ずる歪により、前記第２の半導体表面における前記量子ドットの上方の位置に、ドット状の構造体を形成する工程と、
前記ドット状の構造体を目印として、前記ドット状の構造体の両側における前記第２の半導体層の表面に酸化物層を形成する工程と
を有することを特徴とする量子半導体装置の製造方法。
【００８８】
（付記１２） 付記１１記載の量子半導体装置の製造方法において、
前記酸化物層を形成する工程の後に、前記酸化物層を目印として、ソース／ドレイン領域を形成する工程を更に有する
ことを特徴とする量子半導体装置の製造方法。
【００８９】
（付記１３） 付記１１又は１２記載の量子半導体装置の製造方法において、
前記量子ドットを形成する工程では、Ｓ−Ｋモードにより自己形成することにより、三次元成長島より成る前記量子ドットを形成する
ことを特徴とする量子半導体装置の製造方法。
【００９０】
（付記１４） 付記１１乃至１３のいずれかに記載の量子半導体装置の製造方法において、
前記ドット状の構造体を形成する工程では、Ｓ−Ｋモードにより自己形成することにより、三次元成長島より成る前記ドット状の構造体を形成する
ことを特徴とする量子半導体装置の製造方法。
【００９１】
（付記１５） 付記１１乃至１４のいずれかに記載の量子半導体装置の製造方法において、
前記酸化物層を形成する工程では、前記第２の半導体層の表面に針状の導電体を近接し、前記針状の導電体と前記基板との間に電圧を印加することにより、前記酸化物層を形成する
ことを特徴とする量子半導体装置の製造方法。
【００９２】
（付記１６） 付記１５記載の量子半導体装置の製造方法において、
前記針状の導電体は、原子間力顕微鏡の探針である
ことを特徴とする量子半導体装置の製造方法。
【００９３】
【発明の効果】
以上の通り、本発明によれば、量子ドットの存在により半導体層表面に生ずる結晶歪により、半導体層表面における量子ドットの上方の位置に正確にドット状の構造体が形成される。このため、ドット状の構造体を目印として、酸化物層を形成することができる。そして、酸化物層を目印として、ソース／ドレイン領域を形成することができる。従って、本発明によれば、自己形成された微細な量子ドットを半導体層により埋め込んだ場合であっても、量子半導体装置を確実に形成することができる。
【００９４】
また、本発明によれば、自己形成された微小な量子ドットが用いられているため、量子ドットにおいて離散的なエネルギー準位を得ることができる。このため、本発明によれば、比較的高温で動作しうる量子半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態による量子半導体装置を示す斜視図である。
【図２】本発明の一実施形態による量子半導体装置を示す断面図及び平面図である。
【図３】本発明の一実施形態による量子半導体装置のエネルギーバンド構造を示す図（その１）である。
【図４】本発明の一実施形態による量子半導体装置のエネルギーバンド構造を示す図（その２）である。
【図５】本発明の一実施形態による量子半導体装置の動作を示す概念図である。
【図６】本発明の一実施形態による量子半導体装置の製造方法を示す工程断面図（その１）である。
【図７】本発明の一実施形態による量子半導体装置の製造方法を示す工程断面図（その２）である。
【図８】本発明の一実施形態による量子半導体装置の製造方法を示す工程断面図（その３）である。
【図９】本発明の一実施形態の変形例（その１）による量子半導体装置を示す平面図である。
【図１０】本発明の一実施形態の変形例（その２）による量子半導体装置を示す断面図及び平面図である。
【図１１】本発明の一実施形態の変形例（その３）による量子半導体装置を示す断面図及び平面図である。
【符号の説明】
１０…基板
１２…ＡｌＧａＡｓ層
１４…ｎ−ＡｌＧａＡｓ層
１６…ＡｌＧａＡｓ層
１８…ＧａＡｓ層
１９…二次元電子ガス
２０…量子ドット
２２…ＧａＡｓ層
２４…ドット状の構造体
２６ａ、２６ｂ、２６ｃ…酸化物層
２８ａ、２８ｂ…空乏化領域
２９…チャネル領域
３０ａ、３０ｂ…ソース／ドレイン領域
３２…電極
３４…探針

Claims (10)

  1. 基板上に形成され、二次元キャリアガスが形成された第１の半導体層と、
    前記第１の半導体層上に形成された量子ドットと、
    前記第１の半導体層上に、前記量子ドットを埋め込むように形成された第２の半導体層と、
    前記第２の半導体層表面における前記量子ドット上の位置に形成されたドット状の構造体と、
    前記ドット状の構造体の両側における前記第２の半導体層表面に形成された酸化物層と
    を有することを特徴とする量子半導体装置。
  2. 請求項１記載の量子半導体装置において、
    前記量子ドットは、Ｓ−Ｋモードにより自己形成された三次元成長島より成る
    ことを特徴とする量子半導体装置。
  3. 請求項１又は２記載の量子半導体装置において、
    前記ドット状の構造体は、Ｓ−Ｋモードにより自己形成された三次元成長島より成る
    ことを特徴とする量子半導体装置。
  4. 請求項１乃至３のいずれか１項に記載の量子半導体装置において、
    前記酸化物層の存在により、前記第１の半導体層のうちの前記酸化物層の下方領域に空乏化領域が形成されており、
    前記空乏化領域により、チャネル領域が画定されている
    ことを特徴とする量子半導体装置。
  5. 請求項４記載の量子半導体装置において、
    前記チャネル領域の両端に接続されたソース／ドレイン領域を更に有する
    ことを特徴とする量子半導体装置。
  6. 請求項１乃至５のいずれか１項に記載の量子半導体装置において、
    前記ドット状の構造体の少なくとも一部が酸化されている
    ことを特徴とする量子半導体装置。
  7. 基板上に、二次元キャリアガスが形成された第１の半導体層を形成する工程と、
    前記第１の半導体層上に、量子ドットを形成する工程と、
    前記量子ドットを埋め込むように第２の半導体層を形成する工程と、
    前記量子ドットの存在により前記第２の半導体層表面に生ずる歪により、前記第２の半導体表面における前記量子ドットの上方の位置に、ドット状の構造体を形成する工程と、
    前記ドット状の構造体を目印として、前記ドット状の構造体の両側における前記第２の半導体層の表面に酸化物層を形成する工程と
    を有することを特徴とする量子半導体装置の製造方法。
  8. 請求項７記載の量子半導体装置の製造方法において、
    前記酸化物層を形成する工程の後に、前記酸化物層を目印として、ソース／ドレイン領域を形成する工程を更に有する
    ことを特徴とする量子半導体装置の製造方法。
  9. 請求項７又は８記載の量子半導体装置の製造方法において、
    前記量子ドットを形成する工程では、Ｓ−Ｋモードにより自己形成することにより、三次元成長島より成る前記量子ドットを形成する
    ことを特徴とする量子半導体装置の製造方法。
  10. 請求項７乃至９のいずれか１項に記載の量子半導体装置の製造方法において、
    前記ドット状の構造体を形成する工程では、Ｓ−Ｋモードにより自己形成することにより、三次元成長島より成る前記ドット状の構造体を形成する
    ことを特徴とする量子半導体装置の製造方法。
JP2003051177A 2003-02-27 2003-02-27 量子半導体装置及びその製造方法 Expired - Fee Related JP4334246B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003051177A JP4334246B2 (ja) 2003-02-27 2003-02-27 量子半導体装置及びその製造方法
US10/781,684 US7285794B2 (en) 2003-02-27 2004-02-20 Quantum semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003051177A JP4334246B2 (ja) 2003-02-27 2003-02-27 量子半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2004260078A JP2004260078A (ja) 2004-09-16
JP4334246B2 true JP4334246B2 (ja) 2009-09-30

Family

ID=32905677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003051177A Expired - Fee Related JP4334246B2 (ja) 2003-02-27 2003-02-27 量子半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US7285794B2 (ja)
JP (1) JP4334246B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006102292A2 (en) * 2005-03-21 2006-09-28 The Trustees Of The University Of Pennsylvania Nanogaps: methods and devices containing same
KR100997274B1 (ko) 2008-08-26 2010-11-29 서울시립대학교 산학협력단 양자 구조에서의 전자 스핀 제어
US8278647B2 (en) * 2009-01-16 2012-10-02 The Board Of Trustees Of The Leland Stanford Junior University Quantum dot transistor
CN107945901B (zh) * 2017-12-13 2024-02-09 深圳贝塔能量技术有限公司 一种量子点贝塔伏特电池

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5192709A (en) * 1991-09-17 1993-03-09 University Of California Office Of Technology Transfer Nanoscale modulation doping method
US5234848A (en) * 1991-11-05 1993-08-10 Texas Instruments Incorporated Method for fabricating lateral resonant tunneling transistor with heterojunction barriers
GB2261989B (en) 1991-11-27 1995-07-12 Hitachi Europ Ltd Switching device
JPH06196720A (ja) 1992-12-25 1994-07-15 Nippon Telegr & Teleph Corp <Ntt> 単一電子トランジスタ
JP3500541B2 (ja) * 1994-02-15 2004-02-23 富士通株式会社 単電子トンネル接合装置の製造方法
GB2295272B (en) * 1994-11-15 1998-01-14 Toshiba Cambridge Res Center Semiconductor device
JPH10303408A (ja) 1997-04-30 1998-11-13 Fujitsu Ltd 半導体装置
JP3192397B2 (ja) 1997-11-19 2001-07-23 株式会社東芝 電子機能素子の製造方法
GB2338592A (en) 1998-06-19 1999-12-22 Secr Defence Single electron transistor
US6720589B1 (en) * 1998-09-16 2004-04-13 Kabushiki Kaisha Toshiba Semiconductor device
JP2000091451A (ja) 1998-09-16 2000-03-31 Toshiba Corp 半導体素子
KR20000065395A (ko) 1999-04-02 2000-11-15 김영환 단전자 트랜지스터의 제조 방법
JP2001007315A (ja) 1999-06-22 2001-01-12 Nec Corp 量子ドットの形成方法
US6498360B1 (en) * 2000-02-29 2002-12-24 University Of Connecticut Coupled-well structure for transport channel in field effect transistors

Also Published As

Publication number Publication date
US7285794B2 (en) 2007-10-23
US20040169195A1 (en) 2004-09-02
JP2004260078A (ja) 2004-09-16

Similar Documents

Publication Publication Date Title
US11393904B2 (en) Nitride-based semiconductor device and method of manufacturing the same
US5701016A (en) Semiconductor device and method for its manufacture
JP5084262B2 (ja) 半導体装置
JPWO2007026616A1 (ja) 負性抵抗電界効果素子及び高周波発振素子
JP5510325B2 (ja) 電界効果トランジスタ
JP3966763B2 (ja) ＧａＮ系半導体装置
Hasegawa et al. Molecular-beam epitaxy and device applications of III-V semiconductor nanowires
JP3669491B2 (ja) 負性抵抗電界効果素子
JP4334246B2 (ja) 量子半導体装置及びその製造方法
KR100676133B1 (ko) 단일전자 트랜지스터 및 그의 제조 방법
JPH0794739A (ja) 量子箱を有する電界効果トランジスタ及びその作製方法
JP2004247431A (ja) 量子半導体装置及びその製造方法
Dilger et al. Transport characterization of in‐plane gate devices fabricated by direct epitaxial growth on patterned substrates
JP2803555B2 (ja) 極微細トンネル障壁の作製方法
US20240284806A1 (en) Semiconductor device having an electrostatically-bounded active region
JP3484005B2 (ja) 半導体装置
JP3385637B2 (ja) 共鳴トンネル電界効果型トランジスタの製造方法
Ooike et al. MOVPE selectively grown GaAs nano-wires with self-aligned W side gate
JPH0817241B2 (ja) 細線電界効果トランジスタ及びその製造方法
Ooike et al. Fabrication of GaAs nanowire devices with self-aligning W-gate electrodes using selective-area MOVPE
KR20030013192A (ko) 변형에 기인한 자기양자점을 이용한 단전자 트랜지스터
JP2002190588A (ja) ヘテロ接合電界効果トランジスタ
JPH10178169A (ja) 単一電子トランジスタ
JP2000208722A (ja) 半導体装置およびその製造方法
JPH05102198A (ja) 擬１次元電界効果トランジスタとその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050811

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090623

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090623

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130703

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees