JP2000315786A - 電子結晶あるいは正孔結晶 - Google Patents
電子結晶あるいは正孔結晶Info
- Publication number
- JP2000315786A JP2000315786A JP12405199A JP12405199A JP2000315786A JP 2000315786 A JP2000315786 A JP 2000315786A JP 12405199 A JP12405199 A JP 12405199A JP 12405199 A JP12405199 A JP 12405199A JP 2000315786 A JP2000315786 A JP 2000315786A
- Authority
- JP
- Japan
- Prior art keywords
- crystal
- electron
- hole
- potential
- electrons
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 プロセスダメージが少なく、高品質で均一性
にすぐれ、しかもに各ドットに電子が正確にひとつづつ
配置されたドットアレイに相当する電子結晶あるいは正
孔結晶を提供すること。 【解決手段】 半導体ヘテロ界面に形成された二次元キ
ャリヤがキャリヤ間の相互作用により等間隔に格子構造
を形成する電子結晶あるいは正孔結晶において、人工的
に形成したポテンシャル変調で電子結晶あるいは正孔の
形成を促進し、これを固定したことを特徴とする。本発
明は上記の従来からのドットアレイ形成技術の問題点を
改善し、プロセスダメージが少なく、高品質で均一性に
すぐれ、しかもに各ドットに電子が正確にひとつづつ配
置されたドットアレイに相当する電子結晶あるいは正孔
結晶を提供することを目的とする。
にすぐれ、しかもに各ドットに電子が正確にひとつづつ
配置されたドットアレイに相当する電子結晶あるいは正
孔結晶を提供すること。 【解決手段】 半導体ヘテロ界面に形成された二次元キ
ャリヤがキャリヤ間の相互作用により等間隔に格子構造
を形成する電子結晶あるいは正孔結晶において、人工的
に形成したポテンシャル変調で電子結晶あるいは正孔の
形成を促進し、これを固定したことを特徴とする。本発
明は上記の従来からのドットアレイ形成技術の問題点を
改善し、プロセスダメージが少なく、高品質で均一性に
すぐれ、しかもに各ドットに電子が正確にひとつづつ配
置されたドットアレイに相当する電子結晶あるいは正孔
結晶を提供することを目的とする。
Description
【０００１】
【産業上の利用分野】本発明は電子結晶あるいは正孔結
晶に係る。より詳細には、半導体中に規則正しくキャリ
ヤ（電子あるいは正孔）が並んだ電子結晶あるいは正孔
結晶を広い面積に一様にしかも容易に形成することが可
能な技術を提供するものであり、ドットアレイを利用し
た量子計算素子等に好適に応用可能な電子結晶あるいは
正孔結晶に関する。
晶に係る。より詳細には、半導体中に規則正しくキャリ
ヤ（電子あるいは正孔）が並んだ電子結晶あるいは正孔
結晶を広い面積に一様にしかも容易に形成することが可
能な技術を提供するものであり、ドットアレイを利用し
た量子計算素子等に好適に応用可能な電子結晶あるいは
正孔結晶に関する。
【０００２】
【従来の技術】半導体ドット構造は量子ビット等の新し
いデバイスの可能性を秘めたものとして広く研究されて
おり、ドットが一様に並んだドットアレイの形成に向け
て、結晶成長によりドットを規則正しく並べる方法や、
微細加工を利用した方法が研究されている。
いデバイスの可能性を秘めたものとして広く研究されて
おり、ドットが一様に並んだドットアレイの形成に向け
て、結晶成長によりドットを規則正しく並べる方法や、
微細加工を利用した方法が研究されている。
【０００３】微細加工を用いた従来の代表的なドットア
レイ形成技術を図３（ａ）、（ｂ）に示す。図３に示す
構造では、半絶縁性ＧａＡｓ基板３１上にノンドープＧ
ａＡｓ２１、ノンドープＡｌ0.33Ｇａ0.67Ａｓ３３、Ｓ
ｉドープＡｌ0.33Ｇａ0.67Ａｓ３４が形成されている。
この構造は、ＡｌＧａ／ＧａＡｓ変調ドープ構造の二次
元電子ガス（２ＤＥＧ）３５を電子ビームで微細加工し
たゲートで空乏化し、空乏化されずに残ったところをド
ットとして使用するものである。
レイ形成技術を図３（ａ）、（ｂ）に示す。図３に示す
構造では、半絶縁性ＧａＡｓ基板３１上にノンドープＧ
ａＡｓ２１、ノンドープＡｌ0.33Ｇａ0.67Ａｓ３３、Ｓ
ｉドープＡｌ0.33Ｇａ0.67Ａｓ３４が形成されている。
この構造は、ＡｌＧａ／ＧａＡｓ変調ドープ構造の二次
元電子ガス（２ＤＥＧ）３５を電子ビームで微細加工し
たゲートで空乏化し、空乏化されずに残ったところをド
ットとして使用するものである。
【０００４】これらの従来の構造ではポテンシャルによ
る強い閉じこめが行われており、ポテンシャルバリアの
高さは電子のフェルミ準位（ＥF）より高い。ここで、
強い閉じ込めとは、図３（ｃ）のポテンシャル変化の図
に示すように、ポテンシャル障壁がフェルミエネルギー
（ＥF）より大きい電圧（ｅＶ）であることである。
る強い閉じこめが行われており、ポテンシャルバリアの
高さは電子のフェルミ準位（ＥF）より高い。ここで、
強い閉じ込めとは、図３（ｃ）のポテンシャル変化の図
に示すように、ポテンシャル障壁がフェルミエネルギー
（ＥF）より大きい電圧（ｅＶ）であることである。
【０００５】ドットアレイの極限が各ドットに電子がひ
とつづつ入った構造であるが、従来の構造ではポテンシ
ャル閉じこめのみに頼り、強いポテンシャル変調を加え
るため、ドットの形状、ドット内の電子数をきちんと制
御することは困難であり、ドットアレイのすべてのドッ
トに電子が正確にひとつづつ入った状況を実現すること
は不可能であった。
とつづつ入った構造であるが、従来の構造ではポテンシ
ャル閉じこめのみに頼り、強いポテンシャル変調を加え
るため、ドットの形状、ドット内の電子数をきちんと制
御することは困難であり、ドットアレイのすべてのドッ
トに電子が正確にひとつづつ入った状況を実現すること
は不可能であった。
【０００６】
【発明が解決しようとする課題】本発明は上記の従来か
らのドットアレイ形成技術の問題点を改善し、プロセス
ダメージが少なく、高品質で均一性にすぐれ、しかもに
各ドットに電子が正確にひとつづつ配置されたドットア
レイに相当する電子結晶あるいは正孔結晶を提供するこ
とを目的とする。
らのドットアレイ形成技術の問題点を改善し、プロセス
ダメージが少なく、高品質で均一性にすぐれ、しかもに
各ドットに電子が正確にひとつづつ配置されたドットア
レイに相当する電子結晶あるいは正孔結晶を提供するこ
とを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
の本発明の電子結晶あるいは正孔結晶は、半導体ヘテロ
界面に形成された二次元キャリヤがキャリヤ間の相互作
用により等間隔に格子構造を形成する電子結晶あるいは
正孔結晶において、人工的に形成したポテンシャル変調
で電子結晶あるいは正孔結晶の形成を促進し、これを固
定したことを特徴とする。
の本発明の電子結晶あるいは正孔結晶は、半導体ヘテロ
界面に形成された二次元キャリヤがキャリヤ間の相互作
用により等間隔に格子構造を形成する電子結晶あるいは
正孔結晶において、人工的に形成したポテンシャル変調
で電子結晶あるいは正孔結晶の形成を促進し、これを固
定したことを特徴とする。
【０００８】
【作用】以下、本発明の作用を電子を例にとり説明す
る。なお、電子を正孔に換えても同じことが成立する。
る。なお、電子を正孔に換えても同じことが成立する。
【０００９】本発明の電子結晶あるいは正孔結晶は、従
来のポテンシャル閉じ込めだけに頼った強い電子閉じ込
めではなく、電子本来のクーロン反発力を主に利用して
これを弱いポテンシャルで支援、制御する新しい考えを
提案するものである。ここで弱いポテンシャルとは図２
のポテンシャル変化の図に示すように、ポテンシャル障
壁がフェルミエネルギー（ＥF）より小さい電圧（ｅ
Ｖ）であることである。
来のポテンシャル閉じ込めだけに頼った強い電子閉じ込
めではなく、電子本来のクーロン反発力を主に利用して
これを弱いポテンシャルで支援、制御する新しい考えを
提案するものである。ここで弱いポテンシャルとは図２
のポテンシャル変化の図に示すように、ポテンシャル障
壁がフェルミエネルギー（ＥF）より小さい電圧（ｅ
Ｖ）であることである。
【００１０】例えば平面状に電子を置いた場合、不純物
の影響が小さければ、電子・電子間のクーロン反発力に
より電子は等間隔を保とうとする傾向が生じ、低温で電
子結晶を形成する可能性があることは広く物性研究で指
摘されている。
の影響が小さければ、電子・電子間のクーロン反発力に
より電子は等間隔を保とうとする傾向が生じ、低温で電
子結晶を形成する可能性があることは広く物性研究で指
摘されている。
【００１１】しかし、構造の全くない平面では例え電子
結晶が形成されたとしても電子の位置は不正確であり、
実際には、わずかに残る不均一等の影響で電子結晶と流
動性のある電子状態（分数量子状態）が混在したものに
なり、電子結晶の位置は時間の関数としてふらつくと考
えられる。
結晶が形成されたとしても電子の位置は不正確であり、
実際には、わずかに残る不均一等の影響で電子結晶と流
動性のある電子状態（分数量子状態）が混在したものに
なり、電子結晶の位置は時間の関数としてふらつくと考
えられる。
【００１２】本発明は、この電子結晶の形成を弱いポテ
ンシャル変調を人工的に与えることにより促進し、電子
の位置も正確に固定することを特徴とする。すなわち、
従来から行われてきた微細加工によるドットアレイの作
成と、一様な二次元電子系でクーロン相互作用により生
じる電子結晶の性質の両者の利点を活かし、電子の位置
がきちんと定まっている電子結晶を形成し、電子がきち
んとひとつづつ配置されたドットアレイを実現すること
が本発明の特徴である。
ンシャル変調を人工的に与えることにより促進し、電子
の位置も正確に固定することを特徴とする。すなわち、
従来から行われてきた微細加工によるドットアレイの作
成と、一様な二次元電子系でクーロン相互作用により生
じる電子結晶の性質の両者の利点を活かし、電子の位置
がきちんと定まっている電子結晶を形成し、電子がきち
んとひとつづつ配置されたドットアレイを実現すること
が本発明の特徴である。
【００１３】本発明の構造は微細加工のみに頼らず、電
子が本質的に有する反発力を利用しているため微細加工
によるポテンシャル変調は弱くても問題がない。従っ
て、ポテンシャル閉じ込めだけに頼った従来の強い電子
閉じ込めでは実現不可能であった、プロセスダメージが
少なく、高品質で均一性にすぐれた電子ドットアレイ
（電子結晶）を形成することができる。
子が本質的に有する反発力を利用しているため微細加工
によるポテンシャル変調は弱くても問題がない。従っ
て、ポテンシャル閉じ込めだけに頼った従来の強い電子
閉じ込めでは実現不可能であった、プロセスダメージが
少なく、高品質で均一性にすぐれた電子ドットアレイ
（電子結晶）を形成することができる。
【００１４】また、結晶を形成する電子あるいは正孔が
ノンドープヘテロ界面に電界で形成されていることが好
ましい。この場合には、ノンドープヘテロ構造中に電子
を電界により形成するため、他の不純物の影響を受けず
に電子・電子間の相互作用が促進される効果もある。さ
らに、この構造では電界強度により平均電子密度を精密
に制御できるため、弱いポテンシャル変調の周期とキャ
リアの間隔をきちんと併せられ、本発明の効果がより明
確に実現される。
ノンドープヘテロ界面に電界で形成されていることが好
ましい。この場合には、ノンドープヘテロ構造中に電子
を電界により形成するため、他の不純物の影響を受けず
に電子・電子間の相互作用が促進される効果もある。さ
らに、この構造では電界強度により平均電子密度を精密
に制御できるため、弱いポテンシャル変調の周期とキャ
リアの間隔をきちんと併せられ、本発明の効果がより明
確に実現される。
【００１５】
【実施例】ここでは実施例の一例として、ポテンシャル
変調がキャリアの平均間隔と同じ周期を有し、各ポテン
シャルミニマムにキャリヤが１個づつ配置される場合を
ＡｌＧａＡｓ／ＧａＡｓ系で実現した例を中心に述べ
る。
変調がキャリアの平均間隔と同じ周期を有し、各ポテン
シャルミニマムにキャリヤが１個づつ配置される場合を
ＡｌＧａＡｓ／ＧａＡｓ系で実現した例を中心に述べ
る。
【００１６】図１は本発明の実施例の概略斜視図であ
る。この実施例で用いたウェハは、ｎ型ＧａＡｓ基板１
４の上にＡｌＡｓ／ＧａＡｓ（２ｎｍ／２ｎｍ×１０
０）短周期バリア１３、Ａ１0.33Ｇａ0.67Ａｓ（２０ｎ
ｍ）バリア１２、ＧａＡｓ（２５０ｎｍ）１１を連続的
に成長したもので、バックゲートとして用いるｎ型Ｇａ
Ａｓ基板１４以外はすべてノンドープである。このウェ
ハの上部からＡｕ−Ｇｅ−Ｎｉのオーミックコンタクト
電極１６を形成し、このオーミックコンタクト電極１６
とバックゲート電極１７との間に正の電圧を加えていく
と、文献１（Y.Hirayama, K.Muraki and T.Saku Applie
d Physics Letters, 72, pp1745-1747 (1998)）に示さ
れるように、ノンドープのＧａＡｓ／Ａｌ0.33Ｇａ0.67
Ａｓへテロ界面に、層に垂直方向に閉じこめられ運動の
自由度をなくした電子（二次元電子、２ＤＥＧ）が蓄積
される。このヘテロ構造はノンドープであるため高品質
の分子線エピタキシ（ＭＢＥ）装置で成長したウェハに
於いては高移動度の２次元電子（２ＤＥＧ）１５が形成
でき、しかも、バックゲート電圧により電子密度を自由
に制御できる。
る。この実施例で用いたウェハは、ｎ型ＧａＡｓ基板１
４の上にＡｌＡｓ／ＧａＡｓ（２ｎｍ／２ｎｍ×１０
０）短周期バリア１３、Ａ１0.33Ｇａ0.67Ａｓ（２０ｎ
ｍ）バリア１２、ＧａＡｓ（２５０ｎｍ）１１を連続的
に成長したもので、バックゲートとして用いるｎ型Ｇａ
Ａｓ基板１４以外はすべてノンドープである。このウェ
ハの上部からＡｕ−Ｇｅ−Ｎｉのオーミックコンタクト
電極１６を形成し、このオーミックコンタクト電極１６
とバックゲート電極１７との間に正の電圧を加えていく
と、文献１（Y.Hirayama, K.Muraki and T.Saku Applie
d Physics Letters, 72, pp1745-1747 (1998)）に示さ
れるように、ノンドープのＧａＡｓ／Ａｌ0.33Ｇａ0.67
Ａｓへテロ界面に、層に垂直方向に閉じこめられ運動の
自由度をなくした電子（二次元電子、２ＤＥＧ）が蓄積
される。このヘテロ構造はノンドープであるため高品質
の分子線エピタキシ（ＭＢＥ）装置で成長したウェハに
於いては高移動度の２次元電子（２ＤＥＧ）１５が形成
でき、しかも、バックゲート電圧により電子密度を自由
に制御できる。
【００１７】図１に示す実施例では弱いポテンシャル変
調を形成するために、ウェハ表面のコルビノディスクオ
ーミック電極１６ａと１６ｂとの間に、７０ｎｍ周期で
三角格子を組むように円形ドット１９を残し、周囲を浅
くエッチングする微細加工が電子ビーム露光を用いて施
されている。１８がエッチングされた部分である。
調を形成するために、ウェハ表面のコルビノディスクオ
ーミック電極１６ａと１６ｂとの間に、７０ｎｍ周期で
三角格子を組むように円形ドット１９を残し、周囲を浅
くエッチングする微細加工が電子ビーム露光を用いて施
されている。１８がエッチングされた部分である。
【００１８】本発明の大切な点はこの加工により７０ｎ
ｍ周期の弱いポテンシャル変調をヘテロ界面に形成する
ことであり、円形ドット１９の寸法（本実施例では直径
約３０ｎｍ）は特に重要なパラメータではない。同様に
エッチングのみで周期的なドットアレイを形成しようと
しているわけではなく弱いポテンシャル変調がかかれば
良いのでエッチング深さも浅くて良く、本実施例では約
１０−２０ｎｍである。エッチング深さが浅くとも良い
ためにケミカルエッチングで構造を作成することも可能
であり、ドライエッチングを用いた場合にも２ＤＥＧ１
５へのダメージを最小限に抑えることができる。実際に
界面に形成されるポテンシャル変調は図１（ｃ）に示し
たように対応するフェルミエネルギーＥFより小さなレ
べルである。
ｍ周期の弱いポテンシャル変調をヘテロ界面に形成する
ことであり、円形ドット１９の寸法（本実施例では直径
約３０ｎｍ）は特に重要なパラメータではない。同様に
エッチングのみで周期的なドットアレイを形成しようと
しているわけではなく弱いポテンシャル変調がかかれば
良いのでエッチング深さも浅くて良く、本実施例では約
１０−２０ｎｍである。エッチング深さが浅くとも良い
ためにケミカルエッチングで構造を作成することも可能
であり、ドライエッチングを用いた場合にも２ＤＥＧ１
５へのダメージを最小限に抑えることができる。実際に
界面に形成されるポテンシャル変調は図１（ｃ）に示し
たように対応するフェルミエネルギーＥFより小さなレ
べルである。
【００１９】本実施例では２ＤＥＧ１５の特性を二端子
測定から直接評価するためにコルビノディスク構造（同
心円状に二つのオーミックコンタクト１６ａ，１６ｂが
形成された構造）が用いられている。
測定から直接評価するためにコルビノディスク構造（同
心円状に二つのオーミックコンタクト１６ａ，１６ｂが
形成された構造）が用いられている。
【００２０】このコルビノディスク構造で得られた伝導
特性を図２（ｂ）に示す。図２（ａ）は比較のために示
した弱いポテンシャル変調のない、すなわち何も加工し
ていないａｓ−ｇｒｏｗｎな平坦な表面を有する構造で
得られた特性である。
特性を図２（ｂ）に示す。図２（ａ）は比較のために示
した弱いポテンシャル変調のない、すなわち何も加工し
ていないａｓ−ｇｒｏｗｎな平坦な表面を有する構造で
得られた特性である。
【００２１】図２（ａ）、（ｂ）ともに磁場をパラメー
タとしてバックゲート電圧で電子密度を制御した時の低
温（７０ｍＫ）での測定結果を示している。この図では
特性を簡単に表わすためにコルビノディスクの同心円状
のオーミックコンタクト間の二端子抵抗から求めた抵抗
率が１０7Ω／ｓｑ．以上の領域を絶縁領域として表し
ている。
タとしてバックゲート電圧で電子密度を制御した時の低
温（７０ｍＫ）での測定結果を示している。この図では
特性を簡単に表わすためにコルビノディスクの同心円状
のオーミックコンタクト間の二端子抵抗から求めた抵抗
率が１０7Ω／ｓｑ．以上の領域を絶縁領域として表し
ている。
【００２２】何もしていないリファレンス構造では図２
（ａ）に示したように量子ホール効果に対応した領域
（量子ホール効果絶縁領域）と低電子密度領域に絶縁領
域が広がっており、低密度絶縁領域は強磁場領域で磁場
の増加とともに電子密度の大きい方に広がる傾向を示
す。この領域では電子結晶が形成されている可能性があ
るが、電子の位置は定まっておらず、不均一性による絶
縁の可能性も残る。量子ホール効果絶縁領域は、強磁場
中でランダウレベルが分離することによって生ずる絶縁
領域である。また、低密度絶縁領域は電子密度が減るこ
とによって起こる絶縁領域である。低密度絶縁領域は、
電子密度が減っていったときに結晶化することによって
起こる場合や、不純物が多い材料では結晶化を起こす前
に電子がポテンシャルのくぼ地に溜まって起こる場合が
ある。
（ａ）に示したように量子ホール効果に対応した領域
（量子ホール効果絶縁領域）と低電子密度領域に絶縁領
域が広がっており、低密度絶縁領域は強磁場領域で磁場
の増加とともに電子密度の大きい方に広がる傾向を示
す。この領域では電子結晶が形成されている可能性があ
るが、電子の位置は定まっておらず、不均一性による絶
縁の可能性も残る。量子ホール効果絶縁領域は、強磁場
中でランダウレベルが分離することによって生ずる絶縁
領域である。また、低密度絶縁領域は電子密度が減るこ
とによって起こる絶縁領域である。低密度絶縁領域は、
電子密度が減っていったときに結晶化することによって
起こる場合や、不純物が多い材料では結晶化を起こす前
に電子がポテンシャルのくぼ地に溜まって起こる場合が
ある。
【００２３】―方、弱いポテンシャル変調のある構造で
得られた図２（ｂ）の特性は全体的にはほとんど図２
（ａ）に同じであるが、周期７０ｎｍの三角格子に電子
がひとつづつ溜まったことに相当する電子密度１．１７
ｘ１０10ｃｍ-2で低密度絶縁領域が広がっていることが
確認できる。これはこの領域で確かに電子結晶の形成が
促進され、７０ｎｍ周期の三角格子を組む電子結晶が形
成されていることを示している。二次元電子系に本来存
在する電子・電子クーロン反発を弱い周期ポテンシャル
で促進することにより、弱いポテンシャルの谷、すなわ
ち図１の円形状のドット１９の下に各１個づつ電子がき
ちんと配置された構造が実現されたことになる。なお、
量子ホール効果領域での特性も細かい部分を見ると図２
（ａ）、（ｂ）で複雑に変化するが、この領域は電子結
晶とは直接関係しないためここでは詳細は割愛する。
得られた図２（ｂ）の特性は全体的にはほとんど図２
（ａ）に同じであるが、周期７０ｎｍの三角格子に電子
がひとつづつ溜まったことに相当する電子密度１．１７
ｘ１０10ｃｍ-2で低密度絶縁領域が広がっていることが
確認できる。これはこの領域で確かに電子結晶の形成が
促進され、７０ｎｍ周期の三角格子を組む電子結晶が形
成されていることを示している。二次元電子系に本来存
在する電子・電子クーロン反発を弱い周期ポテンシャル
で促進することにより、弱いポテンシャルの谷、すなわ
ち図１の円形状のドット１９の下に各１個づつ電子がき
ちんと配置された構造が実現されたことになる。なお、
量子ホール効果領域での特性も細かい部分を見ると図２
（ａ）、（ｂ）で複雑に変化するが、この領域は電子結
晶とは直接関係しないためここでは詳細は割愛する。
【００２４】この実施例では弱いポテンシャルの周期が
電子の間隔と等しくなる条件を選んだが、電子結晶の位
置を固定するには結晶中のどれかひとつの電子を固定す
れば良く、ポテンシャル周期から予想される電子密度の
３倍、９倍・・・のところでも電子結晶が形成される可
能性がある。実際に図２（ｂ）には示されていないが強
磁場領域では３倍の密度に相当する３．５１×１０10ｃ
ｍ-2にも電子結晶に基づく絶縁領域の広がりが確認でき
る。
電子の間隔と等しくなる条件を選んだが、電子結晶の位
置を固定するには結晶中のどれかひとつの電子を固定す
れば良く、ポテンシャル周期から予想される電子密度の
３倍、９倍・・・のところでも電子結晶が形成される可
能性がある。実際に図２（ｂ）には示されていないが強
磁場領域では３倍の密度に相当する３．５１×１０10ｃ
ｍ-2にも電子結晶に基づく絶縁領域の広がりが確認でき
る。
【００２５】また、本実施例では電子密度の制御が容易
であり、周囲に不純物がなく電子・電子相互作用が促進
される観点からノンドープヘテロ構造へのバックゲート
による電子形成を用いたが、その他の高品質のＡｌＧａ
Ａｓ／ＧａＡｓ変調ドープ構造、ＳｉＯ2／Ｓｉ構造中
の電子に対しても弱いポテンシャル変調を適切に与えれ
ば、同様の電子結晶が形成できることも明らかである。
であり、周囲に不純物がなく電子・電子相互作用が促進
される観点からノンドープヘテロ構造へのバックゲート
による電子形成を用いたが、その他の高品質のＡｌＧａ
Ａｓ／ＧａＡｓ変調ドープ構造、ＳｉＯ2／Ｓｉ構造中
の電子に対しても弱いポテンシャル変調を適切に与えれ
ば、同様の電子結晶が形成できることも明らかである。
【００２６】上記実施例においては、エッチングドット
を形成することによりポテンシャル変調をかける場合に
ついて説明したが、ポテンシャル変調のかけ方として
は、それ以外の方法、例えば、ウエハ表面にメタルのメ
ッシュを形成し、それに電圧を印加する方法、ウエハ表
面の構造を変化させ表面のフェルミ準位を変調する方法
その他の方法を用いても良い。
を形成することによりポテンシャル変調をかける場合に
ついて説明したが、ポテンシャル変調のかけ方として
は、それ以外の方法、例えば、ウエハ表面にメタルのメ
ッシュを形成し、それに電圧を印加する方法、ウエハ表
面の構造を変化させ表面のフェルミ準位を変調する方法
その他の方法を用いても良い。
【００２７】
【発明の効果】上記のように、本発明を用いれば、低温
あるいは磁場中の限られた条件ではあるが、電子の位置
をきちんと制御した電子結晶が実現される。この構造は
実効的に電子をひとつづつ含むドットアレイとみなすこ
とができ、微細加工によるダメージが小さく、均一性に
もすぐれたドットアレイに相当する。従って、理想的な
ドットアレイではじめて可能になる量子ビット等に応用
できる効果がある。
あるいは磁場中の限られた条件ではあるが、電子の位置
をきちんと制御した電子結晶が実現される。この構造は
実効的に電子をひとつづつ含むドットアレイとみなすこ
とができ、微細加工によるダメージが小さく、均一性に
もすぐれたドットアレイに相当する。従って、理想的な
ドットアレイではじめて可能になる量子ビット等に応用
できる効果がある。
【図１】本発明の実施例に係り、（ａ）は斜視図、
（ｂ）は断面図、（ｃ）はヘテロ界面におけるポテンシ
ャルを示すグラフである。
（ｂ）は断面図、（ｃ）はヘテロ界面におけるポテンシ
ャルを示すグラフである。
【図２】（ａ）比較試料の伝導特性（絶縁領域のダイア
グラム）を示す図、（ｂ）本発明の実施例で得られた伝
導特性（絶縁領域のダイアグラム）を示す図である。
グラム）を示す図、（ｂ）本発明の実施例で得られた伝
導特性（絶縁領域のダイアグラム）を示す図である。
【図３】従来例に係り、（ａ）は斜視図、（ｂ）は断面
図、（ｃ）はヘテロ界面におけるポテンシャルを示すグ
ラフである。
図、（ｃ）はヘテロ界面におけるポテンシャルを示すグ
ラフである。
１１ ノンドープＧａＡｓ （２５０ｎｍ） １２ ノンドープＡｌ0.33Ｇａ0.67Ａｓ （２０ｎ
ｍ） １３ ノンドープＡｌＡｓ／ＧａＡｓ（（２ｎｍ／２ｎ
ｍ）×１００） １４ ｎ型ＧａＡｓ基板 １５ 二次元電子 １６ａ，１６ｂ コルビノディスクオーミック電極 １７ バックゲートオーミック電極 １８ １０−２０ｎｍエッチングされた領域 １９ エッチングされずに残った領域 ２１ 低密度絶縁領域 ２２ 量子ホール効果絶縁領域（ｖ＝１／３） ２３ 量子ホール効果絶縁領域（ｖ＝２／３） ２４ 量子ホール効果絶縁領域（ｖ＝１） ２５ 量子ホール効果絶縁領域（ｖ＝２） ２６ 量子ホール効果絶縁領域（ｖ＝３） ２７ 量子ホール効果絶縁領域（ｖ＝４） ２８ 電子結晶形成に対応した絶縁領域 ３１ 半絶縁性ＧａＡＳ基板 ３２ ノンドープＧａＡｓ （１μｍ） ３３ ノンドープＡｌ0.33Ｇａ0.67Ａｓ（２５ｎｍ） ３４ ＳｉドープＡｌ0.33Ｇａ0.67Ａｓ（３５ｎｍ） ３５ 二次元電子 ３６ 微細なショットキーゲートメタル（幅３０ｎｍ、
周期１５０ｎｍ）
ｍ） １３ ノンドープＡｌＡｓ／ＧａＡｓ（（２ｎｍ／２ｎ
ｍ）×１００） １４ ｎ型ＧａＡｓ基板 １５ 二次元電子 １６ａ，１６ｂ コルビノディスクオーミック電極 １７ バックゲートオーミック電極 １８ １０−２０ｎｍエッチングされた領域 １９ エッチングされずに残った領域 ２１ 低密度絶縁領域 ２２ 量子ホール効果絶縁領域（ｖ＝１／３） ２３ 量子ホール効果絶縁領域（ｖ＝２／３） ２４ 量子ホール効果絶縁領域（ｖ＝１） ２５ 量子ホール効果絶縁領域（ｖ＝２） ２６ 量子ホール効果絶縁領域（ｖ＝３） ２７ 量子ホール効果絶縁領域（ｖ＝４） ２８ 電子結晶形成に対応した絶縁領域 ３１ 半絶縁性ＧａＡＳ基板 ３２ ノンドープＧａＡｓ （１μｍ） ３３ ノンドープＡｌ0.33Ｇａ0.67Ａｓ（２５ｎｍ） ３４ ＳｉドープＡｌ0.33Ｇａ0.67Ａｓ（３５ｎｍ） ３５ 二次元電子 ３６ 微細なショットキーゲートメタル（幅３０ｎｍ、
周期１５０ｎｍ）
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/812
Claims (5)
- 【請求項１】 半導体ヘテロ界面に形成された二次元キ
ャリヤがキャリヤ間の相互作用により等間隔に格子構造
を形成する電子結晶あるいは正孔結晶において、人工的
に形成したポテンシャル変調で電子結晶あるいは正孔結
晶の形成を促進し、これを固定したことを特徴とする電
子結晶あるいは正孔結晶。 - 【請求項２】 ポテンシャル変調がキャリヤの平均間隔
と同じ周期を有し、各ポテンシャルミニマムにキャリヤ
が１個づつ配置されることを特徴とする請求項１記載の
電子結晶あるいは正孔結晶。 - 【請求項３】 前記ポテンシャル変調のポテンシャル障
壁はフェルミエネルギーより小さな電圧であることを特
徴とする請求項１または２記載の電子結晶あるいは正孔
結晶。 - 【請求項４】 結晶を形成するキャリヤがノンドープヘ
テロ界面に電界で形成されていることを特徴とする請求
項１ないし３のいずれか１項記載の電子結晶あるいは正
孔結晶。 - 【請求項５】 前記ポテンシャル変調を与えるエッチン
グドットが形成されいることを特徴とする請求項１ない
し４のいずれか１項記載の電子結晶あるいは正孔結晶。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12405199A JP3794461B2 (ja) | 1999-04-30 | 1999-04-30 | 電子結晶あるいは正孔結晶 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12405199A JP3794461B2 (ja) | 1999-04-30 | 1999-04-30 | 電子結晶あるいは正孔結晶 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000315786A true JP2000315786A (ja) | 2000-11-14 |
| JP3794461B2 JP3794461B2 (ja) | 2006-07-05 |
Family
ID=14875771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12405199A Expired - Fee Related JP3794461B2 (ja) | 1999-04-30 | 1999-04-30 | 電子結晶あるいは正孔結晶 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3794461B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103227185A (zh) * | 2013-04-12 | 2013-07-31 | 中国科学院合肥物质科学研究院 | 用于远红外通讯的栅压控制的二维电子气量子匣子 |
| US8557567B2 (en) | 2005-10-21 | 2013-10-15 | Micobiomed. Co., Ltd. | Method for fabricating nanogap and nanogap sensor |
| WO2018236404A1 (en) * | 2017-06-24 | 2018-12-27 | Intel Corporation | QUANTIC POINT DEVICES |
-
1999
- 1999-04-30 JP JP12405199A patent/JP3794461B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8557567B2 (en) | 2005-10-21 | 2013-10-15 | Micobiomed. Co., Ltd. | Method for fabricating nanogap and nanogap sensor |
| CN103227185A (zh) * | 2013-04-12 | 2013-07-31 | 中国科学院合肥物质科学研究院 | 用于远红外通讯的栅压控制的二维电子气量子匣子 |
| WO2018236404A1 (en) * | 2017-06-24 | 2018-12-27 | Intel Corporation | QUANTIC POINT DEVICES |
| US11063138B2 (en) | 2017-06-24 | 2021-07-13 | Intel Corporation | Quantum dot devices |
| US11721748B2 (en) | 2017-06-24 | 2023-08-08 | Intel Corporation | Quantum dot devices |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3794461B2 (ja) | 2006-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10158009B2 (en) | Method of making a graphene base transistor with reduced collector area | |
| US20210328057A1 (en) | Three dimensional vertically structured electronic devices | |
| JPH05243559A (ja) | 共鳴トンネル効果量子井戸トランジスタ | |
| JP3708114B2 (ja) | バリスティック半導体素子 | |
| US5479027A (en) | Semiconductor device having a channel for a zero-or one-dimensional carrier gas | |
| JP2701633B2 (ja) | 半導体装置 | |
| EP0335498A2 (en) | Field-effect transistor having a lateral surface superlattice, and method of making the same | |
| JP2000315786A (ja) | 電子結晶あるいは正孔結晶 | |
| US5192709A (en) | Nanoscale modulation doping method | |
| JPH07326730A (ja) | 半導体装置，その製造方法，単一電子デバイス，及びその製造方法 | |
| JP5580138B2 (ja) | 電界効果トランジスタ | |
| Sugaya et al. | Operation of InGaAs quasi-quantum-wire FET fabricated by selective growth using molecular beam epitaxy | |
| JP4334246B2 (ja) | 量子半導体装置及びその製造方法 | |
| Sugaya et al. | Observation of negative differential resistance of a trench-type narrow InGaAs quantum-wire field-effect transistor on a (311) A InP substrate | |
| JP5335194B2 (ja) | 半導体構造 | |
| JP2757258B2 (ja) | 超格子素子の製造方法 | |
| JP2803555B2 (ja) | 極微細トンネル障壁の作製方法 | |
| Sugaya et al. | Quasi-one-dimensional transport characteristics of ridge-type InGaAs quantum-wire field-effect transistors | |
| JP2822400B2 (ja) | 半導体装置 | |
| JP4704614B2 (ja) | 半導体素子及びその製造方法 | |
| JPH0684959A (ja) | 高電子移動度電界効果半導体装置 | |
| Eisele et al. | Silicon nanostructure devices | |
| JPH04369843A (ja) | 半導体装置およびその製造方法 | |
| JPH0817241B2 (ja) | 細線電界効果トランジスタ及びその製造方法 | |
| JPH07105490B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051012 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060405 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20100421 |
|
| LAPS | Cancellation because of no payment of annual fees |