JPH05283552A - 高周波半導体装置 - Google Patents

高周波半導体装置

Info

Publication number
JPH05283552A
JPH05283552A JP4105593A JP10559392A JPH05283552A JP H05283552 A JPH05283552 A JP H05283552A JP 4105593 A JP4105593 A JP 4105593A JP 10559392 A JP10559392 A JP 10559392A JP H05283552 A JPH05283552 A JP H05283552A
Authority
JP
Japan
Prior art keywords
input
high frequency
output
frequency semiconductor
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4105593A
Other languages
English (en)
Other versions
JP2836364B2 (ja
Inventor
Kazufumi Takahashi
和史 高橋
Hirohito Tanaka
博仁 田中
Michinori Ogiso
道則 小木曽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4105593A priority Critical patent/JP2836364B2/ja
Publication of JPH05283552A publication Critical patent/JPH05283552A/ja
Application granted granted Critical
Publication of JP2836364B2 publication Critical patent/JP2836364B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48092Helix

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 入出力端子部分における高周波損失を有効に
抑制し、これによって信号の損失を少なくした高周波半
導体装置を提供すること。 【構成】 高周波用の複数の入出力用電極10A,10
B,10Cを備えた高周波半導体10と、この高周波半
導体10を支持するケース部11と、このケース部11
に装備された複数の入出力端子11Bとを備えた高周波
半導体装置において、前記高周波半導体10の複数の入
出力用電極10A,10B,10Cを前記ケース部11
に対向する面に設けると共に、これに対向する位置に前
記ケース部11の入出力端子11B及び配線端子15,
16を配設し、このケース部11の複数の入出力端子1
1B及び配線端子15,16とこれに対応する前記高周
波半導体10の複数の入出力用電極10A,10B,1
0Cとをそれぞれバンプ部材12を介して導通接続した
こと。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置に係り、と
くに、高周波で使用する半導体装置に関する。
【0002】
【従来の技術】図4に従来例を示す。この図4におい
て、符号51は、ケース50上に装着された高周波半導
体を示す。ケース50には、一方の入出力端子50A,
50Bと他方の入出力端子であるガラス端子50Cが装
備されている。そして、このガラス端子50Cは、図示
の如く配線し易いようにケース51上に突出されてい
る。符号60は、ガラス端子50Cと前述した高周波半
導体51の入出力電極51Bとの間を接続するボンディ
ングワイヤを示す。
【0003】
【発明が解決しようとする課題】この従来の半導体装置
では、半導体の入出力電極からガラス端子までの間を接
続するワイヤ・ボンディングの持つインダクタ成分によ
って、高周波信号の損失を起こすという問題点があっ
た。
【0004】
【発明の目的】本発明は、かかる従来例の有する不都合
を改善し、とくに、入出力端子部分における高周波損失
を有効に抑制し、これによって信号の損失を少なくした
高周波半導体装置を提供することを、その目的とする。
【0005】
【課題を解決するための手段】本発明では、高周波用の
複数の入出力用電極を備えた高周波半導体と、この高周
波半導体を支持するケース部と、このケース部に装備さ
れた複数の入出力端子とを備えた高周波半導体装置にお
いて、高周波半導体の複数の入出力用電極をケース部に
対向する面に設けると共に、これに対向する位置にケー
ス部の入出力端子及び配線端子を配設し、このケース部
の複数の入出力端子及び配線端子とこれに対応する高周
波半導体の複数の入出力用電極とをそれぞれバンプ部材
を介して導通接続する、という構成を採っている。これ
によって前述した目的を達成しようとするものである。
【0006】
【実施例】以下、本発明の一実施例を図1ないし図3に
基づいて説明する。この図1ないし図3に示す実施例
は、高周波用の複数の入出力用電極10A,10B,1
0Cを備えた高周波半導体10と、この高周波半導体1
0を支持するケース部11と、このケース部11に装備
された複数の入出力端子11A,11B,11Cとを備
えている。高周波半導体10の複数の入出力用電極10
A〜10Cは、ケース部11に対向する面に設けられて
いる。また、これに対向する位置に前述したケース部1
1の入出力端子11B及び配線端子15,16が配設さ
れている。このケース部11の複数の入出力端子11B
及び配線端子15,16とこれに対応する高周波半導体
10の複数の入出力用電極10A〜10Cとは、それぞ
れバンプ部材12を介して導通接続されている。
【0007】これを更に詳述すると、半導体10の電極
10A,10B,10C上に、バンプ12を形成する。
半導体10を収容するケース部11には第1の入出力端
子11Aが設けられ、信号線部に接合面11aが形成さ
れている。この接合面11aは、ケース部11の表面と
ほぼ同一面としている。半導体10をフェイス・ダウン
にし、電極10A〜10Cをバンプ12を介して同軸形
の第1の入出力端子11Aの接合面11aと接合させ
る。
【0008】図2は、本発明の別の実施例を示す断面図
である。この図2では、ケース部11の表面よりやや突
出し、中心線部が接地部側11A,11Cより短い第2
の入出力端子11Bが設けられている。第2の入出力端
子11Bは、バンプ12を落とし込む凹部を設けてお
り、バンプ12の変形を制御できる。また、不整合部分
を短かくできるので、更に特性が改善する。
【0009】図3は、本発明の他の実施例を示す断面図
である。高周波半導体10内の信号線路をコプレナで設
計しており、入出力電極10Bの両側に接地電極10
A,10Cを設けてある。入出力電極10B、接地電極
10A,10Cは、それぞれ、入出力端子11Bの芯線
と周囲の接地導体11A,11C(円筒の部分)と接合
されており、更に特性の改善が図れる。
【0010】
【発明の効果】以上説明したように本発明は、半導体の
入出力電極をバンプを介して同軸形の入出力端子と垂直
に接続しているので、接続部分での損失を減少させるこ
とができるという効果を有する。
【図面の簡単な説明】
【図1】本発明の一実施例を示す断面図である。
【図2ないし図3】それぞれ他の実施例を示す断面図で
ある。
【図4】従来例を示す断面図である。
【符号の説明】
10:高周波半導体 10A,10B,10C:入出力電極 11:ケース部 11A,11C:接地側入出力端子 11B:信号入出力端子 11a:接合面 12:バンプ部材 15,16配線端子

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 高周波用の複数の入出力用電極を備えた
    高周波半導体と、この高周波半導体を支持するケース部
    と、このケース部に装備された複数の入出力端子とを備
    えた高周波半導体装置において、前記高周波半導体の複
    数の入出力用電極を前記ケース部に対向する面に設ける
    と共に、これに対向する位置に前記ケース部の入出力端
    子及び配線端子を配設し、このケース部の複数の入出力
    端子及び配線端子とこれに対応する前記高周波半導体の
    複数の入出力用電極とをそれぞれバンプ部材を介して導
    通接続したことを特徴とする高周波半導体装置。
JP4105593A 1992-03-31 1992-03-31 高周波半導体装置 Expired - Lifetime JP2836364B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4105593A JP2836364B2 (ja) 1992-03-31 1992-03-31 高周波半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4105593A JP2836364B2 (ja) 1992-03-31 1992-03-31 高周波半導体装置

Publications (2)

Publication Number Publication Date
JPH05283552A true JPH05283552A (ja) 1993-10-29
JP2836364B2 JP2836364B2 (ja) 1998-12-14

Family

ID=14411803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4105593A Expired - Lifetime JP2836364B2 (ja) 1992-03-31 1992-03-31 高周波半導体装置

Country Status (1)

Country Link
JP (1) JP2836364B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001024100A (ja) * 1999-07-12 2001-01-26 Mitsubishi Electric Corp マイクロ波パッケージ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02308554A (ja) * 1989-05-24 1990-12-21 Hitachi Ltd 超高周波用半導体装置
JPH0348436A (ja) * 1989-04-17 1991-03-01 Matsushita Electric Ind Co Ltd 高周波半導体装置
JPH03263333A (ja) * 1990-03-13 1991-11-22 Mitsubishi Electric Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0348436A (ja) * 1989-04-17 1991-03-01 Matsushita Electric Ind Co Ltd 高周波半導体装置
JPH02308554A (ja) * 1989-05-24 1990-12-21 Hitachi Ltd 超高周波用半導体装置
JPH03263333A (ja) * 1990-03-13 1991-11-22 Mitsubishi Electric Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001024100A (ja) * 1999-07-12 2001-01-26 Mitsubishi Electric Corp マイクロ波パッケージ

Also Published As

Publication number Publication date
JP2836364B2 (ja) 1998-12-14

Similar Documents

Publication Publication Date Title
JPH0786460A (ja) 半導体装置
JPH05283552A (ja) 高周波半導体装置
JP2538072B2 (ja) 半導体装置
JPH0719148Y2 (ja) マイクロ波回路用パッケージ
JP2000040939A (ja) 弾性表面波装置
JPH04296103A (ja) 高周波半導体混成集積回路装置
JPH0623032Y2 (ja) 回路基板の実装構造
JPH066564Y2 (ja) 誘電体共振器を有する回路装置
JPH02216839A (ja) 半導体装置
JP2002305263A (ja) 半導体素子実装用パッケージおよび半導体素子実装方法
JPH03210804A (ja) 導波管―マイクロストリップライン変換器
JPH01106437A (ja) 半導体装置
JP2846987B2 (ja) 高周波用半導体装置
JP2596339B2 (ja) 半導体素子パッケージ
JPH03185902A (ja) 半導体装置
JPH02107001A (ja) 高周波回路装置
JP2734085B2 (ja) 高周波パッケージ
JP2541336B2 (ja) 集積回路装置の接続方法
JPH0226243U (ja)
JPS6327859B2 (ja)
JPS6269523A (ja) トランジスタ装置
JPH06326235A (ja) 半導体装置
JPH03123047A (ja) マイクロ波集積回路
JPH01154543A (ja) 半導体パッケージ
JPH04109644A (ja) 半導体チップ用パッケージ

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980908