JPH05275795A - 温度制御装置を具えた半導体レーザ装置とその製造方法 - Google Patents

温度制御装置を具えた半導体レーザ装置とその製造方法

Info

Publication number
JPH05275795A
JPH05275795A JP6654192A JP6654192A JPH05275795A JP H05275795 A JPH05275795 A JP H05275795A JP 6654192 A JP6654192 A JP 6654192A JP 6654192 A JP6654192 A JP 6654192A JP H05275795 A JPH05275795 A JP H05275795A
Authority
JP
Japan
Prior art keywords
semiconductor laser
laser device
peltier effect
temperature control
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6654192A
Other languages
English (en)
Inventor
Takayuki Masuko
隆行 益子
Shunichi Sato
俊一 佐藤
Tetsuo Ishizaka
哲男 石坂
Saeko Yokoi
小恵子 横井
Toshio Oya
利夫 大矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6654192A priority Critical patent/JPH05275795A/ja
Publication of JPH05275795A publication Critical patent/JPH05275795A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 本発明は、温度制御装置を具えた半導体レー
ザ装置に関し、半導体レーザ素子の搭載された金属基板
がペルチエ効果素子による温度制御装置のセラミック基
板と面接合された状態で、温度変化によって湾曲変形す
ることによる該セラミック基板とペルチエ効果素子との
接合部が剥離することを防止する。 【構成】 半導体レーザ素子の搭載された金属基板と、
一対のセラミック基板21,22間に複数個のペルチエ
効果素子20の両端が接合されてなる温度制御装置の該
セラミック基板21とが面接合された半導体レーザ装置
において、上記セラミック基板21,22と上記ペルチ
エ効果素子20とを接合している接合部の剥離防止手段
を具えたこと。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、温度制御装置を具えた
半導体レーザ装置とその製造方法に関する。光通信分野
では、その信号源として半導体レーザ装置が用いられる
が、この半導体レーザ装置は使用状態でかなりの熱を発
生し、この熱のために周囲の温度にもよるが温度変化に
応じて温度が上昇し半導体レーザ装置自体を劣化するこ
とになるとともに発振波長が不安定となる。逆に周囲温
度が低温となる場合には、半導体レーザ装置が過冷却状
態となり同様に発振波長が不安定となることから加温し
てやることが必要となる。以上のような事態をおこさせ
ないために温度を所定の範囲、たとえば常温に維持する
ことが必要である。
【0002】上記温度を一定とするために、ペルチエ効
果を利用した素子(TEC/熱電素子)を用いた温度制
御装置に半導体レーザ素子を搭載し、これによって温度
制御を行う。このような温度制御装置はP形とN形の半
導体を並列させてこれらを直列に接続して電流を流すこ
とにより電流量に応じて一端の温度が低下し他端の温度
が上昇する。電流の方向を逆とすることにより、熱現象
は逆転する。
【0003】このような温度制御装置を具えた半導体レ
ーザ装置の要部のみの側断面図を図7に示す。図7にお
いて、1は金属筐体であり、2は蓋である。蓋2の周囲
を金属筐体1とともにレーザビームを照射するなどの手
段により溶接し、内部を真空或いは窒素などの不活性ガ
スの充填状態にして密封させてある。
【0004】内部にはペルチエ効果素子でなる温度制御
装置3が金属筐体1の内面に半田付けにより固定されて
いる。その上には金属基板4を介して半導体レーザ素子
(LD)5、レンズ組み立て体6、半導体レーザ素子5
の制御のためのPD(フオトダイオード)7などが搭載
固定されている。符号8は透明窓であって、その外側の
レンズなどの光部品を内蔵させた光学部品によってLD
の出射信号光を光フアイバ9に光結合させている。
【0005】上記温度制御装置3は上下に一対のセラミ
ック基板を有し、その間に複数個のペルチエ効果素子が
接合固着されている。このセラミック基板の対向面には
ペルチエ効果素子に対応する部分がメタライズによる電
極面が形成されており、この面とペルチエ効果素子の端
面の同様にメタライズにより形成された電極面とが半田
付けによって接合固着されている。上記一対のセラミッ
ク基板の外面は全面メタライズ処理されていることによ
り、下面が金属筐体1の内面と半田付けされて固定さ
れ、かつ熱的にも金属筐体1と接続されている。
【0006】上記金属基板4はその上に搭載される半導
体レーザ素子5のヒートシンクキャリア、レンズ組み立
て体6のベース、PD7のベースなどを位置決めしてこ
れらをレーザスポット溶接により正確な位置に固定させ
ることと、熱的な結合を温度制御装置3と行わせるため
に必要なものである。この金属基板4は温度制御装置3
のセラミック基板の上面のメタライズ面上に全面半田付
けにより接合固定される。
【0007】
【従来の技術】上記の温度制御手段を具えた半導体レー
ザ装置の要部のみを図8の側面図に示す(a)図により
説明する。図8には理解を容易とするために便宜上図7
と同一の符号を付して示してある。
【0008】まず各符号を参照して構成について述べる
と、1は金属筐体、3は温度制御装置、4は金属基板、
10A〜Fはペルチエ効果素子、11は上側のセラミッ
ク基板、12は下側のセラミック基板、13はペルチエ
効果素子10と上側のセラミック基板11とを接合して
いる半田層、14はペルチエ効果素子10と下側のセラ
ミック基板12とを接合している半田層、15は上側の
セラミック基板11と金属基板4とを接合している半田
層、16は下側のセラミック基板12と金属筐体1とを
接合している半田層、である。
【0009】以上のような構成で各構成要素はすべて半
田によって接合固着されている。ペルチエ効果素子A−
B,C−D,E−Fの上側はそれぞれ上側の電極同士が
電気的に接続されている。また、B−C,D−Fの下側
はそれぞれ下側の電極同士が接続されることにより、す
べて直列に接続されるからAとFの下端部に電源が接続
される。上記は1列であるが、勿論紙面と直交方向にも
並列に構成される。
【0010】このように構成された温度制御装置3は、
この半導体レーザ装置が設けられる光通信装置の設置場
所が屋内の場合、周囲の環境温度が0°C〜60°Cの
温度試験条件であったが、最近では通信装置の信頼度の
向上にともない、屋外に防水形の筐体を設置しこれに収
納して使用される要求がでてきた。そこでこのような要
求には新しく温度範囲が−40°C〜100°C程度と
いった広範囲な試験温度の条件に耐えることが求められ
るようになってきた。
【0011】
【発明が解決しようとする課題】温度制御装置3のセラ
ミック基板11,12は通常アルミナ系であり、金属基
板4の材料はステンレス鋼材かコバール(商品名)材が
使用される。この場合の金属基板としては、熱膨張係数
がコバール材よりも大きなステンレス鋼材を使用するよ
りも、セラミック基板と同様な熱膨張係数のコバール
(商品名)材の使用が好ましい。
【0012】この理由はこの間の半田付け15によって
半田の高温からの冷却固化にともなって一体化される。
さらに常温にまで冷却されるとセラミック基板よりも僅
かではあるが、コバール材の方が熱膨張係数が大きいの
で、その差分コバール材でなる金属基板4に熱歪みとし
ての内部応力が残留する。
【0013】従来の0°〜60°C程度の温度サイクル
試験では問題のなかったことが、新しい要求の−40°
〜100°C程度の温度サイクルの繰り返し試験の結
果、熱膨張係数の差によるバイメタル効果によって内部
残留応力によるセラミック基板11と金属基板4との反
りが促進されて周辺側のペルチエ効果素子10Aとセラ
ミック基板11との半田13に接合力と追従性が失わ
れ、この部分の電気抵抗が増加し、(b)図に示すよう
に遂には剥離されて破断するといった障害の発生するこ
とが判明した。(b)図のK部分を拡大した(c)図に
よく示される。
【0014】電気的抵抗の増大は温度を所定の設定温度
に維持制御することが困難となることとなり、剥離破断
されると電流が流れなくなってもはや使用に耐えず、半
導体レーザ素子の破壊につながる。金属筐体は密封され
ていることから修理もままならない。
【0015】金属基板の厚さを厚くして強度を大きくす
ればこのような障害の発生は抑えられると考えられる
が、温度制御の応答速度が損なわれるほか装置の小形化
が達成できなくなる問題があり、厚くすることはできな
い。
【0016】本発明は、上記のこのような問題点を解決
することを発明の課題とするものである。
【0017】
【課題を解決するための手段】上記課題を解決するため
の本発明の構成手段は、半導体レーザ素子の搭載された
金属基板と、一対のセラミック基板に複数個のペルチエ
効果素子の両端が接合されてなる温度制御装置の該セラ
ミック基板とが面接合された半導体レーザ装置におい
て、上記セラミック基板と上記ペルチエ効果素子とを接
合している接合部の剥離防止手段を具えたことを特徴と
する温度制御手段を具えた半導体レーザ装置。
【0018】前記接合部の剥離防止の第1の手段は、接
合部の半田厚さを0.2〜0.5mmとしたことにあ
る。前記第1の手段の製造方法は、半導体レーザ素子の
搭載された金属基板と、一対のセラミック基板に複数個
のペルチエ効果素子の両端が接合されてなる温度制御装
置の該セラミック基板とが面接合された半導体レーザ装
置の製造方法において、上記一対のセラミック基板間に
上記ペルチエ効果素子の長さと両端面に接合用の半田厚
さを所定量確保するための厚さとを加えた幅を有する間
隔スペーサを介在させて該セラミック基板を圧接保持さ
せた状態で接合部を半田付け接合するようにしたことに
ある。
【0019】前記接合部の剥離防止の第2の手段は、セ
ラミック基板に凹穴を設け、該凹穴内にペルチエ効果素
子の端部を挿入し凹穴の底面と周囲ならびにペルチエ効
果素子の端面と周囲とを半田接合するようにしたことに
ある。
【0020】前記接合部の剥離防止の第3の手段は、複
数個のペルチエ素子の配置密度を中央部を疎とし、周辺
部を密としたことにある。前記接合部の剥離防止の第4
の手段は、一対のセラミック基板の周辺に該一対のセラ
ミック基板を連結する結合用の支柱である。
【0021】前記第4の手段の製造方法は、 上記一対
のセラミック基板の周辺の対向間に該セラミック基板を
連結する支柱を介在させて連結固定するに際し、少なく
とも上記半導体レーザ装置の使用温度範囲の上限または
試験温度範囲の上限の温度以上で上記支柱の長さとペル
チエ効果素子の長さとが一致しかつ該支柱の熱膨張係数
がペルチエ効果素子の熱膨張係数よりも大なる材料に設
定たことにもとづき、半導体レーザ装置の使用温度範囲
または試験温度範囲内において一対のセラミック基板間
に連結方向の力が作用するようにしたことにある。
【0022】前記接合部の剥離防止の第5の手段は、半
導体レーザ素子の搭載された金属基板の面接合されたセ
ラミック基板の裏面に接合された金属層である。前記接
合部の剥離防止の第6の手段は、セラミック基板の周辺
の厚さを中央部の厚さよりも厚くしたことにある。
【0023】
【作用】接合部の剥離防止手段を具えたことにより、広
範囲な温度変動の条件に対しても半導体レーザ装置を十
分に異常なく所定の動作を長期にわたって信頼性よく動
作させることができる。
【0024】接合部の剥離防止の第1の手段によれば、
接合部の半田量を厚くしたことにより、半田の塑性変形
を利用して変動に対応して応動することにある。上記第
1の手段の製造方法によれば、間隔スペーサによって所
定の必要量の半田厚さを正確に確保して製造することが
でき、品質、信頼性が向上する。
【0025】接合部の剥離防止の第2の手段によれば、
ペルチエ効果素子の端面のみならず、これと連続した周
囲の半田付け面が確保されるから、半田付け部分の強度
が大幅に向上し変形を抑えることができる。
【0026】接合部の剥離防止の第3の手段によれば、
ペルチエ効果素子の配置密度を周辺部に密としたことに
より、周辺部の半田付け強度が実質的に高くなり半田付
け強度が大幅に向上して変形を抑える。
【0027】接合部の剥離防止の第4の手段によれば、
周辺の支柱によって一対のセラミック基板同士を強固に
結合連結したことにより、変形を積極的に抑える。上記
第4の手段の製造方法によれば、少なくとも半導体レー
ザ装置の使用温度範囲の上限または試験温度範囲の上限
の温度以上で支柱の長さとペルチエ効果素子の長さとが
一致し、かつ支柱の熱膨張係数の方が大なることにより
環境温度範囲では支柱の長さがより大きく収縮すること
から、一対のセラミック基板間を引き寄せることとな
り、剥離をなくすることができる。
【0028】接合部の剥離防止の第5の手段によれば、
裏面に追加された金属層によって上面の金属基板による
変形を逆方向に抑えることになり変形を補償するように
して積極的に抑える。
【0029】接合部の剥離防止の第6の手段によれば、
セラミック基板の厚さを周辺側で厚くしたことにより、
周辺部の剛性が大きくなりセラミック基板自体で変形を
抑えることができる。
【0030】上記各接合部の剥離防止の手段は、独立し
て実施して十分な作用、効果が得られるものであるが、
これらを任意にあるいは意図的に複合して組み合わせ実
施することにより、さらに顕著な作用、効果を示す。
【0031】
【実施例】以下、図面を参照して本発明を上記構成手段
にもとずき、具体的かつ詳細に順次説明することとす
る。なお以下の全図を通じて金属筐体1、金属基板4に
ついては図8および図9と同様であって、これらを省略
して図示ならびに説明するがこれらは付加されており、
これらに関しての従来技術の問題点は含まれているもの
として理解されたい。
【0032】図1の(a)図は本発明の第1の発明の実
施例の側面図である。図において符号20A〜Dはペル
チエ効果素子であり、21は上側のセラミック基板、2
2は下側のセラミック基板、23,24はそれぞれ接合
用の半田、25〜29はセラミック基板に形成された電
極パターン、である。
【0033】本実施例においては、ペルチエ効果素子2
0の長さLに対して電極パターン24〜29間の対向間
隔(実際には電極パターンの厚さが実質的にきわめて薄
い場合セラミック基板21と22の対向間隔)Pとして
両半田層23,24を加えた間隔に維持して半田付けし
たものである。
【0034】この半田層21,22の厚さは0.2〜
0.5mmの範囲に設定される。この理由は、半田付け
層の厚さは一般には0.1mm程度が最も強度があると
されており、本発明ではあえてこの範囲を大幅に厚くし
たことにある。半田付けの強度は低下するものの、半田
の厚さにより基板の反りに対して半田層が塑性変形して
応動し破断、剥離に至ることを防止するからである。
【0035】また、0.6mm以上にするとペルチエ効
果素子20の位置が半田の溶融状態時に安定しないこと
から、上記範囲に設定するのが好ましいことである。塑
性変形に対応し易い半田としては、鉛に対して錫の量が
多い、いわゆる低温半田たとえば融点が183°Cなど
が適している。このようなことから、より低温のインジ
ューム系のものでもよい。
【0036】上記第1の実施例に好適な製造方法を図1
の(b)図で説明する。図は図1の間隔Pに相当する間
隔に電極パターン25〜29の厚さを両側に加えた間隔
Qの段部を設けた間隔スペーサSを上下のセラミック基
板21,22の対向面の端部両側に挿入した状態でセラ
ミック基板21,22を上下から押圧して位置決めす
る。
【0037】これに先立って、ペルチエ効果素子20の
上下の端面と上下の電極パターン25〜29間に粉末状
半田とフラックスの混合されたクリーム状半田を十分な
量をそれぞれに介在させておき、全体を加熱し半田を溶
融させて冷却固化させ接合する。その後間隔スペーサS
を取り除く。
【0038】上記間隔スペーサSはセラミック基板2
1,22の電極パターン25〜29の厚さがきわめて薄
い場合には間隔Q=Pとすることができる。ペルチエ効
果素子は比較的に軽量であるから、半田の溶融時の表面
張力で下側の溶融半田が押し潰されることなく浮きあげ
られた状態になり、半田層の厚さが0.2〜0.5mm
の範囲に得られる。
【0039】図2は本発明の第2の発明の実施例の側断
面図である。図において符号30A〜Fはペルチエ効果
素子であり、31は上側のセラミック基板、32は下側
のセラミック基板33,34はそれぞれ接合用の半田、
35,36はセラミック基板に形成された電極層、3
7,38は凹穴、39はペルチエ効果素子30の上下部
の端面ならびに側面周囲に形成された電極層、である。
【0040】セラミック基板31,32に、ペルチエ効
果素子30の配置される位置に対応させて凹穴37,3
8をそれぞれに形成する。この凹穴37,38の直径は
ペルチエ効果素子30に半田層33,34が確保される
に必要な大きさである。
【0041】次いでこの凹穴37,38の底面と側面周
囲と2個一組として隣接されるものを接続する電極層3
5,36を形成する。下側の両端の電極層は隣接するも
のがなく、リード線接続用のパターンが引き出されてい
る。
【0042】一方、ペルチエ効果素子30の両端面とこ
の端面に続けて端部周囲に電極層39を形成させる。電
極層35,36の形成されたセラミック基板31,32
の凹穴37,38内に粉末状半田とフラックスの混合さ
れたクリーム状半田を充填するとともに、これを対向さ
せてクリーム状半田の充填された凹穴内にペルチエ効果
素子30A〜Fを所定の順序に配列挿入する。
【0043】これを図示省略の適当な治具に保持させて
高温とし、半田を溶融させて冷却固化し治具から取り外
して図示状態を得る。本実施例によれば、ペルチエ効果
素子30の両端の半田付け面積が端面のみならず、周囲
での接合がなされるので接合強度が大幅に増大し、反り
や変形および剥離の発生を抑圧することができる。
【0044】図3は本発明の第3の発明の実施例の平面
視断面図である。図において符号40は多数のペルチエ
効果素子。41,42は上側および下側のセラミック基
板であり、そのいずれかである。図3においては、セラ
ミック基板に形成される電極パターンは図示省略されて
いる。
【0045】多数のペルチエ効果素子40は最外周部の
四角の環状の素子群Aと、中間部の四角の環状の素子群
Bと、中心部の一個の素子Cとの群に分類されている。
この素子群Aについてみれば、環状方向の素子間隔は密
であり間隔が狭い。素子群Bについてみれば、同じく環
状方向の素子間隔は疎であり間隔は広い。素子群AとB
についてのX座標方向とY座標方向についてみても同様
である。この座標方向は素子Cについても広くなってい
る。
【0046】以上のことを全体としてみればペルチエ効
果素子40の配置密度は中央部方向が疎であり、周辺部
が密となっている。したがって、周辺部の上下のセラミ
ック基板41,42のペルチエ効果素子40による接合
強度がきわめて大きく基板の反りや変形および剥離の発
生を抑圧することができる。上記間隔密度の変化は発生
する歪み量に比例させることであってもよい。
【0047】図4は本発明の第4の発明の実施例であっ
て、(a)図は(b)図のW−W断面の平面図であり、
(b)図は側面図である。図において、符号50A〜F
はペルチエ効果素子であり、51は上側のセラミック基
板、52は下側のセラミック基板、53はペルチエ効果
素子の接続用の電極パターン、54はリード線、55,
56は支柱、57は支柱接続のための半田付け用のパタ
ーン、である。
【0048】上下のセラミック基板51,52の対向間
に複数のペルチエ効果素子50が並列に配置され、セラ
ミック基板に形成された電極パターン53に半田付け接
合されるとともに、一方のリード線54と他方のリード
線54に対してすべてのペルチエ効果素子40が直列に
接続される。
【0049】セラミック基板51,52の四隅に4本の
結合用の支柱55が配置され、中央部に1本の結合用の
支柱が配置されて、上下のセラミック基板51,52に
形成された半田付け用パターン57により、支柱の端面
が半田付け結合され基板51,52が連結固定されてい
る。
【0050】支柱55,56の端面の半田付けされる面
はペルチエ効果素子50の接合面と比較して、極めて広
い。したがって、この面による結合連結力は基板の反り
や変形および剥離の発生を十分に抑制することができ
る。
【0051】本実施例に関しては、さらに以下のような
構成を採ることができる。すなわち使用される環境温度
の上限または試験環境温度の上限以上の温度の状態にお
いて、ペルチエ効果素子50と支柱55,56の長さが
一致するように設定する。ただし、支柱55,56の熱
膨張係数をペルチエ効果素子50の熱膨張係数よりも大
きな材料に選定することが望ましい。このようにしてこ
れら両者を半田付け固定することにより、半田が溶融状
態から固化して常温にまで降温するとペルチエ効果素子
50よりも支柱55,56の長さの収縮が大きいため
に、セラミック基板51,52間を圧縮引き合うような
力が発生する。
【0052】この結果、ペルチエ効果素子55,56を
圧縮することとなり、しかも使用温度範囲または試験温
度範囲内において、基板の反りや変形および基板とペル
チエ効果素子との半田接合間の剥離の発生を効果よく十
分に抑制することができる。
【0053】さらには、支柱55,56の材料を熱伝導
率の低い材料、たとえばステンレス鋼材のようなものと
することにより、両基板55,56の低温度側と高温度
側との温度差にもとずく支柱を介しての熱の循環伝導を
防止することができる。支柱55,56の中間を図示の
ように細径としておくと、より熱の伝導を少なくするこ
とができる。
【0054】図5は本発明の第5の発明の実施例であっ
て、(a)図は(b)図のX−X断面の平面図であり、
(b)図は側面図である。図において、符号60A〜F
はペルチエ効果素子であり、61は上側のセラミック基
板、62は下側のセラミック基板、63はペルチエ効果
素子の接続用の電極パターン、64,65はリード線、
66,67は金属層、68は金属層に形成された孔部
分、である。
【0055】上下のセラミック基板61,62の対向間
に複数のペルチエ効果素子60が並列に配置され、セラ
ミック基板に形成された電極パターン63に半田付け接
合されるとともに、一方のリード線64と他方のリード
線65に対してすべてのペルチエ効果素子60が直列に
接続される。
【0056】セラミック基板61,62の裏面すなわち
対向する面に表面側の筐体または、および金属基板(図
7、図8)の材料の熱膨張係数と同等かそれよりも大な
る熱膨張係数を有する金属層を接合してなる。ここで金
属層の接合とは焼成によって形成されたものを含み、金
属板を半田付けなどにより形成することをいう。
【0057】上記金属層66,67の孔部分68は、ペ
ルチエ効果素子60とセラミック基板61,62に形成
された電極パターン63に金属層66,67が接触し、
電気的短絡を生じさせないために必要なものである。
【0058】上記金属層66,67の接合は好ましくは
表面の筐体、金属基板の接合と同時に行うが、別工程で
あってもよい。この金属層66,67の接合により従来
の問題を補償するように逆方向のバイメタル効果を生じ
ることとなり、従来の問題が解消される。したがってセ
ラミック基板61,62の反りをなくすることができる
か、大幅に減少させることができ、ペルチエ効果素子6
0とセラミック基板61,62の電極との剥離などの障
害を抑制する。
【0059】金属層66,67の材料としては、表面側
がたとえばコバール材であるとすると、これよりも熱膨
張係数の大きなステンレス鋼材とすることにより、相対
的に大きな熱歪みを生じさせるから厚さを薄いものとす
ることができる。このようなことから、それ以外の材料
と厚さを適宜選定することにより、所望の作用、効果を
設定することができる。
【0060】図6は本発明の第6の発明の実施例であっ
て、(a)図は(b)図のY−Y断面の平面図であり、
(b)図は(a)図のZ−Z断面の側面図である。図に
おいて、符号70A〜Fはペルチエ効果素子であり、7
1は上側のセラミック基板、72は下側のセラミック基
板、73,74,75はそれぞれセラミック基板の段部
分、である。
【0061】上下のセラミック基板71,72の対向間
に複数のペルチエ効果素子70が並列に配置され、セラ
ミック基板に形成された電極パターンに半田付け接合さ
れるとともに一方のリード線と他方のリード線(いずれ
も図示省略)に対してすべてのペルチエ効果素子70が
直列に接続される。
【0062】本実施例では(b)図に示されるように、
中央部のペルチエ効果素子70C,70Dの接合される
部分のセラミック基板71,72の厚さを基準または薄
いものの段部分73とすると、その外側のペルチエ効果
素子70B,70Eの接合される部分を73部分よりも
厚い段部分74とする。一番外側のペルチエ効果素子7
0A,70Fの接合される部分を最も厚い段部分75と
している。
【0063】これを(a)図で説明すると、73部分は
方形をしており4個のペルチエ効果素子70が接合され
ており、この外側の段部分74は枠状であって四角の角
形内に12個のペルチエ効果素子70が接合されてい
る。一番外側の段部分75は同様な枠状の大きな四角の
角形内に20個のペルチエ効果素子70が接合されてい
る。
【0064】上記段部分によって形成されるセラミック
基板71,72は外側の段部分74,75が逐次厚い枠
状を形成していることから、これによる剛性が逐次高く
なり熱応力による歪みを少ないものとしている。したが
って従来の問題点を抑圧して歪みをなくするか、きわめ
て少ないものとすることができる。
【0065】上記本発明はそれぞれに各実施例について
述べたが、本発明にあってはこれらの各態様について単
に単独に適用することに止まらず、任意の各態様を組み
合わせて実施できることを含んでいる。この場合には当
然に単独に適用することに対して相乗的なまたは、それ
以上の作用、効果が得られることはいうまでもないこと
である。
【0066】
【発明の効果】以上詳細に説明したように本発明によれ
ば、半導体レーザ素子の搭載された金属基板と、一対の
セラミック基板間に複数個のペルチエ効果素子の両端が
接合されてなる温度制御装置の該セラミック基板とが面
接合された半導体レーザ装置において、上記セラミック
基板と上記ペルチエ効果素子間を接合している接合部の
剥離防止手段を具えたことにより、セラミック基板とペ
ルチエ効果素子とを接合している部分での熱歪みによる
電極間の剥離障害などをなくすか、問題の無い状態とす
ることができる。
【0067】第1の態様によれば、接合用の半田の厚さ
を厚くするのみでよいこから、格別複雑な構造とするこ
となく従来の製造となんらかわることなく製造すること
ができる。
【0068】第1の態様の製造方法は、間隔スペーサを
適用することにより、所望の半田の厚さを規定すること
ができ信頼性の高い半導体レーザ装置を得ることができ
る。第2の態様によれば、凹部による半田付け面積が増
大し半田付け強度がきわめて大きく得られるので問題解
決に適している。
【0069】第3の態様によれば、周辺部にペルチエ効
果素子を密に配置接合したことによりセラミック基板の
周辺部の接合強度が大きく、これによる熱歪みを抑える
ことができる。
【0070】第4の態様によれば、セラミック基板の周
辺に接合力の大きな結合用の支柱を配置連結しているか
ら、セラミック基板の熱歪みを少ないものとする。第4
の態様の製造方法は、所定の温度範囲の上限以上で結合
用の支柱とペルチエ効果素子との長さが一致するように
設定して、接合冷却することにより支柱の収縮によって
セラミック基板がペルチエ効果素子を押し付けるように
作用し、このために剥離障害を積極的に抑圧する。
【0071】第5の態様によれば、金属層によって従来
の熱歪みを中和するように補償することから、好適であ
る。第6の態様によれば、セラミック基板の剛性を高め
ることから、熱歪みの発生をなくするか、極めてすくな
いものとすることができる。
【0072】上記各態様を意図的任意に組み合わせるこ
とにより、さらに相乗的な効果を得ることができる。
【図面の簡単な説明】
【図1】本発明の第1の発明の実施例の側面図。
【図2】本発明の第2の発明の実施例の側断面図。
【図3】本発明の第3の発明の実施例の平面視断面図。
【図4】本発明の第4の発明の実施例の(b)図のW−
W断面の平面図(a)と、側面図(b)。
【図5】本発明の第5の発明の実施例の(b)図のX−
X断面の平面図(a)と、側面図(b)。
【図6】本発明の第6の発明の実施例の部分断面の側面
図。
【図7】温度制御装置を具えた半導体レーザ装置の側断
面図。
【図8】従来の温度制御装置とその問題点を示す側面図
の、側面図(a)、問題点の生じた状態の側面図
(b)、(b)図のK部分の拡大図(c)。
【符号の説明】
1 金属筐体 2 蓋 3 温度制御装置 4 金属基板 5 半導体レーザ素子 6 レンズ組み立て体 7 PD 8 透明窓 9 光フアイバ 20,30,40,50,60,70 ペルチエ効果
素子 21,22,31,32,41,42,51,52,6
1,62,71,72セラミック基板 23,24 半田層 37,38 凹穴 39 側面の電極層 55,56 支柱 66,67 金属層 73,74,75 枠状の段部分 S 間隔スペーサ
フロントページの続き (72)発明者 横井 小恵子 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 大矢 利夫 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 半導体レーザ素子(5)の搭載された金
    属基板(4)と、一対のセラミック基板(21)(2
    2)間に複数個のペルチエ効果素子(20)の両端が接
    合されてなる温度制御装置(3)の該セラミック基板
    (21)とが面接合された半導体レーザ装置において、 上記セラミック基板(21)(22)と上記ペルチエ効
    果素子(20)とを接合している接合部の剥離防止手段
    を具えたことを特徴とする温度制御手段を具えた半導体
    レーザ装置。
  2. 【請求項2】 前記接合部の剥離防止手段は接合部の半
    田(23)(24)厚さを0.2〜0.5mmとしたこ
    とを特徴とする請求項1に記載の温度制御手段を具えた
    半導体レーザ装置。
  3. 【請求項3】 半導体レーザ素子(5)の搭載された金
    属基板(4)と、一対のセラミック基板(21)(2
    2)間に複数個のペルチエ効果素子(20)の両端が接
    合されてなる温度制御装置の該セラミック基板(21)
    とが面接合された半導体レーザ装置の製造方法におい
    て、 上記一対のセラミック基板(21)(22)間に上記ペ
    ルチエ効果素子(20)の長さと両端面に接合用の半田
    (23)(24)厚さを所定量確保するための厚さとを
    加えた幅を有する間隔スペーサ(S)を介在させて該セ
    ラミック基板(21)(22)を圧接保持させた状態で
    接合部を半田付け接合するようにしたことを特徴とする
    温度制御装置を具えた半導体レーザ装置の製造方法。
  4. 【請求項4】 前記接合部の剥離防止手段はセラミック
    基板に凹穴(37)(38)を設け、該凹穴内にペルチ
    エ効果素子(30)の端部を挿入し凹穴の底面と周囲な
    らびにペルチエ効果素子(30)の端面と周囲(39)
    とを接合するようにしたことを特徴とする請求項1に記
    載の温度制御手段を具えた半導体レーザ装置。
  5. 【請求項5】 前記接合部の剥離防止手段は複数個のペ
    ルチエ素子(40)の配置密度を中央部を疎とし、周辺
    部を密としたことを特徴とする請求項1に記載の温度制
    御手段を具えた半導体レーザ装置。
  6. 【請求項6】 前記接合部の剥離防止手段は一対のセラ
    ミック基板(51)(52)の周辺に該一対のセラミッ
    ク基板を連結する結合用の支柱(55)であることを特
    徴とする請求項1に記載の温度制御手段を具えた半導体
    レーザ装置。
  7. 【請求項7】 半導体レーザ素子(5)の搭載された金
    属基板(4)と、一対のセラミック基板(51)(5
    2)間に複数個のペルチエ効果素子(50)の両端が接
    合されてなる温度制御装置(3)の該セラミック基板
    (51)とが面接合された半導体レーザ装置の製造方法
    において、 上記一対のセラミック基板(51)(52)の周辺の対
    向間に該セラミック基板(51)(52)を連結する支
    柱(55)を介在させて連結固定するに際し、少なくと
    も上記半導体レーザ装置の使用温度範囲の上限または試
    験温度範囲の上限の温度以上で上記支柱(55)の長さ
    とペルチエ効果素子(50)の長さとが一致しかつ該支
    柱(55)の熱膨張係数がペルチエ効果素子(50)の
    熱膨張係数よりも大なる材料に設定したことにもとづ
    き、半導体レーザ装置の使用温度範囲または試験温度範
    囲内において一対のセラミック基板(51)(52)間
    に連結方向の力が作用するようにしたことを特徴とする
    温度制御装置を具えた半導体レーザ装置の製造方法。
  8. 【請求項8】 前記接合部の剥離防止手段は半導体レー
    ザ素子(5)の搭載された金属基板(4)の面接合され
    たセラミック基板(61)の裏面に接合された金属層
    (66)(67)であることを特徴とする請求項1に記
    載の温度制御手段を具えた半導体レーザ装置。
  9. 【請求項9】 前記接合部の剥離防止手段はセラミック
    基板(71)(72)の周辺の厚さ(74)(75)を
    中央部の厚さ(73)よりも厚くしたことを特徴とする
    請求項1に記載の温度制御手段を具えた半導体レーザ装
    置。
JP6654192A 1992-03-25 1992-03-25 温度制御装置を具えた半導体レーザ装置とその製造方法 Withdrawn JPH05275795A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6654192A JPH05275795A (ja) 1992-03-25 1992-03-25 温度制御装置を具えた半導体レーザ装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6654192A JPH05275795A (ja) 1992-03-25 1992-03-25 温度制御装置を具えた半導体レーザ装置とその製造方法

Publications (1)

Publication Number Publication Date
JPH05275795A true JPH05275795A (ja) 1993-10-22

Family

ID=13318870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6654192A Withdrawn JPH05275795A (ja) 1992-03-25 1992-03-25 温度制御装置を具えた半導体レーザ装置とその製造方法

Country Status (1)

Country Link
JP (1) JPH05275795A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250796A (ja) * 1995-03-14 1996-09-27 Nec Corp ペルチエクーラおよび半導体レーザモジュール
JP2006237547A (ja) * 2005-01-27 2006-09-07 Kyocera Corp 熱電変換モジュール、これを用いた発電装置及び冷却装置
JP2006269995A (ja) * 2005-03-25 2006-10-05 Aisin Seiki Co Ltd 熱電変換モジュール及び電子デバイス
JP4609817B2 (ja) * 1999-02-04 2011-01-12 古河電気工業株式会社 半導体レーザモジュール
JP2015088682A (ja) * 2013-11-01 2015-05-07 ウシオ電機株式会社 半導体レーザ装置
JP2016042525A (ja) * 2014-08-18 2016-03-31 パナソニックIpマネジメント株式会社 熱電変換モジュール

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250796A (ja) * 1995-03-14 1996-09-27 Nec Corp ペルチエクーラおよび半導体レーザモジュール
JP4609817B2 (ja) * 1999-02-04 2011-01-12 古河電気工業株式会社 半導体レーザモジュール
JP2006237547A (ja) * 2005-01-27 2006-09-07 Kyocera Corp 熱電変換モジュール、これを用いた発電装置及び冷却装置
JP2006269995A (ja) * 2005-03-25 2006-10-05 Aisin Seiki Co Ltd 熱電変換モジュール及び電子デバイス
JP4572714B2 (ja) * 2005-03-25 2010-11-04 アイシン精機株式会社 電子デバイス
JP2015088682A (ja) * 2013-11-01 2015-05-07 ウシオ電機株式会社 半導体レーザ装置
JP2016042525A (ja) * 2014-08-18 2016-03-31 パナソニックIpマネジメント株式会社 熱電変換モジュール

Similar Documents

Publication Publication Date Title
EP1505662B1 (en) Thermoelectric device
US4561011A (en) Dimensionally stable semiconductor device
US4893172A (en) Connecting structure for electronic part and method of manufacturing the same
US5305344A (en) Laser diode array
WO1997045882A1 (fr) Procede de fabrication d'un module thermoelectrique
US5521931A (en) Nonmonolithic arrays of accurately positioned diode lasers
JPH03230552A (ja) 半導体素子実装用接合材
EP1187196B1 (en) Method of manufacturing an optical semiconductor module
JPH1065273A (ja) ペルチェクーラ及び半導体レーザモジュール
JPH05275795A (ja) 温度制御装置を具えた半導体レーザ装置とその製造方法
JPH06283807A (ja) スタックレーザ
JPH09321356A (ja) 熱電モジュール及びその製造方法
JP3598660B2 (ja) 熱電ユニット
JPH0823002A (ja) 半導体装置及びその製造方法
US5324387A (en) Method of fabricating asymmetric closely-spaced multiple diode lasers
JPS63132495A (ja) 光半導体素子用サブマウント
JP2002270906A (ja) 熱電モジュール
JP2004296901A (ja) 熱電モジュール
JP6877271B2 (ja) 光モジュールの製造方法
US20040013152A1 (en) Optical semiconductor module and method of producing the same
JPH09321352A (ja) 熱電モジュール
JP2006245449A (ja) 熱電変換モジュールおよび熱電変換モジュールにおけるポスト電極の固定方法
JP2008124152A (ja) 半田シート、半導体装置及び半導体装置の製造方法
JPH04243181A (ja) 半導体レーザモジュール
JP2001339116A (ja) 半導体レーザモジュールおよびその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990608