JPH05275579A - 半導体装置における放熱構造 - Google Patents
半導体装置における放熱構造Info
- Publication number
- JPH05275579A JPH05275579A JP4067643A JP6764392A JPH05275579A JP H05275579 A JPH05275579 A JP H05275579A JP 4067643 A JP4067643 A JP 4067643A JP 6764392 A JP6764392 A JP 6764392A JP H05275579 A JPH05275579 A JP H05275579A
- Authority
- JP
- Japan
- Prior art keywords
- heat dissipation
- semiconductor device
- semiconductor substrate
- dissipation structure
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 放熱効果が高く集積度のいっそうの向上の要
求に応えられるような半導体装置における放熱構造を提
供する。 【構成】 素子が形成された半導体基板を備えた半導体
装置の前記素子で発生する熱を半導体基板外に放出する
ための放熱構造において、前記半導体基板１の素子形成
域の裏側には溝２が形成されていて、この溝形成面が良
熱電導性材料からなる薄膜３で覆われており、この薄膜
を通して前記素子で発生した熱の放出を行うようになっ
ていることを特徴とする半導体装置における放熱構造。
求に応えられるような半導体装置における放熱構造を提
供する。 【構成】 素子が形成された半導体基板を備えた半導体
装置の前記素子で発生する熱を半導体基板外に放出する
ための放熱構造において、前記半導体基板１の素子形成
域の裏側には溝２が形成されていて、この溝形成面が良
熱電導性材料からなる薄膜３で覆われており、この薄膜
を通して前記素子で発生した熱の放出を行うようになっ
ていることを特徴とする半導体装置における放熱構造。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置における放
熱構造に関する。
熱構造に関する。
【０００２】
【従来の技術】半導体装置における素子の集積度は年を
経る毎に加速的に進んでいる。ただ、集積度をあげる上
での障害となる要因の一つに素子の発熱がある。通常、
半導体装置はＳｉ半導体が使われているが、物性的な要
求からＳｉ半導体は１２５℃以下の温度とする必要があ
る。素子の集積度が高くなると素子で発生する熱の量が
増えるため、この熱による温度上昇が無視できなくな
る。
経る毎に加速的に進んでいる。ただ、集積度をあげる上
での障害となる要因の一つに素子の発熱がある。通常、
半導体装置はＳｉ半導体が使われているが、物性的な要
求からＳｉ半導体は１２５℃以下の温度とする必要があ
る。素子の集積度が高くなると素子で発生する熱の量が
増えるため、この熱による温度上昇が無視できなくな
る。
【０００３】ひとつの例として、２０００素子（回路）
を集積化したＬＳＩでは１素子あたり平均３ｍＷとする
とチップ面積が１ｃｍ2 の場合、発熱量は６Ｗ／ｃｍ2
になる。通常の電熱プレートが２〜６／ｃｍ2 であるこ
とを考えると、これは相当な発熱量である。また、パワ
ートランジスタ等の半導体装置でも、高耐圧・大電流の
ものが次々と開発されており、放熱対策は重要な課題で
ある。勿論、これらの半導体装置では素子で発生する熱
を放出することが考えられている。
を集積化したＬＳＩでは１素子あたり平均３ｍＷとする
とチップ面積が１ｃｍ2 の場合、発熱量は６Ｗ／ｃｍ2
になる。通常の電熱プレートが２〜６／ｃｍ2 であるこ
とを考えると、これは相当な発熱量である。また、パワ
ートランジスタ等の半導体装置でも、高耐圧・大電流の
ものが次々と開発されており、放熱対策は重要な課題で
ある。勿論、これらの半導体装置では素子で発生する熱
を放出することが考えられている。
【０００４】従来は主としてパッケージに工夫を施した
放熱対策が多いのであるが、具体的な半導体装置におけ
る放熱構造を図６に示す。図６にみるように、素子が形
成されているＳｉチップ（半導体基板）５１を放熱フィ
ン５７付のパッケージのモリブデンベース５９にボンデ
ィングし、放熱フィン５７を空気に触れさせることで冷
却をしている。なお、図６において、５２はリード、５
３はアルミキャップ、５５はコバールリング、５６は銅
スタッド、６０はガラス材である。
放熱対策が多いのであるが、具体的な半導体装置におけ
る放熱構造を図６に示す。図６にみるように、素子が形
成されているＳｉチップ（半導体基板）５１を放熱フィ
ン５７付のパッケージのモリブデンベース５９にボンデ
ィングし、放熱フィン５７を空気に触れさせることで冷
却をしている。なお、図６において、５２はリード、５
３はアルミキャップ、５５はコバールリング、５６は銅
スタッド、６０はガラス材である。
【０００５】この他、絶縁性があってＳｉチップ５１に
近い熱膨張係数のＳｉＣやＡｌＮ等の材料を表面に塗布
し放熱をよくするということも行われている。しかし、
上記の方法は、Ｓｉチップ自体には放熱をよくする方策
はとられておらず、集積度のいっそうの向上を考えた場
合には余り有効な放熱策とは言いがたい。
近い熱膨張係数のＳｉＣやＡｌＮ等の材料を表面に塗布
し放熱をよくするということも行われている。しかし、
上記の方法は、Ｓｉチップ自体には放熱をよくする方策
はとられておらず、集積度のいっそうの向上を考えた場
合には余り有効な放熱策とは言いがたい。
【０００６】
【発明が解決しようとする課題】この発明は、上記事情
に鑑み、放熱効果が高く集積度のいっそうの向上の要求
に応えられるような半導体装置における放熱構造を提供
することを課題とする。
に鑑み、放熱効果が高く集積度のいっそうの向上の要求
に応えられるような半導体装置における放熱構造を提供
することを課題とする。
【０００７】
【課題を解決するための手段】前記課題を解決するた
め、この発明の半導体装置における放熱構造（以下、
「放熱構造」と言う）では、素子が形成された半導体基
板を備えた半導体装置の前記素子で発生する熱を半導体
基板外に放出させるのに、前記半導体基板の素子形成域
の裏側に溝を形成して、この溝形成面を良熱電導性材料
からなる薄膜で覆い、この薄膜を通して前記素子で発生
した熱を放出させるという構成をとるようにしている。
め、この発明の半導体装置における放熱構造（以下、
「放熱構造」と言う）では、素子が形成された半導体基
板を備えた半導体装置の前記素子で発生する熱を半導体
基板外に放出させるのに、前記半導体基板の素子形成域
の裏側に溝を形成して、この溝形成面を良熱電導性材料
からなる薄膜で覆い、この薄膜を通して前記素子で発生
した熱を放出させるという構成をとるようにしている。
【０００８】この発明における半導体装置の半導体基板
に形成された素子としては、トランジスタやダイオード
など様々なものがあり、素子形成形態にも、１つの半導
体基板に大容量トランジスタを１個だけ形成する形態や
何千個の小トランジスタを集積する形態など様々な形態
が挙げられる。半導体基板の素子形成域の裏側に形成さ
れる溝の数は１本でもよいし極めて多数本であってもよ
い。また、良熱電導性材料としては、アルミニウム（熱
伝導率２．３８Ｗ／ｃｍ・ｄｅｇ）等の金属材料が挙げ
られるが、これに限らない。
に形成された素子としては、トランジスタやダイオード
など様々なものがあり、素子形成形態にも、１つの半導
体基板に大容量トランジスタを１個だけ形成する形態や
何千個の小トランジスタを集積する形態など様々な形態
が挙げられる。半導体基板の素子形成域の裏側に形成さ
れる溝の数は１本でもよいし極めて多数本であってもよ
い。また、良熱電導性材料としては、アルミニウム（熱
伝導率２．３８Ｗ／ｃｍ・ｄｅｇ）等の金属材料が挙げ
られるが、これに限らない。
【０００９】勿論、半導体装置においては、この発明の
放熱構造が他の放熱構造と併用されるようであってもよ
いことは言うまでもない。
放熱構造が他の放熱構造と併用されるようであってもよ
いことは言うまでもない。
【００１０】
【作用】この発明の放熱構造では、半導体基板という熱
源に近いところで放熱を行う構成であるため、効果的な
放熱がなされる。また、半導体基板に形成された溝が、
発生した熱を良熱電導性材料からなる薄膜に達しやすく
するとともに放熱面を増やす働きをするため、効率のよ
い放熱が行える。
源に近いところで放熱を行う構成であるため、効果的な
放熱がなされる。また、半導体基板に形成された溝が、
発生した熱を良熱電導性材料からなる薄膜に達しやすく
するとともに放熱面を増やす働きをするため、効率のよ
い放熱が行える。
【００１１】例えば、従来の場合、半導体基板から放熱
フィンの放熱経路を考えると半導体素子で発生した熱は
基板内を通りダイから放熱フィンという経路を辿るので
あるが、半導体基板（Ｓｉ基板の場合）の熱伝導率は
１．５Ｗ／ｃｍ・ｄｅｇとあまり高くない。この発明の
場合、熱伝導性のよくない基板内での経路が溝で短縮さ
れた形となるから効果的な放熱がなされるようになる。
フィンの放熱経路を考えると半導体素子で発生した熱は
基板内を通りダイから放熱フィンという経路を辿るので
あるが、半導体基板（Ｓｉ基板の場合）の熱伝導率は
１．５Ｗ／ｃｍ・ｄｅｇとあまり高くない。この発明の
場合、熱伝導性のよくない基板内での経路が溝で短縮さ
れた形となるから効果的な放熱がなされるようになる。
【００１２】
【実施例】以下、この発明の実施例を説明する。図２に
みるように、素子形成前のＳｉ半導体基板（半導体ウエ
ハ）１の両面に熱酸化により、厚み５０００Åの熱酸化
膜１０，１１を形成する。図では上側が基板の裏面であ
る。
みるように、素子形成前のＳｉ半導体基板（半導体ウエ
ハ）１の両面に熱酸化により、厚み５０００Åの熱酸化
膜１０，１１を形成する。図では上側が基板の裏面であ
る。
【００１３】次に、フォトリソグラフィ工程とＲＩＥ工
程により、熱酸化膜１０の不要部分を選択的に除去して
パターンニングし、異方性エッチング液（８０℃程度の
ＫＯＨ水溶液）に浸漬すると、図３にみるように、５
４．５°の角度のＶ溝２ができる。続いて、基板の表面
にレジストを塗布して表面をカバーした後、緩衝フッ酸
液に漬けて、図４にみるように、裏面の酸化膜１０を全
て除去し、表面のレジストを除去する。
程により、熱酸化膜１０の不要部分を選択的に除去して
パターンニングし、異方性エッチング液（８０℃程度の
ＫＯＨ水溶液）に浸漬すると、図３にみるように、５
４．５°の角度のＶ溝２ができる。続いて、基板の表面
にレジストを塗布して表面をカバーした後、緩衝フッ酸
液に漬けて、図４にみるように、裏面の酸化膜１０を全
て除去し、表面のレジストを除去する。
【００１４】この後、半導体基板１の表面側に素子を作
り込み、表面にアルミニウムを堆積させた後、図１にみ
るように、溝形成面のある裏面全面にアルミニウムの薄
膜３を堆積させる。これで、この発明の放熱構造が半導
体基板１の裏面側に作製されたことになる。後は、フォ
トリソグラフィ工程からアルミニウムのエッチングへと
表面側の工程を進めてゆけばよい。
り込み、表面にアルミニウムを堆積させた後、図１にみ
るように、溝形成面のある裏面全面にアルミニウムの薄
膜３を堆積させる。これで、この発明の放熱構造が半導
体基板１の裏面側に作製されたことになる。後は、フォ
トリソグラフィ工程からアルミニウムのエッチングへと
表面側の工程を進めてゆけばよい。
【００１５】この発明は、上記実施例に限らない。例え
ば、図５にみるような放熱構造が他の例として挙げられ
る。半導体装置の半導体基板１には、ベース領域用のｐ
領域２１およびエミッタ領域用のｎ+ 領域２２が形成さ
れているとともにコレクタ領域用のｎ+ 領域２０，２３
が形成され、素子としてバイポーラトランジスタが設け
られている。そして、半導体基板１におけるトランジス
タ形成域の裏面側には、溝２が形成されているとともに
溝２内にアルミニウムからなる薄膜３が形成されて放熱
構造が備わっているのである。この他、図１の溝が２本
ある放熱構造に図５のバイポーラトランジスタが設けら
れているものも他の実施例として挙げられる。
ば、図５にみるような放熱構造が他の例として挙げられ
る。半導体装置の半導体基板１には、ベース領域用のｐ
領域２１およびエミッタ領域用のｎ+ 領域２２が形成さ
れているとともにコレクタ領域用のｎ+ 領域２０，２３
が形成され、素子としてバイポーラトランジスタが設け
られている。そして、半導体基板１におけるトランジス
タ形成域の裏面側には、溝２が形成されているとともに
溝２内にアルミニウムからなる薄膜３が形成されて放熱
構造が備わっているのである。この他、図１の溝が２本
ある放熱構造に図５のバイポーラトランジスタが設けら
れているものも他の実施例として挙げられる。
【００１６】
【発明の効果】この発明の放熱構造では、半導体基板と
いう熱源に近いところで放熱を行う構成であるため、効
果的な放熱がなされるだけでなく、半導体基板に形成さ
れた溝が発生した熱を良熱電導性材料からなる薄膜に達
しやすくするとともに放熱面を増やすため、効率のよい
放熱が行えるから、集積度のいっそうの向上の要求に応
えることが出来、非常に有用である。
いう熱源に近いところで放熱を行う構成であるため、効
果的な放熱がなされるだけでなく、半導体基板に形成さ
れた溝が発生した熱を良熱電導性材料からなる薄膜に達
しやすくするとともに放熱面を増やすため、効率のよい
放熱が行えるから、集積度のいっそうの向上の要求に応
えることが出来、非常に有用である。
【図１】実施例の放熱構造の要部構成をあらわす断面図
である。
である。
【図２】実施例の放熱構造の作製過程の熱酸化膜形成工
程を説明するための断面図である。
程を説明するための断面図である。
【図３】実施例の放熱構造の作製過程の溝形成工程を説
明するための断面図である。
明するための断面図である。
【図４】実施例の放熱構造の作製過程の酸化膜除去工程
を説明するための断面図である。
を説明するための断面図である。
【図５】他の実施例の放熱構造の要部構成をあらわす断
面図である。
面図である。
【図６】従来の放熱構造の要部構成をあらわす断面図で
ある。
ある。
１ 半導体基板 ２ 溝 ３ （良熱電導性材料からなる）薄膜
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年６月３日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】ひとつの例として、２０００素子（回路）
を集積化したＬＳＩでは１素子あたり平均３ｍＷとする
とチップ面積が１ｃｍ２の場合、発熱量は６Ｗ／ｃｍ２
になる。通常の電熱プレートが２〜６Ｗ／ｃｍ２である
ことを考えると、これは相当な発熱量である。また、パ
ワートランジスタ等の半導体装置でも、高耐圧・大電流
のものが次々と開発されており、放熱対策は重要な課題
である。勿論、これらの半導体装置では素子で発生する
熱を放出することが考えられている。
を集積化したＬＳＩでは１素子あたり平均３ｍＷとする
とチップ面積が１ｃｍ２の場合、発熱量は６Ｗ／ｃｍ２
になる。通常の電熱プレートが２〜６Ｗ／ｃｍ２である
ことを考えると、これは相当な発熱量である。また、パ
ワートランジスタ等の半導体装置でも、高耐圧・大電流
のものが次々と開発されており、放熱対策は重要な課題
である。勿論、これらの半導体装置では素子で発生する
熱を放出することが考えられている。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正内容】
【００１５】この発明は、上記実施例に限らない。例え
ば、図５にみるような放熱構造が他の例として挙げられ
る。半導体装置の半導体基板１には、ベース領域用のｐ
領域２１およびエミッタ領域用のｎ＋領域２２が形成さ
れているとともにコレクタ領域用のｎ＋領域２０，２３
が形成され、素子としてバイポーラトランジスタが設け
られている。そして、半導体基板１におけるトランジス
タ形成域の裏面側には、溝２が形成されているとともに
溝２内にアルミニウムからなる薄膜３が形成されて放熱
構造が備わっているのである。なお、ｎ＋領域２０は、
図７の如くパターンニングした酸化膜をマスクにして溝
２を半導体基板１に形成したあと、図８の如くパターン
ニングした酸化膜をマスクとして燐等のｎ型ドーパント
を導入して形成することができる。この他、図１の溝が
２本ある放熱構造に図５のバイポーラトランジスタが設
けられているものも他の実施例として挙げられる。
ば、図５にみるような放熱構造が他の例として挙げられ
る。半導体装置の半導体基板１には、ベース領域用のｐ
領域２１およびエミッタ領域用のｎ＋領域２２が形成さ
れているとともにコレクタ領域用のｎ＋領域２０，２３
が形成され、素子としてバイポーラトランジスタが設け
られている。そして、半導体基板１におけるトランジス
タ形成域の裏面側には、溝２が形成されているとともに
溝２内にアルミニウムからなる薄膜３が形成されて放熱
構造が備わっているのである。なお、ｎ＋領域２０は、
図７の如くパターンニングした酸化膜をマスクにして溝
２を半導体基板１に形成したあと、図８の如くパターン
ニングした酸化膜をマスクとして燐等のｎ型ドーパント
を導入して形成することができる。この他、図１の溝が
２本ある放熱構造に図５のバイポーラトランジスタが設
けられているものも他の実施例として挙げられる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】実施例の放熱構造の要部構成をあらわす断面図
である。
である。
【図２】実施例の放熱構造の作製過程の熱酸化膜形成工
程を説明するための断面図である。
程を説明するための断面図である。
【図３】実施例の放熱構造の作製過程の溝形成工程を説
明するための断面図である。
明するための断面図である。
【図４】実施例の放熱構造の作製過程の酸化膜除去工程
を説明するための断面図である。
を説明するための断面図である。
【図５】他の実施例の放熱構造の要部構成をあらわす断
面図である。
面図である。
【図６】従来の放熱構造の要部構成をあらわす断面図で
ある。
ある。
【図７】他の実施例の溝形成工程を説明するための断面
図である。
図である。
【図８】他の実施例のｎ＋領域形成工程を説明するため
の断面図である。
の断面図である。
【符号の説明】 １ 半導体基板 ２ 溝 ３ （良熱電導性材料からなる）薄膜
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正内容】
【図５】
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】追加
【補正内容】
【図７】
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図８
【補正方法】追加
【補正内容】
【図８】
Claims (1)
- 【請求項１】 素子が形成された半導体基板を備えた半
導体装置の前記素子で発生する熱を半導体基板外に放出
するための放熱構造において、前記半導体基板の素子形
成域の裏側には溝が形成されていて、この溝形成面が良
熱電導性材料からなる薄膜で覆われており、この薄膜を
通して前記素子で発生した熱の放出を行うようになって
いることを特徴とする半導体装置における放熱構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4067643A JP2868194B2 (ja) | 1992-03-25 | 1992-03-25 | 半導体装置における放熱構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4067643A JP2868194B2 (ja) | 1992-03-25 | 1992-03-25 | 半導体装置における放熱構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05275579A true JPH05275579A (ja) | 1993-10-22 |
| JP2868194B2 JP2868194B2 (ja) | 1999-03-10 |
Family
ID=13350899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4067643A Expired - Fee Related JP2868194B2 (ja) | 1992-03-25 | 1992-03-25 | 半導体装置における放熱構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2868194B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10840384B2 (en) | 2016-11-09 | 2020-11-17 | Tdk Corporation | Schottky barrier diode and electronic circuit provided with same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62114451U (ja) * | 1986-01-10 | 1987-07-21 |
-
1992
- 1992-03-25 JP JP4067643A patent/JP2868194B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62114451U (ja) * | 1986-01-10 | 1987-07-21 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10840384B2 (en) | 2016-11-09 | 2020-11-17 | Tdk Corporation | Schottky barrier diode and electronic circuit provided with same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2868194B2 (ja) | 1999-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3047986B2 (ja) | 半導体装置 | |
| US20230023610A1 (en) | Ceramic substrate for power module and power module comprising same | |
| US6051871A (en) | Heterojunction bipolar transistor having improved heat dissipation | |
| JP2816394B2 (ja) | 半導体装置 | |
| US6376867B1 (en) | Heterojunction bipolar transistor with reduced thermal resistance | |
| US10515872B1 (en) | Metallic sub-collector for HBT and BJT transistors | |
| US5573960A (en) | Method of manufacturing semiconductor layers by bonding without defects created by bonding | |
| JPH05275579A (ja) | 半導体装置における放熱構造 | |
| JPH11214598A (ja) | 大規模集積回路（ｌｓｉ）チップの冷却方法 | |
| JPS60224253A (ja) | 半導体装置およびその製造方法 | |
| JP2023504767A (ja) | 熱誘導性湾曲を低減した半導体構造 | |
| JPS60153188A (ja) | ヒ−トパイプを利用した半導体レ−ザ−出力装置 | |
| JPS5846167B2 (ja) | 半導体装置の製造方法 | |
| JP3581035B2 (ja) | 半導体集積構造体 | |
| JP2758888B2 (ja) | 半導体装置 | |
| US20020149055A1 (en) | Semiconductor device including insulating substrate formed of single-crystal silicon chip | |
| JP2002121639A5 (ja) | ||
| JP3372109B2 (ja) | 半導体装置 | |
| JP2858643B2 (ja) | 高出力半導体装置 | |
| JPH104100A (ja) | 電子部品 | |
| JPH1074871A (ja) | 半導体装置 | |
| JP2001168095A (ja) | 半導体装置及びその半導体装置の製造方法 | |
| JPH10107051A (ja) | 圧接型半導体装置 | |
| JPH11214710A (ja) | 電力用半導体装置 | |
| JPH09232516A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |