JPH05273957A - 画面表示制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 画面全体に対応させたCRTRAMを不要として装
置の小型化を可能とするとともに、表示データの切り替
えに伴うCPU のオーバーヘッドを軽減する。 【構成】 文字を表示する一部ブロックに対応する数の
レジスタ群からなる初期アドレスレジスタファイル20及
びインデックスレジスタファイル21を設け、これらのレ
ジスタに、表示すべき文字のデータが格納された文字メ
モリ28のアドレスを格納しておく。表示制御手段11は、
位置検出手段12が検出する現走査位置が文字を表示すべ
きブロックに属している期間、これらのブロックを選択
して文字メモリ28のアドレスを特定し、そのアドレスか
ら読み出した文字データをCRT １の画面10に表示する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画面を順次走査して文
字を表示する画面表示制御装置に関し、さらに詳述すれ
ばCRTRAMを必要としない画面表示制御装置に関する。

【０００２】

【従来の技術】図１は従来の画面表示制御装置の構成を
示すブロック図である。図中１は、12×16ドットで１文
字、24文字で１ライン、ｎラインで１画面が構成される
画面10にビームを走査して文字を表示するCRT である。
CRTRAM２は画面10に表示する１文字に１記憶単位が割り
当てられており、各記憶単位は文字の表示データが格納
されている文字ROM ６（後述）の先頭アドレスを保持す
る。

【０００３】位置制御手段３は、CRT １の画面10の各ラ
インの走査の都度、図示しないCPUから入力される水平
同期信号Hsync を計数して16回の入力毎にオーバーフロ
ーする第１カウンタ４と、CRT １上の１ドットを走査す
る期間を１サイクルとしてCPU から入力される同期クロ
ックTcc を計数して12回の入力毎にオーバーフローする
第２カウンタ５とを有し、画面10への走査に同期してCR
TRAM２の各記憶単位からデータを読み出す。

【０００４】文字ROM ６はCRT １に表示する文字のドッ
トパターンを１ビット１ドット対応で、１文字を12ビッ
トのパラレルデータ×レジスタ16個に格納している。ア
ドレス生成手段７は、水平同期信号Hsync を計数して
“０”〜“15”のオフセット値を出力する第３カウンタ
８を有し、第３カウンタ８からのオフセット値とCRTRAM
２が保持する先頭アドレスとを加算してドットパターン
を読み出すべき文字ROM ６のアドレスを生成する。デー
タ変換手段９は文字ROM ６から読み出された12ビットの
パラレルデータをシリアルデータに変換する。

【０００５】CRTRAM２の各記憶単位には、画面10の第１
ラインに対応する左端から右へ順にアドレス“０”，
“１”，“２”，…が付され、第１ラインの右端にはア
ドレス“23”が付されている。同様に、第２ラインの左
端から右へ順にアドレス“24”，“25”，…が付され、
右端にはアドレス“47”が付されている。一方、画面10
の表示位置にも同様にドット対応で各ラインの左から右
へ順にアドレスを付すことによって、CRTRAM２のアドレ
スとCRT １の画面10における１文字の表示位置とが１対
１で対応付けられる。

【０００６】以上のような画面表示制御装置の表示動作
について説明する。図２はCRT １の画面の走査状態を説
明する図であって、１画面の走査は垂直同期信号Vsync
に同期して開始され、水平同期信号Hsync に同期して左
から右へ実線で示す１走査線を走査して表示を行い、右
端に達すると破線で示すように次の走査線の左端へ戻
り、次の水平同期信号Hsync に同期して同様に左から右
に走査するが、破線で示す帰線区間では表示は行わな
い。

【０００７】垂直同期信号Vsync が入力されると、第１
カウンタ４，第２カウンタ５及び第３カウンタ８をいず
れも初期化してそれぞれの入力の計数を開始する。位置
制御手段３はまずCRTRAM２の左上端の記憶単位のアドレ
ス“０”を出力し、第２カウンタ５のオーバーフロー
（水平方向12ドットの表示完了）毎にアドレスをインク
リメントしてアドレス“23”までを出力する。

【０００８】次に水平同期信号Hsync が入力されると、
位置制御手段３は第１カウンタ４がオーバーフロー（垂
直方向16ドットの表示完了）していればアドレス“24”
を出力し、オーバーフローしていなければアドレス
“０”を再び出力する。位置制御手段はこのアドレスを
第２カウンタ５のオーバーフロー（水平方向12ドットの
表示完了）毎にインクリメントして出力する。即ち、位
置制御手段３はアドレス“０”〜“23”を16回、アドレ
ス“24”〜“47”を16回、アドレス“48”〜“71”を16
回出力して、CRTRAM２のデータを読み出す。アドレス生
成手段７は、前述の如く読み出されたCRTRAM２のデータ
と第３カウンタ８のオフセットとを加算し、このアドレ
スの文字ROM ６に格納されている12ビットのパラレルデ
ータを読み出してデータ変換手段９に出力する。データ
変換手段９はこのパラレルデータをシリアルデータに変
換してCRT １に出力する。

【０００９】例えば、CRT １上の左下隅に「ＡＢ」と表
示する場合、CPU （図示せず）はこの表示位置に対応す
るCRTRAM２の左下端の２文字分のアドレスを算出し、こ
れらのアドレスに、それぞれ文字ROM ６に格納されてい
る文字「Ａ」の12×16ドットのドットパターンを格納し
た領域の先頭アドレス“ａ”，文字「Ｂ」のドットパタ
ーンを格納した領域の先頭アドレス“ｂ”を書き込む。
これらのデータは、上述の如く“ａ”“ｂ”の順序でCR
TRAM２からそれぞれ16回読み出される。即ち、第３カウ
ンタ８がHsync で初期化されて「０」である初回は文字
ROM ６のアドレス“ａ”又は“ｂ”からドットパターン
が読み出され、第３カウンタ８の内容がインクリメント
されて「１」となる２回目は文字ROM ６のアドレス“ａ
＋１”又は“ｂ＋１”からドットパターンが読み出され
る。同様にして、アドレス“ａ＋15”又は“ｂ＋15”ま
で読み出される。

【００１０】図３は、文字ROM ６における文字「Ａ」の
ドットパターンの格納状態を示す概念図である。アドレ
ス“ａ”が読み出されたときには、文字ROM ６から第１
行の12ビットのデータが出力され、アドレス“ａ＋１”
が読み出されたときには第２行の12ビットのデータが読
み出される。各行のパラレルデータは同期クロックTcc
に同期してシリアルデータに変換出力されてCRT １に表
示され、“ａ＋15”まで表示して「Ａ」という文字にな
る。

【００１１】

【発明が解決しようとする課題】上述のように、従来の
画面表示制御装置では、表示位置が常に一定で表示領域
が画面のごく一部であるチャネル，ボリューム等の文字
の表示にもCRT の画面全体に対応したCRTRAMを必要とす
るので、CRTRAMを半導体素子で実現した場合、これに大
きな面積が占められて装置の小型化の妨げとなる。ま
た、このごく一部に表示される文字の表示データが替わ
る度に、CRTRAMの全記憶単位のデータを書き換えなけれ
ばならないのでCPU のオーバーヘッドが大きいという問
題がある。

【００１２】本発明はこのような問題点を解決するため
になされたものであって、画面全体に対応するCRTRAMの
代わりに表示データを有する領域のみに対応するレジス
タを設けることにより、CRTRAMを必要とせず、また表示
データを書き換える際のCPUのオーバーヘッドが少ない
画面表示制御装置の提供を目的とする。

【００１３】

【課題を解決するための手段】本発明に係る画面表示制
御装置は、画面全体に対応するCRTRAMに代えて、文字を
表示する表示位置のみに対応する数のレジスタを設け、
このレジスタに表示データを読み出すメモリのアドレス
を保持させることを特徴とする。

【００１４】

【作用】本発明に係る画面表示制御装置は、文字を表示
すべき表示位置を走査する期間、レジスタを選択してこ
のレジスタが保持するメモリのアドレスから表示すべき
文字の表示データを読み出し、表示位置に文字を表示す
る。

【００１５】

【実施例】以下、本発明をその実施例を示す図に基づい
て説明する。図４は本発明に係る画面表示制御装置（以
下、本発明装置という）の一実施例の構成を示すブロッ
ク図である。図中１は、12×16ドットで１文字、24文字
で１ライン、ｎラインで１画面が構成される画面10にビ
ームを走査して文字を表示するCRT である。

【００１６】表示制御手段11は、現在CRT １上の走査さ
れている位置を検出する位置検出手段12、初期アドレス
レジスタを特定する値が格納された初期アドレスレジス
タフィールド14・インデックスレジスタを特定する値が
格納されたインデックスレジスタフィールド15・文字を
表示するブロックの開始位置フィールド16・終了位置フ
ィールド17からなるテーブル13、及び位置検出手段12が
検出した走査位置と開始位置フィールド16又は終了位置
フィールド17の値とを比較する比較手段18を有する。

【００１７】第１ラッチ19は表示制御手段11が出力する
初期アドレスレジスタフィールド14の値を保持し、この
値によって各ブロックの左上隅のアドレスである初期ア
ドレスが格納されたレジスタ群からなる初期アドレスレ
ジスタファイル20から所定レジスタが特定され初期アド
レスが読み出される。表示制御手段11が出力するインデ
ックスレジスタフィールド15の値によって、インデック
ス値が格納されたレジスタ群からなるインデックスレジ
スタファイル21の所定レジスタが特定されインデックス
値が読み出され、第２ラッチ22は読み出されたインデッ
クス値を保持する。

【００１８】定数レジスタ23は、連続する複数行に文字
を表示する場合、１行の文字数が不揃いであっても行頭
の文字間のアドレスのオフセットを一定に保つための定
数を保持している。第１加算器24は水平同期信号Hsync
が入力される都度、第２ラッチ22の保持データと定数レ
ジスタ23の値とを加算し、第２加算器25は初期アドレス
レジスタファイル20から読み出された値と第２データラ
ッチ22の保持データとを加算し、アドレスレジスタ26は
第２加算器の出力を保持する。

【００１９】カウンタ５はCRT １上の１ドットを走査す
る期間を１サイクルとしてCPU から入力される同期クロ
ックTcc を計数し12回の入力がある都度オーバーフロー
する。インクリメンタ27はカウンタ５のオーバーフロー
によってアドレスレジスタ26の保持データを「１」イン
クリメントする。

【００２０】文字メモリ 28 はCRT １に表示する文字の
ドットパターンを１ビット１ドット対応で、１文字を12
ビットのパラレルデータ×レジスタ16個に格納してお
り、アドレスレジスタ26が保持するアドレスからドット
パターンが読み出される。変換手段９は同期クロックTc
c に同期して、文字メモリ28から読み出されたパラレル
データをシリアルデータに変換してCRT １に出力する。

【００２１】以上のような構成の本発明装置による表示
動作について説明する。図５はCRT １の画面10における
文字の表示動作を説明する図であって、本実施例では左
上隅のブロックに４×３文字、右下隅のブロックに３×
２文字を表示するものとする。図中、最小単位の長方形
は文字メモリ28から１回で読み出される12ビットのデー
タに対応しており、各長方形の中に記載される数字は文
字メモリ28のアドレスに対応する。12ビットの長方形が
垂直方向に16ビット分で１文字が表示される（図中、斜
線を付した部分）。

【００２２】図６は文字メモリ28におけるドットパター
ンの格納状態を示す概念図である。図中、斜線を付した
アドレス“０”，“10”，“20”，“150 ”のドットパ
ターンデータは図５において斜線を付した１文字を構成
するデータである。

【００２３】テーブル13の各フィールド14〜17には、２
つのブロックそれぞれの文字に対して使用する初期アド
レスレジスタとインデックスレジスタとを示す値、各ブ
ロックの表示の開始位置・終了位置が書き込まれてい
る。位置検出手段12が検出したCRT 1 上の現走査位置
と、テーブル13に書き込まれた開始位置又は終了位置を
比較手段18が比較する。

【００２４】現走査位置と開始位置とが一致すると、表
示制御手段11はこの開始位置に対応する初期アドレスレ
ジスタ及びインデックスレジスタを示す値をテーブル13
から決定し、これらの値を第１ラッチ19及びインデック
スレジスタファイル21に出力する。これらの値によって
特定される初期アドレスレジスタファイル20中のレジス
タ及びインデックスレジスタファイル21中のレジスタの
内容が読み出される。

【００２５】左上隅のブロックを表示する場合、当初の
これら２つのレジスタの内容はともに“０”であって、
第２加算器25はこれら２つの値を加算し、この値をアド
レスレジスタ26が保持する。アドレスレジスタ26の保持
データをアドレスとする文字メモリ28から12ビットのパ
ラレルデータが読み出され、変換手段９は読み出された
パラレルデータを同期クロックTcc に同期してシリアル
データに変換してCRT１に出力する。このようにして、
図５に示す左上隅の最小単位の長方形がCRT １の画面10
に表示される。

【００２６】また、表示制御手段11は、「現在、文字を
表示すべきブロックの領域を走査中」という信号をカウ
ンタ５に、「現在走査中の走査線は文字を表示すべきブ
ロックの領域を含む」という信号を第１加算器24に出力
する。これらの信号が出力されている期間、カウンタ５
は同期クロックTcc を計数し、また第１加算器24は水平
同期信号Hsync を受ける度に、第２ラッチ22の内容と定
数レジスタ23の内容とを加算して加算結果を第２ラッチ
22に戻す。

【００２７】左上隅の長方形の表示が終わるとカウンタ
５がオーバーフローし、これを受けたインクリメンタ27
はアドレスレジスタ26の内容を「１」インクリメントす
る。こうしてアドレスレジスタ26の内容は「１」にな
り、この値をアドレスとする文字メモリ28から12ビット
のパラレルデータが読み出される。変換手段９は読み出
されたパラレルデータを同期クロックTcc に同期してシ
リアルデータに変換してCRT １に出力し、画面10に右隣
の長方形の部分が表示される。同様にして順次右方向に
長方形の部分が表示される。

【００２８】右端の長方形が表示された後、「現在走査
中の走査線は文字を表示すべきブロックの領域を含む」
という信号によって、第１加算器24は水平同期信号Hsyn
c を受けると、第２ラッチ22の内容と定数レジスタ23の
内容とを加算して、加算結果を第２ラッチ22に戻す。定
数レジスタ23には「10」という値が前もって書き込まれ
ており、第２ラッチ22の内容は「10」になる。第２加算
器25はこの値と前述のように特定された初期アドレスレ
ジスタファイル20中のレジスタの内容とを加算し、加算
値はアドレスレジスタ26によって保持される。このアド
レスレジスタ26の内容をアドレスとする文字メモリ28か
ら12ビットのパラレルデータが読み出され、先に表示さ
れた１行目の下に２行目の４つの長方形の部分が表示さ
れる。以上を繰り返して左上隅のブロック（16×３行）
がCRT １の画面10に表示される。右下隅のブロックも同
様にして表示される。

【００２９】表示制御手段11は、現走査位置と各ブロッ
クの表示終了位置とが一致すると、カウンタ５及び第１
加算手段24への「現在、文字を表示すべきブロックの領
域を走査中」及び「現在走査中の走査線は文字を表示す
べきブロックの領域を含む」という信号の出力を停止
し、文字メモリ28からのデータ読み出しが終了する。

【００３０】次に、左上隅のブロックに表示する文字を
替える場合、替えるべき文字のドットパターンデータ
を、例えば先の文字のデータが格納されていたROM 28の
続きのアドレス“４〜７”，“14〜17”，“24〜27”，
…，“474 〜477 ”に書き込み、インデックスレジスタ
フィールド15の内容を「４」に書き換える。右下隅のブ
ロックに表示する文字を替える場合も同様である。

【００３１】また、第１加算器24による加算は、ブロッ
ク内の上下に隣り合った部分の文字メモリ 28 に対する
アドレスのオフセットが、ブロック間で１行の文字数が
異なっている場合でも同じにするために行われている。

【００３２】なお、本実施例ではインデックスレジスタ
フィールドのオフセット値を書き換えることによって表
示切り替えを行う場合について説明したが、初期アドレ
スレジスタフィールドの初期アドレスを書き換えること
によって切り替えることも可能である。

【００３３】また、本実施例では、同一ブロック内の各
行の文字数が異なっている場合でも、上下に隣り合った
位置のアドレスのオフセット値が同じ値になるように定
数を加算する構成としているが、定数を加算せずにオフ
セット値を異ならせてもよい。その場合、第１ラッチ19
と同様のラッチをインデックスレジスタファイル21に対
して設ければ、第２ラッチ22、定数レジスタ23、第１加
算器24を省略することが可能となる。

【００３４】

【発明の効果】以上のように、本発明装置は、画面上で
文字が表示される表示位置のみに対応する数のレジスタ
を設けるだけでCRTRAMを必要とせずに装置の小型化が図
れ、また表示データを書き替える際にはこのレジスタを
修正するだけで済み、CPU のオーバーヘッドが軽減され
るという優れた効果を奏する。

【図面の簡単な説明】

【図１】従来の画面表示制御装置の構成を示すブロック
図である。

【図２】CRT の画面の走査状態を説明する図である。

【図３】文字メモリにおける文字「Ａ」のドットパター
ンの格納状態を示す概念図である。

【図４】本発明装置の一実施例の構成を示すブロック図
である。

【図５】本発明装置のCRT における文字の表示例を示す
図である。

【図６】本発明装置の文字メモリ におけるデータの格
納状態を示す概念図である。

【符号の説明】

１ CRT ５ カウンタ ９ 変換手段 10 画面 11 表示制御手段 12 位置検出手段 13 テーブル 14 初期アドレスレジスタフィールド 15 インデックスレジスタフィールド 16 開始位置フィールド 17 終了位置フィールド 18 比較手段 20 初期アドレスレジスタファイル 26 アドレスレジスタ 27 インクリメンタ 28 文字メモリ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 画面を順次走査し、文字を表示すべき画
   面上の表示位置に対応するアドレスのメモリから表示デ
   ータを読み出して前記表示位置に文字を表示すべくなし
   た画面表示制御装置において、前記表示位置の数に対応
   する数設けられ、該表示位置への表示データを読み出す
   べきメモリのアドレスを保持するレジスタと、画面上の
   走査位置を検出する手段と、前記表示位置を走査する期
   間、前記レジスタを選択して該レジスタから前記表示位
   置への表示データを読み出すべきメモリのアドレスを特
   定し、該アドレスから表示データを読み出して前記表示
   位置に文字を表示する手段とを備えたことを特徴とする
   画面表示制御装置。