JPH0527304B2 - - Google Patents
Info
- Publication number
- JPH0527304B2 JPH0527304B2 JP58151981A JP15198183A JPH0527304B2 JP H0527304 B2 JPH0527304 B2 JP H0527304B2 JP 58151981 A JP58151981 A JP 58151981A JP 15198183 A JP15198183 A JP 15198183A JP H0527304 B2 JPH0527304 B2 JP H0527304B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- count
- position data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000004044 response Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
- H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
- H04N5/272—Means for inserting a foreground image in a background image, i.e. inlay, outlay
- H04N5/275—Generation of keying signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Studio Circuits (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は円形ワイプ信号発生回路に関し、特に
テレビジヨン信号に特殊効果をつける際に用いて
好適なものである。
テレビジヨン信号に特殊効果をつける際に用いて
好適なものである。
ソフトエツジを有する円形ワイプ効果をつける
ようにする場合、円形のボーダ部分のキー信号の
レベルを徐々に変化させるために、第１図に示す
ようにフエーダレバーと連動して変化する半径Ｒ
のボーダの中心線に対して、半径がＲ±rNの多数
の同心円を作り、各走査ラインのビデオ信号のう
ち当該各同心円を横切る位置に対応する信号部分
が到来した時キー信号のレベルを変化させて行く
ことによりボーダの輝度又は色などを徐々に連動
させることができ、かくしてソフトなボーダを作
ることができるようになされている。
ようにする場合、円形のボーダ部分のキー信号の
レベルを徐々に変化させるために、第１図に示す
ようにフエーダレバーと連動して変化する半径Ｒ
のボーダの中心線に対して、半径がＲ±rNの多数
の同心円を作り、各走査ラインのビデオ信号のう
ち当該各同心円を横切る位置に対応する信号部分
が到来した時キー信号のレベルを変化させて行く
ことによりボーダの輝度又は色などを徐々に連動
させることができ、かくしてソフトなボーダを作
ることができるようになされている。
ここで同心円は第２図の「同心円」の欄に示す
ように半径Ｒの円を基準にして外側に半径がr1，
r2…rNまで順次拡大するＮ個の同心円が設定さ
れ、また半径Ｒの基準円の内側に順次半径がr1，
r2…rNまで縮小されて行く同心円が形成される。
かくして半径がＲ＋rNからＲ−rNまで変化する領
域が半径がＲの場合のボーダの幅になる。
ように半径Ｒの円を基準にして外側に半径がr1，
r2…rNまで順次拡大するＮ個の同心円が設定さ
れ、また半径Ｒの基準円の内側に順次半径がr1，
r2…rNまで縮小されて行く同心円が形成される。
かくして半径がＲ＋rNからＲ−rNまで変化する領
域が半径がＲの場合のボーダの幅になる。
かかるボーダの幅に対して第２図の「出力レベ
ル」の欄に示すように、キー信号の出力レベルは
半径がＲのとき０であるのに対して、半径が外側
にr1，r2…rNまで拡大して行くと順次Ｋのステツ
プで出力レベルが減少して行き、又半径が−r1，
−r2…−rNまで縮小して行くとこれに応じて出力
レベルはＫをステツプとして順次Ｋ，2K…NK
まで増大して行く。
ル」の欄に示すように、キー信号の出力レベルは
半径がＲのとき０であるのに対して、半径が外側
にr1，r2…rNまで拡大して行くと順次Ｋのステツ
プで出力レベルが減少して行き、又半径が−r1，
−r2…−rNまで縮小して行くとこれに応じて出力
レベルはＫをステツプとして順次Ｋ，2K…NK
まで増大して行く。
そして半径がＲ＋rNより大きくなると出力レベ
ルは値−128に相当するレベルを維持し、またビ
デオ信号の位置が半径がＲ−rNより小さいとき出
力レベルは値＋127に相当するレベルに維持され
る。かくしてキー信号は第３図に示すように半径
がＲのときの出力レベルを０としこれをはさんで
出力レベルが変化するキー信号KYを形成できる
ことになる。例えば第４図Ａに示すように同心円
群と交差する任意の走査ラインLnが半径が最大
の円の外側から順次同心円群を横切つて行くよう
に走査して行く場合を考えると、キー信号KYは
第４図Ｂに示すように同心円群の外側に走査点が
ある場合にはキー信号のレベルが−128の値に相
当するレベルを維持しているのに対して走査ライ
ンLnが順次内側の同心円を横切るごとにキー信
号は値Ｋをステツプとして順次レベルを高めて行
きかくしてボーダ部BD１を形成する。それに対
して走査ラインLnが最も内側の円と交差した後
外側に向かつて半径が大きくなる同心円を順次横
切つて行けば、キー信号KYは値Ｋをステツプと
して順次レベルを低下させて行くことによりボー
ダ部BD２を形成することになる。このようにボ
ーダ部BD１及びBD２においてはレベルが順次
変化して行くことにより当該ボーダはソフトエツ
ジと呈することになる。
ルは値−128に相当するレベルを維持し、またビ
デオ信号の位置が半径がＲ−rNより小さいとき出
力レベルは値＋127に相当するレベルに維持され
る。かくしてキー信号は第３図に示すように半径
がＲのときの出力レベルを０としこれをはさんで
出力レベルが変化するキー信号KYを形成できる
ことになる。例えば第４図Ａに示すように同心円
群と交差する任意の走査ラインLnが半径が最大
の円の外側から順次同心円群を横切つて行くよう
に走査して行く場合を考えると、キー信号KYは
第４図Ｂに示すように同心円群の外側に走査点が
ある場合にはキー信号のレベルが−128の値に相
当するレベルを維持しているのに対して走査ライ
ンLnが順次内側の同心円を横切るごとにキー信
号は値Ｋをステツプとして順次レベルを高めて行
きかくしてボーダ部BD１を形成する。それに対
して走査ラインLnが最も内側の円と交差した後
外側に向かつて半径が大きくなる同心円を順次横
切つて行けば、キー信号KYは値Ｋをステツプと
して順次レベルを低下させて行くことによりボー
ダ部BD２を形成することになる。このようにボ
ーダ部BD１及びBD２においてはレベルが順次
変化して行くことにより当該ボーダはソフトエツ
ジと呈することになる。
ところで第２図に示したような各同心円とビデ
オ信号の位置とを比較判定してキー信号の出力レ
ベルを決定して行く構成として、各同心円ごとに
コンパレータを用意してビデオ信号が各同心円と
交差したか否かを並列的に判断し、その判断結果
に基づいてキー信号の出力レベルを決定して行く
ような構成を用いることが考えられるが、このよ
うにした場合構成がかなり大型かつ複雑になるこ
とを避け得ない。
オ信号の位置とを比較判定してキー信号の出力レ
ベルを決定して行く構成として、各同心円ごとに
コンパレータを用意してビデオ信号が各同心円と
交差したか否かを並列的に判断し、その判断結果
に基づいてキー信号の出力レベルを決定して行く
ような構成を用いることが考えられるが、このよ
うにした場合構成がかなり大型かつ複雑になるこ
とを避け得ない。
この問題を解決するためビデオ信号及び同心円
の比較を１つのコンパレータによつて時間順次に
直列的に処理して行くことが考えられる。しかし
このようにすると構成は簡易小型にできるのに対
して処理時間が格段的に増大する問題がある。実
際上ボーダBD１又はBD２の処理に要する時間
は例えば70〔ns〕以内では処理しきれず少なくと
も140〔ns〕以上の処理時間が必要になる。このよ
うに長大な処理時間が必要になると、ボーダのう
ち斜めのエツジ部分にぎざぎざが生じるおそれが
あり、これを後段の回路で補間しなければならな
い問題がある。
の比較を１つのコンパレータによつて時間順次に
直列的に処理して行くことが考えられる。しかし
このようにすると構成は簡易小型にできるのに対
して処理時間が格段的に増大する問題がある。実
際上ボーダBD１又はBD２の処理に要する時間
は例えば70〔ns〕以内では処理しきれず少なくと
も140〔ns〕以上の処理時間が必要になる。このよ
うに長大な処理時間が必要になると、ボーダのう
ち斜めのエツジ部分にぎざぎざが生じるおそれが
あり、これを後段の回路で補間しなければならな
い問題がある。
本発明は以上の点を考慮してなされたもので、
第２図について上述した演算をできるだけ簡易な
構成によつて実行できるようにした円形ワイプ信
号発生回路を得ようとするものである。
第２図について上述した演算をできるだけ簡易な
構成によつて実行できるようにした円形ワイプ信
号発生回路を得ようとするものである。
かかる目的を達成するため本発明においては、
円形ワイプのボーダに相当する同心円群の位置デ
ータを記憶する同心円データメモリと、この同心
円データメモリから順次読出された位置データを
入力位置信号と比較する位置比較回路と、この位
置比較回路の比較出力に基づいて上記入力位置信
号の内容が上記同心円データに対応する同心円と
交差したときアツプダウンカウント動作をするア
ツプダウンカウンタと、そのカウント出力に基づ
いてワイプ信号を形成するワイプ信号出力回路と
を具え、かくして入力位置信号が各同心円と交差
するごとにアツプダウンカウンタによつて同心円
データメモリのデータを順次読出すようにする。
円形ワイプのボーダに相当する同心円群の位置デ
ータを記憶する同心円データメモリと、この同心
円データメモリから順次読出された位置データを
入力位置信号と比較する位置比較回路と、この位
置比較回路の比較出力に基づいて上記入力位置信
号の内容が上記同心円データに対応する同心円と
交差したときアツプダウンカウント動作をするア
ツプダウンカウンタと、そのカウント出力に基づ
いてワイプ信号を形成するワイプ信号出力回路と
を具え、かくして入力位置信号が各同心円と交差
するごとにアツプダウンカウンタによつて同心円
データメモリのデータを順次読出すようにする。
以下図面について本発明の一実施例を詳述しよ
う。第５図において１は同心円データメモリで、
例えばCPUバス２及び入力回路３を介して第２
図の「同心円」の欄に示された各同心円のデータ
が順次アドレスを付して記憶されてなるRAMで
構成されている。同心円データメモリ１のアドレ
スはアツプダウンカウンタで構成された歩進回路
４のカウント出力Ｓ１によつてアクセスされる。
歩進回路４は第６図Ａに示すようなクロツクパル
スCLによつてデイスイネーブル端子にデイ
スイネーブル信号が与えられていないことを条件
としかつアツプダウン指令端子Ｕ／Ｄに与えられ
るアツプ・ダウンモード指令信号Ｓ２によつて指
定されたモードでアツプカウント又はダウンカウ
ントするようになされている。
う。第５図において１は同心円データメモリで、
例えばCPUバス２及び入力回路３を介して第２
図の「同心円」の欄に示された各同心円のデータ
が順次アドレスを付して記憶されてなるRAMで
構成されている。同心円データメモリ１のアドレ
スはアツプダウンカウンタで構成された歩進回路
４のカウント出力Ｓ１によつてアクセスされる。
歩進回路４は第６図Ａに示すようなクロツクパル
スCLによつてデイスイネーブル端子にデイ
スイネーブル信号が与えられていないことを条件
としかつアツプダウン指令端子Ｕ／Ｄに与えられ
るアツプ・ダウンモード指令信号Ｓ２によつて指
定されたモードでアツプカウント又はダウンカウ
ントするようになされている。
同心円データメモリ１において読み出されたデ
ータはレジスタ５においてラツチされ、そのラツ
チ出力が位置比較回路６にスレシホールドレベル
信号THとして与えられる。この位置比較回路６
にはビデオ信号の同期信号Ｈ及びＶデータに基づ
いて第２図の「入力位置信号」の欄に示す演算式
によつて求められている走査ライン上の位置デー
タでなる入力位置信号SINが到来し、この入力位
置信号SINがスレシホールドレベルTHより大き
い時ダウンカウント出力Ｓ３を送出し又はスレシ
ホールドレベルTHより小さい時アツプカウント
出力Ｓ４を送出する。このダウンカウント及びア
ツプカウント出力信号Ｓ３及びＳ４はアツプカウ
ント・ダウンカウントモード指令信号Ｓ２によつ
て切換動作する選択回路７を通じさらにノアゲー
ト８を通じて歩進回路４のデイスイネーブル端子
ENBに与えられる。
ータはレジスタ５においてラツチされ、そのラツ
チ出力が位置比較回路６にスレシホールドレベル
信号THとして与えられる。この位置比較回路６
にはビデオ信号の同期信号Ｈ及びＶデータに基づ
いて第２図の「入力位置信号」の欄に示す演算式
によつて求められている走査ライン上の位置デー
タでなる入力位置信号SINが到来し、この入力位
置信号SINがスレシホールドレベルTHより大き
い時ダウンカウント出力Ｓ３を送出し又はスレシ
ホールドレベルTHより小さい時アツプカウント
出力Ｓ４を送出する。このダウンカウント及びア
ツプカウント出力信号Ｓ３及びＳ４はアツプカウ
ント・ダウンカウントモード指令信号Ｓ２によつ
て切換動作する選択回路７を通じさらにノアゲー
ト８を通じて歩進回路４のデイスイネーブル端子
ENBに与えられる。
この実施例の場合限界比較回路１１が設けら
れ、アツプカウント・ダウンカウントモード指令
信号Ｓ２がアツプカウント又はダウンカウントを
指令しているときCPUバス２を介しさらに上限
値、下限値入力回路１２を介して上限値又は下限
値スレシホールドデータが与えられると共に歩進
回路４からのカウント出力Ｓ１が比較入力として
与えられ、歩進回路４のカウント出力Ｓ１が上限
値又は下限値と一致した時歩進回路４のインヒビ
ツト端子に動作禁止信号を与え、かくして歩
進回路４が上限値又は下限値を行きすぎてカウン
トを続け得ないようにすることによつて暴走を防
止するようになされている。
れ、アツプカウント・ダウンカウントモード指令
信号Ｓ２がアツプカウント又はダウンカウントを
指令しているときCPUバス２を介しさらに上限
値、下限値入力回路１２を介して上限値又は下限
値スレシホールドデータが与えられると共に歩進
回路４からのカウント出力Ｓ１が比較入力として
与えられ、歩進回路４のカウント出力Ｓ１が上限
値又は下限値と一致した時歩進回路４のインヒビ
ツト端子に動作禁止信号を与え、かくして歩
進回路４が上限値又は下限値を行きすぎてカウン
トを続け得ないようにすることによつて暴走を防
止するようになされている。
また歩進回路４のカウント出力Ｓ１はワイプ信
号出力回路１３に与えられ、第２図の「出力レベ
ル」の欄に示すような出力レベルのワイプ出力信
号Ｓ５を送出するようになされている。
号出力回路１３に与えられ、第２図の「出力レベ
ル」の欄に示すような出力レベルのワイプ出力信
号Ｓ５を送出するようになされている。
以上の構成において、入力回路１５を通じて
CPUバス２からボーダ幅を規定する同心円デー
タIDが初期起動条件信号としてレジスタ５に与
えられ、これに対応するスレシホールド信号TH
が位置比較回路６に供給される。ここで第４図Ａ
について上述したように円形ワイプをすべき同心
円群に対して交差する走査ラインLn上の走査位
置データが位置比較回路６に順次到来して来る
時、アツプカウント・ダウンカウントモード指令
信号Ｓ２は第４図Ｃに示すように同心円群の中心
線位置を走査点が通過した時点t1において論理レ
ベルを切換えるようになされ、かくしてアツプカ
ウント・ダウンカウントモード指令信号Ｓ２が論
理「０」の時歩進回路４にアツプカウントが指令
されると共に選択回路７がアツプカウント出力Ｓ
４を選択してゲート回路８を通じてデイスイネー
ブル端子にイネーブル信号として与える。
従つてモード指令信号Ｓ２が論理「０」レベルの
時レジスタ５にラツチされたスレシホールドレベ
ルTHに対して入力位置信号SINのレベルが低く
なればアツプカウント出力Ｓ４が位置比較回路６
から送出されることにより歩進回路４はアツプカ
ウント動作をして１ステツプ分だけレベルが高く
なつたカウント出力Ｓ１を発生する。この出力Ｓ
１は同心円データメモリ１に対してアドレス信号
として与えられ、今まで送出されていた同心円デ
ータと比較して１ステツプだけ半径が小さくなる
同心円データがレジスタ５に出力される。従つて
位置比較回路６はスレシホールドレベルより入力
位置信号SINのレベルの方が高くなるのでアツプ
カウント出力Ｓ４は送出されなくなる。
CPUバス２からボーダ幅を規定する同心円デー
タIDが初期起動条件信号としてレジスタ５に与
えられ、これに対応するスレシホールド信号TH
が位置比較回路６に供給される。ここで第４図Ａ
について上述したように円形ワイプをすべき同心
円群に対して交差する走査ラインLn上の走査位
置データが位置比較回路６に順次到来して来る
時、アツプカウント・ダウンカウントモード指令
信号Ｓ２は第４図Ｃに示すように同心円群の中心
線位置を走査点が通過した時点t1において論理レ
ベルを切換えるようになされ、かくしてアツプカ
ウント・ダウンカウントモード指令信号Ｓ２が論
理「０」の時歩進回路４にアツプカウントが指令
されると共に選択回路７がアツプカウント出力Ｓ
４を選択してゲート回路８を通じてデイスイネー
ブル端子にイネーブル信号として与える。
従つてモード指令信号Ｓ２が論理「０」レベルの
時レジスタ５にラツチされたスレシホールドレベ
ルTHに対して入力位置信号SINのレベルが低く
なればアツプカウント出力Ｓ４が位置比較回路６
から送出されることにより歩進回路４はアツプカ
ウント動作をして１ステツプ分だけレベルが高く
なつたカウント出力Ｓ１を発生する。この出力Ｓ
１は同心円データメモリ１に対してアドレス信号
として与えられ、今まで送出されていた同心円デ
ータと比較して１ステツプだけ半径が小さくなる
同心円データがレジスタ５に出力される。従つて
位置比較回路６はスレシホールドレベルより入力
位置信号SINのレベルの方が高くなるのでアツプ
カウント出力Ｓ４は送出されなくなる。
この状態においてさらに走査が進むと入力位置
信号SINのレベルが小さくなつて行きやがてスレ
シホールドレベルより低下する。このとき上述の
場合と同様に位置比較回路６はアツプカウント出
力Ｓ４を送出し、これを選択回路７を通じさらに
ゲート回路８を通じて歩進回路４にイネーブル信
号として与える。従つて歩進回路４は再度アツプ
カウント動作をしてカウント出力Ｓ１のレベルを
１ステツプ分だけ上昇させる。このとき同心円デ
ータメモリ１は再度新たなデータを読出してレジ
スタ５に与える。以下同様の動作を繰返すことに
より歩進回路４は出力信号Ｓ１の内容を順次一段
ずつ高めて行くことになる。
信号SINのレベルが小さくなつて行きやがてスレ
シホールドレベルより低下する。このとき上述の
場合と同様に位置比較回路６はアツプカウント出
力Ｓ４を送出し、これを選択回路７を通じさらに
ゲート回路８を通じて歩進回路４にイネーブル信
号として与える。従つて歩進回路４は再度アツプ
カウント動作をしてカウント出力Ｓ１のレベルを
１ステツプ分だけ上昇させる。このとき同心円デ
ータメモリ１は再度新たなデータを読出してレジ
スタ５に与える。以下同様の動作を繰返すことに
より歩進回路４は出力信号Ｓ１の内容を順次一段
ずつ高めて行くことになる。
その結果やがて入力位置信号SINの内容が第４
図Ａに示すように時点t1において同心円群の中心
位置に来て、アツプカウント・ダウンカウントモ
ード指令信号Ｓ２（第４図Ｃ）が論理「０」から
論理「１」に立上がると、歩進回路４はダウンカ
ウントモードに指定されると共に選択回路７がダ
ウンカウント出力Ｓ３を選択して送出する状態に
なる。またこの時入力位置信号SINの内容は走査
ラインLnが同心円群を外側に横切つて行くこと
により値がどんどん大きくなつて行く方向になる
から、位置比較回路６にレジスタ５から与えられ
るスレシホールドレベルTHより入力位置信号
SINのレベルの方が大きくなるのでこのとき位置
比較回路６はダウンカウント出力Ｓ３を送出して
これを選択回路７を通じゲート回路８を通じて歩
進回路４にイネーブル信号として与える。そこで
アドレス歩進回路４はクロツクCLによつてダウ
ンカウントをして出力信号Ｓ１を１ステツプだけ
低下させる。この時同心円データメモリ１は１ス
テツプだけ大きい半径の同心円データを読出して
レジスタ５に与える。
図Ａに示すように時点t1において同心円群の中心
位置に来て、アツプカウント・ダウンカウントモ
ード指令信号Ｓ２（第４図Ｃ）が論理「０」から
論理「１」に立上がると、歩進回路４はダウンカ
ウントモードに指定されると共に選択回路７がダ
ウンカウント出力Ｓ３を選択して送出する状態に
なる。またこの時入力位置信号SINの内容は走査
ラインLnが同心円群を外側に横切つて行くこと
により値がどんどん大きくなつて行く方向になる
から、位置比較回路６にレジスタ５から与えられ
るスレシホールドレベルTHより入力位置信号
SINのレベルの方が大きくなるのでこのとき位置
比較回路６はダウンカウント出力Ｓ３を送出して
これを選択回路７を通じゲート回路８を通じて歩
進回路４にイネーブル信号として与える。そこで
アドレス歩進回路４はクロツクCLによつてダウ
ンカウントをして出力信号Ｓ１を１ステツプだけ
低下させる。この時同心円データメモリ１は１ス
テツプだけ大きい半径の同心円データを読出して
レジスタ５に与える。
このようにレジスタ５の内容が１ステツプだけ
大きくなるので位置比較回路６において入力位置
信号SINのレベルがスレシホールドレベルより小
さくなりダウンカウント出力Ｓ３が得られなくな
る。この状態においてやがて入力位置信号SINの
内容がスレシホールドのレベルより大きくなると
再度位置比較回路はダウンカウント出力Ｓ３を送
出し、これを選択回路７及びゲート回路８を通じ
て歩進回路４に与える。この時歩進回路４は再度
ダウンカウントしてカウント出力Ｓ１のレベルを
さらに１ステツプだけ低下させる。この時同心円
データメモリ１はさらに１ステツプだけ半径が大
きい内容の同心円データをレジスタ５に与える。
大きくなるので位置比較回路６において入力位置
信号SINのレベルがスレシホールドレベルより小
さくなりダウンカウント出力Ｓ３が得られなくな
る。この状態においてやがて入力位置信号SINの
内容がスレシホールドのレベルより大きくなると
再度位置比較回路はダウンカウント出力Ｓ３を送
出し、これを選択回路７及びゲート回路８を通じ
て歩進回路４に与える。この時歩進回路４は再度
ダウンカウントしてカウント出力Ｓ１のレベルを
さらに１ステツプだけ低下させる。この時同心円
データメモリ１はさらに１ステツプだけ半径が大
きい内容の同心円データをレジスタ５に与える。
以下同様にして歩進回路４は位置比較回路６に
与えられるスレシホールドレベルより入力位置信
号SINのレベルが高くなるごとにダウンカウント
を実行して出力信号Ｓ１の内容を１ステツプづつ
低下させていくことになる。そしてやがて入力位
置信号SINの内容が最大径の同心円の外側に出る
ともはや入力位置信号SINのレベルがレジスタ５
から与えられるスレシホールドレベルTHより大
きくなることは無いのでダウンカウント出力Ｓ３
も送出されない状態になる。
与えられるスレシホールドレベルより入力位置信
号SINのレベルが高くなるごとにダウンカウント
を実行して出力信号Ｓ１の内容を１ステツプづつ
低下させていくことになる。そしてやがて入力位
置信号SINの内容が最大径の同心円の外側に出る
ともはや入力位置信号SINのレベルがレジスタ５
から与えられるスレシホールドレベルTHより大
きくなることは無いのでダウンカウント出力Ｓ３
も送出されない状態になる。
以上のようにアツプカウント・ダウンカウント
モード指令信号Ｓ２がアツプカウントからダウン
カウントに切換つた時点t1における各構成部分の
動作を第６図について述べれば次のようになる。
すなわち歩進回路４は第６図Ａに示すようにクロ
ツクCLの立上りによつてアツプ動作又はダウン
動作をするようになされ、これによつて出力Ｓ１
の内容が第６図Ｆに示すように変化する。時点t1
において第６図Ｃに示すようにアツプカウント・
ダウンカウントモード指令信号Ｓ２が論理「０」
から論理「１」に立上つてアツプカウントからダ
ウンカウントにモードを切換えたとすると、それ
以前の区間において入力位置信号SIN（第６図Ｂ）
が順次その内容を切換えてくると歩進回路４がア
ツプカウントすることによりレジスタ５の出力従
つて位置比較回路６のスレシホールド信号THが
１ステツプだけ内容を上昇させる（第６図Ｇ）。
モード指令信号Ｓ２がアツプカウントからダウン
カウントに切換つた時点t1における各構成部分の
動作を第６図について述べれば次のようになる。
すなわち歩進回路４は第６図Ａに示すようにクロ
ツクCLの立上りによつてアツプ動作又はダウン
動作をするようになされ、これによつて出力Ｓ１
の内容が第６図Ｆに示すように変化する。時点t1
において第６図Ｃに示すようにアツプカウント・
ダウンカウントモード指令信号Ｓ２が論理「０」
から論理「１」に立上つてアツプカウントからダ
ウンカウントにモードを切換えたとすると、それ
以前の区間において入力位置信号SIN（第６図Ｂ）
が順次その内容を切換えてくると歩進回路４がア
ツプカウントすることによりレジスタ５の出力従
つて位置比較回路６のスレシホールド信号THが
１ステツプだけ内容を上昇させる（第６図Ｇ）。
これに対してアツプカウント・ダウンカウント
モード指令信号Ｓ２が論理「１」レベルに立上つ
てダウンカウントモードを指示すると（第６図
Ｃ）、入力位置信号SIN（第６図Ｂ）の内容がレジ
スタ５から与えられるスレシホールドレベルTH
（第６図Ｇ）より高くなるので位置比較回路６か
らダウンカウント出力Ｓ３が送出され、これによ
り歩進回路４がダウン動作をする（第６図Ｆ）。
したがつて同心円データメモリ１はレジスタ５に
与えるデータの内容を１ステツプだけ低下させる
（第６図Ｇ）。
モード指令信号Ｓ２が論理「１」レベルに立上つ
てダウンカウントモードを指示すると（第６図
Ｃ）、入力位置信号SIN（第６図Ｂ）の内容がレジ
スタ５から与えられるスレシホールドレベルTH
（第６図Ｇ）より高くなるので位置比較回路６か
らダウンカウント出力Ｓ３が送出され、これによ
り歩進回路４がダウン動作をする（第６図Ｆ）。
したがつて同心円データメモリ１はレジスタ５に
与えるデータの内容を１ステツプだけ低下させる
（第６図Ｇ）。
以上の動作において歩進回路４のカウント出力
Ｓ１の内容は限界比較回路１１において比較され
上限値又は下限値を越えると歩進回路４が動作し
ないようにする。
Ｓ１の内容は限界比較回路１１において比較され
上限値又は下限値を越えると歩進回路４が動作し
ないようにする。
このように走査ラインLnが円形ワイプ区間に
入つてから出るまでの間に、走査に応じて到来す
る入力位置信号SINの値が同心円群の各円を越え
るごとに１ステツプづつ上昇した後１ステツプづ
つ下降するカウント出力Ｓ１が得られ、これがワ
イプ信号出力回路１３において所定の画像表示情
報を表すワイプ信号Ｓ５（この実施例の場合第２
図の「出力レベル」の欄に示すようなレベルをも
つている）に変換されて送出されることになる。
かくしてレベルが順次変化するボーダ区間BD１
及びBD２を有するワイプキー信号を得ることが
できる。
入つてから出るまでの間に、走査に応じて到来す
る入力位置信号SINの値が同心円群の各円を越え
るごとに１ステツプづつ上昇した後１ステツプづ
つ下降するカウント出力Ｓ１が得られ、これがワ
イプ信号出力回路１３において所定の画像表示情
報を表すワイプ信号Ｓ５（この実施例の場合第２
図の「出力レベル」の欄に示すようなレベルをも
つている）に変換されて送出されることになる。
かくしてレベルが順次変化するボーダ区間BD１
及びBD２を有するワイプキー信号を得ることが
できる。
なおゲート回路８に与えられる禁止信号Ｓ１０
（第６図Ｄ）は動作の安定を考慮して用いられる
ものである。
（第６図Ｄ）は動作の安定を考慮して用いられる
ものである。
以上のように本発明によれば円形ワイプの大き
さに相当する半径を記憶する同心円データメモリ
１の記憶データと入力位置信号SINとを比較する
ことよつて例えばアツプダウンカウンタ４を制御
することにより、半径が異る多数の同心円と走査
ラインが交差するような場合に各同心円について
比較演算回路を設けずとも、すべての同心円につ
いて比較演算を共通の回路を用いて実行できるこ
とになり、かくして簡易な構成によつてソフトな
ボーダを有する円形ワイプ信号を得ることができ
る。
さに相当する半径を記憶する同心円データメモリ
１の記憶データと入力位置信号SINとを比較する
ことよつて例えばアツプダウンカウンタ４を制御
することにより、半径が異る多数の同心円と走査
ラインが交差するような場合に各同心円について
比較演算回路を設けずとも、すべての同心円につ
いて比較演算を共通の回路を用いて実行できるこ
とになり、かくして簡易な構成によつてソフトな
ボーダを有する円形ワイプ信号を得ることができ
る。
第１図は円形ワイプの原理を示す略線図、第２
図はその同心円と入力位置信号SINとの関係に応
じて出力すべきキー信号の出力レベルを示す図
表、第３図はその結果得られるキー信号を示す信
号波形図、第４図は同心円群とキー信号の関係を
示す略線図、第５図は本発明による円形ワイプ信
号発生回路の一実施例を示すブロツク図、第６図
はその各部の信号を示す信号波形図である。 １…同心円データメモリ、２…CPUバス、４
…歩進回路、５…レジスタ、６…位置比較回路、
７…選択回路、１１…限界比較回路、１３…ワイ
プ信号出力回路。
図はその同心円と入力位置信号SINとの関係に応
じて出力すべきキー信号の出力レベルを示す図
表、第３図はその結果得られるキー信号を示す信
号波形図、第４図は同心円群とキー信号の関係を
示す略線図、第５図は本発明による円形ワイプ信
号発生回路の一実施例を示すブロツク図、第６図
はその各部の信号を示す信号波形図である。 １…同心円データメモリ、２…CPUバス、４
…歩進回路、５…レジスタ、６…位置比較回路、
７…選択回路、１１…限界比較回路、１３…ワイ
プ信号出力回路。
Claims (1)
- 【特許請求の範囲】 １ 円形ワイプのボーダに相当する同心円群の位
置データを記憶する同心円データメモリと、 該同心円群のうち第Ｎ番目の円の位置を示す第
１の位置データと走査ライン上の走査点の位置を
示す第２の位置データとを比較する位置比較回路
と、 該位置比較回路の比較結果に応じて計数動作す
るアツプダウンカウンタと、 該アツプダウンカウンタの出力信号に対応する
画像表示情報をもつワイプ出力信号を形成するワ
イプ信号出力回路とを具え、 上記アツプダウンカウンタは、上記第２の位置
データによつて示される走査ライン上の走査点の
位置が上記第１の位置データによつて示される上
記第Ｎ番目の円の外側から内側に移動した時に第
１の方向に所定量だけカウント動作し、かつ上記
第２の位置データによつて示される走査ライン上
の走査点の位置が上記第１の位置データにて示さ
れる上記第Ｎ番目の円の内側から外側に移動した
時に上記第１の方向と反対の第２の方向に所定量
だけカウント動作するようになされ、 上記同心円データメモリは上記アツプダウンカ
ウンタの上記第１の方向又は上記第２の方向への
所定量のカウント動作に応じて上記同心円群のう
ち第Ｎ＋１番目又は第Ｎ−１番目の円の位置を示
す位置データを新たに上記第Ｎ番目の円の位置デ
ータとして上記位置比較回路に供給するようにな
されている ことを特徴とする円形ワイプ信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15198183A JPS6043975A (ja) | 1983-08-20 | 1983-08-20 | 円形ワイプ信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15198183A JPS6043975A (ja) | 1983-08-20 | 1983-08-20 | 円形ワイプ信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6043975A JPS6043975A (ja) | 1985-03-08 |
| JPH0527304B2 true JPH0527304B2 (ja) | 1993-04-20 |
Family
ID=15530447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15198183A Granted JPS6043975A (ja) | 1983-08-20 | 1983-08-20 | 円形ワイプ信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6043975A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4805022A (en) * | 1988-02-19 | 1989-02-14 | The Grass Valley Group, Inc. | Digital wipe generator |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56132873A (en) * | 1980-03-21 | 1981-10-17 | Matsushita Electric Ind Co Ltd | Special effect signal generation system |
| JPS56152381A (en) * | 1980-04-25 | 1981-11-25 | Matsushita Electric Ind Co Ltd | Special effect device |
-
1983
- 1983-08-20 JP JP15198183A patent/JPS6043975A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56132873A (en) * | 1980-03-21 | 1981-10-17 | Matsushita Electric Ind Co Ltd | Special effect signal generation system |
| JPS56152381A (en) * | 1980-04-25 | 1981-11-25 | Matsushita Electric Ind Co Ltd | Special effect device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6043975A (ja) | 1985-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4511965A (en) | Video ram accessing system | |
| US5638133A (en) | Method of creating video effects by use of keyframes | |
| JPH0574167A (ja) | 半導体記憶装置 | |
| US5172116A (en) | A/D conversion apparatus | |
| JPH0527304B2 (ja) | ||
| US5193194A (en) | Concurrent arbitration system and method for bus control | |
| JPH0454317B2 (ja) | ||
| JPS6356548B2 (ja) | ||
| US6959357B2 (en) | Integrated circuit and method of controlling same | |
| US5335087A (en) | Document acknowledge system having horizontal/vertical-run length smoothing algorithm circuits and a document region divide circuit | |
| JPS6024474B2 (ja) | 記憶装置 | |
| JP2758702B2 (ja) | 集積回路装置 | |
| JP3367736B2 (ja) | プログラマブルコントローラ | |
| JPH0775319B2 (ja) | 多数決判定機能を有する同期検出回路 | |
| JPS6055589A (ja) | 記憶装置の制御方式 | |
| JP2539030B2 (ja) | ダイレクトメモリアクセス装置 | |
| JPS61148550A (ja) | メモリ装置 | |
| JP2635863B2 (ja) | 中央処理装置 | |
| JPH07239833A (ja) | マルチマスタバス調停装置 | |
| JPH0511330B2 (ja) | ||
| JPH09259031A (ja) | フレームメモリアクセス制御方法 | |
| JPH0636028A (ja) | ヒストグラム作成装置 | |
| JPS62240994A (ja) | 表示制御装置 | |
| JPH06314249A (ja) | データ転送装置 | |
| JPH0353342A (ja) | テストモード設定回路 |