JPH05267962A - Ａｇｃ回路 - Google Patents
Ａｇｃ回路Info
- Publication number
- JPH05267962A JPH05267962A JP6233692A JP6233692A JPH05267962A JP H05267962 A JPH05267962 A JP H05267962A JP 6233692 A JP6233692 A JP 6233692A JP 6233692 A JP6233692 A JP 6233692A JP H05267962 A JPH05267962 A JP H05267962A
- Authority
- JP
- Japan
- Prior art keywords
- input signal
- control voltage
- agc circuit
- gain
- head
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】
【目的】 ＡＧＣ回路に関し、ＡＧＣ回路内のループに
よるエンベロープ電圧の時間遅れがあっても、入力信号
に対して正確にＡＧＣを施すことができるＡＧＣ回路の
提供を目的とする。 【構成】 入力信号Ｖinの振幅電圧を一定制御するＡＧ
Ｃ回路を、ゲインコントロール電圧Vcont に応じたゲイ
ンで入力信号Vin を増幅して出力する第１の可変ゲイン
増幅手段１と、第１の可変ゲイン増幅手段１の出力波形
のエンベロープ電圧を基準電圧Vrefと比較し、エンベロ
ーブ電圧を基準電圧Vrefに近づけるコントロール電圧Vc
ont を発生するコントロール電圧発生手段２と、入力信
号Vin とコントロール電圧Vcont との間の時間遅れ分だ
け遅延した遅延入力信号Vindlyを出力する信号遅延手段
３と、この遅延入力信号Vindlyをコントロール電圧Vcon
t に応じたゲインで増幅し、出力信号Voutとする第２の
可変ゲイン増幅手段４とから構成する。
よるエンベロープ電圧の時間遅れがあっても、入力信号
に対して正確にＡＧＣを施すことができるＡＧＣ回路の
提供を目的とする。 【構成】 入力信号Ｖinの振幅電圧を一定制御するＡＧ
Ｃ回路を、ゲインコントロール電圧Vcont に応じたゲイ
ンで入力信号Vin を増幅して出力する第１の可変ゲイン
増幅手段１と、第１の可変ゲイン増幅手段１の出力波形
のエンベロープ電圧を基準電圧Vrefと比較し、エンベロ
ーブ電圧を基準電圧Vrefに近づけるコントロール電圧Vc
ont を発生するコントロール電圧発生手段２と、入力信
号Vin とコントロール電圧Vcont との間の時間遅れ分だ
け遅延した遅延入力信号Vindlyを出力する信号遅延手段
３と、この遅延入力信号Vindlyをコントロール電圧Vcon
t に応じたゲインで増幅し、出力信号Voutとする第２の
可変ゲイン増幅手段４とから構成する。
Description
【０００１】
【産業上の利用分野】本発明はＡＧＣ回路に関し、特
に、磁気ディスク装置のデータ信号復調回路等に使用さ
れ、入力信号の振幅をを一定に保つＡＧＣ(Automatic G
ain Control)に回路に関するものである。従来、磁気デ
ィスク装置に対する要求は、高密度化・高速化等であ
る。最近では、磁気ディスク装置の磁気記録媒体（ディ
スク）の円周方向記録密度50,000 BPI、トラック密度
2,000 TPI、転送速度 4.5 MB/s.、平均アクセス時間 12
msが実現され、今後これらの要求は強まる一方であ
る。そして、このような高密度化の要求に対して、媒体
・ヘッドの改良、回路雑音の低減等は当然であるが、最
も問題となるのはHDI(Head-Disk-Interface)、つまりヘ
ッド浮上量を如何に小さくするかである。浮上量を小さ
くすればそれだけ出力・分解能は高くなるが、逆にヘッ
ドクラッシュの起こる確率が大きくなり、自ずから浮上
を下げるには限界が生じる。従って、今後ヘッド−媒体
系での出力・分解能の低下は避けられず、低Ｓ／Ｎ、低
分解能に対応した復調回路が必要となる。
に、磁気ディスク装置のデータ信号復調回路等に使用さ
れ、入力信号の振幅をを一定に保つＡＧＣ(Automatic G
ain Control)に回路に関するものである。従来、磁気デ
ィスク装置に対する要求は、高密度化・高速化等であ
る。最近では、磁気ディスク装置の磁気記録媒体（ディ
スク）の円周方向記録密度50,000 BPI、トラック密度
2,000 TPI、転送速度 4.5 MB/s.、平均アクセス時間 12
msが実現され、今後これらの要求は強まる一方であ
る。そして、このような高密度化の要求に対して、媒体
・ヘッドの改良、回路雑音の低減等は当然であるが、最
も問題となるのはHDI(Head-Disk-Interface)、つまりヘ
ッド浮上量を如何に小さくするかである。浮上量を小さ
くすればそれだけ出力・分解能は高くなるが、逆にヘッ
ドクラッシュの起こる確率が大きくなり、自ずから浮上
を下げるには限界が生じる。従って、今後ヘッド−媒体
系での出力・分解能の低下は避けられず、低Ｓ／Ｎ、低
分解能に対応した復調回路が必要となる。
【０００２】以上の要求を満たすべく、磁気記録再生装
置における復調回路において、パーシャルレスポンス等
化を初めとする等化方法の工夫と、ビタビ復号などの検
出系の研究開発が盛んに行われている。しかし、これら
の等化・検出系は、従来から行われているヘッドからの
再生信号を微分してピーク点を検出する方法とは異な
り、振幅の値を見ているため、モジュレーションなどの
振幅変動をＡＧＣ回路などで十分抑圧する必要があり、
正確に動作するＡＧＣ回路が望まれている。
置における復調回路において、パーシャルレスポンス等
化を初めとする等化方法の工夫と、ビタビ復号などの検
出系の研究開発が盛んに行われている。しかし、これら
の等化・検出系は、従来から行われているヘッドからの
再生信号を微分してピーク点を検出する方法とは異な
り、振幅の値を見ているため、モジュレーションなどの
振幅変動をＡＧＣ回路などで十分抑圧する必要があり、
正確に動作するＡＧＣ回路が望まれている。
【０００３】
【従来の技術】図７は従来の一般的なＡＧＣ回路１０の
構成を示すものである。従来のＡＧＣ回路１０は、可変
ゲイン増幅器（ＶＧＡ）１１、等化回路Ｋｓを含むフィ
ルタ１２、Ｆ(s)=１／（１＋ＴＳ）の特性を備えたフィ
ルタ１３、ゲイン調整器１４、および加算器１５を備え
ている。図示しない磁気ヘッドから読み出された入力信
号Ｖinは可変ゲイン増幅器１１に入力され、フィルタ１
２、ローパスフィルタ１３によってそのエンベロープ電
圧が検出される。このエンベロープ電圧は、ゲイン調整
器１４でゲイン調整された後、基準電圧Ｖref との比較
を行うために加算器１５において基準電圧Ｖref との差
をとられ、ここで、可変ゲイン増幅器１１のゲインを制
御するゲインコントロール電圧Ｖcontが作られる。この
ゲインコントロール電圧Ｖcontは、エンベロープ電圧が
基準電圧Ｖref より小さい場合には可変ゲイン増幅器１
１のゲインを大きくし、逆に、基準電圧Ｖref より大き
い場合には可変ゲイン増幅器１１のゲインを小さくする
ものであり、ゲインコントロール電圧Ｖcontと可変ゲイ
ン増幅器１１のゲインの関係は、図８に示すようになも
のである。
構成を示すものである。従来のＡＧＣ回路１０は、可変
ゲイン増幅器（ＶＧＡ）１１、等化回路Ｋｓを含むフィ
ルタ１２、Ｆ(s)=１／（１＋ＴＳ）の特性を備えたフィ
ルタ１３、ゲイン調整器１４、および加算器１５を備え
ている。図示しない磁気ヘッドから読み出された入力信
号Ｖinは可変ゲイン増幅器１１に入力され、フィルタ１
２、ローパスフィルタ１３によってそのエンベロープ電
圧が検出される。このエンベロープ電圧は、ゲイン調整
器１４でゲイン調整された後、基準電圧Ｖref との比較
を行うために加算器１５において基準電圧Ｖref との差
をとられ、ここで、可変ゲイン増幅器１１のゲインを制
御するゲインコントロール電圧Ｖcontが作られる。この
ゲインコントロール電圧Ｖcontは、エンベロープ電圧が
基準電圧Ｖref より小さい場合には可変ゲイン増幅器１
１のゲインを大きくし、逆に、基準電圧Ｖref より大き
い場合には可変ゲイン増幅器１１のゲインを小さくする
ものであり、ゲインコントロール電圧Ｖcontと可変ゲイ
ン増幅器１１のゲインの関係は、図８に示すようになも
のである。
【０００４】なお、このときのエンベロープ電圧は、ロ
ーパスフィルタ１３により低周波数成分だけが取り出さ
れたものである。従って、信号そのものには追従せず、
モジュレーションなどのゆっくりとした変動が除去され
る。図９は図７のＡＧＣ回路１０における入力信号Ｖin
と出力信号Ｖout との関係を示すものであり、この図か
ら出力信号Ｖout の振幅が一定になるように制御される
ことがわかる。
ーパスフィルタ１３により低周波数成分だけが取り出さ
れたものである。従って、信号そのものには追従せず、
モジュレーションなどのゆっくりとした変動が除去され
る。図９は図７のＡＧＣ回路１０における入力信号Ｖin
と出力信号Ｖout との関係を示すものであり、この図か
ら出力信号Ｖout の振幅が一定になるように制御される
ことがわかる。
【０００５】
【発明が解決しようとする課題】以上説明したように、
従来のＡＧＣ回路10はゆっくりとした変動に追従する。
しかしながら、従来のＡＧＣ回路１０では、エンベロー
プ電圧からゲインコントロール電圧Ｖcontを作り、可変
ゲイン増幅器１１に戻すループ内に等化回路やフィルタ
など色々な回路が接続されているために、図１０に示す
ように、入力信号Ｖinとエンベロ─プ電圧に時間遅れが
発生するという問題がある。このエンベロープ電圧の時
間遅れにより、実際に可変ゲイン増幅器１１のゲインが
ゲインコントロール電圧Ｖcontによって変わるのは、あ
る時間が経過してからである。従って、従来のＡＧＣ回
路１０には、実際には信号を小さくする方向にゲインを
変える時に、逆にゲインを大きくしてしまう恐れがあっ
た。
従来のＡＧＣ回路10はゆっくりとした変動に追従する。
しかしながら、従来のＡＧＣ回路１０では、エンベロー
プ電圧からゲインコントロール電圧Ｖcontを作り、可変
ゲイン増幅器１１に戻すループ内に等化回路やフィルタ
など色々な回路が接続されているために、図１０に示す
ように、入力信号Ｖinとエンベロ─プ電圧に時間遅れが
発生するという問題がある。このエンベロープ電圧の時
間遅れにより、実際に可変ゲイン増幅器１１のゲインが
ゲインコントロール電圧Ｖcontによって変わるのは、あ
る時間が経過してからである。従って、従来のＡＧＣ回
路１０には、実際には信号を小さくする方向にゲインを
変える時に、逆にゲインを大きくしてしまう恐れがあっ
た。
【０００６】このため、従来のＡＧＣ回路１０を磁気記
録再生装置の復調回路に使用すると、検出系が振幅の値
を見ている場合には、この様な小さな変動でも誤りとな
る可能性が大きいという問題があった。そこで、本発明
は前記従来のＡＧＣ回路の有する課題を解消し、ＡＧＣ
回路内のループによるエンベロープ電圧の時間遅れがあ
っても、入力信号に対して正確にＡＧＣを施すことがで
きるＡＧＣ回路を提供することを目的とする。
録再生装置の復調回路に使用すると、検出系が振幅の値
を見ている場合には、この様な小さな変動でも誤りとな
る可能性が大きいという問題があった。そこで、本発明
は前記従来のＡＧＣ回路の有する課題を解消し、ＡＧＣ
回路内のループによるエンベロープ電圧の時間遅れがあ
っても、入力信号に対して正確にＡＧＣを施すことがで
きるＡＧＣ回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】前記目的を達成する本発
明のＡＧＣ回路の構成が図１に示される。図１に示すよ
うに、本発明は、入力信号Ｖinの振幅電圧が一定になる
ように制御して出力するＡＧＣ回路であって、他から入
力されるゲインコントロール電圧Ｖcontに応じたゲイン
で入力信号Ｖinを増幅して出力する第１の可変ゲイン増
幅手段１と、この第１の可変ゲイン増幅手段１の出力波
形のエンベロープ電圧を検出してこれを基準電圧Ｖref
と比較し、前記エンベローブ電圧が基準電圧Ｖref に近
づくようなゲインコントロール電圧Ｖcontを発生してこ
れを可変ゲイン増幅手段１に入力するゲインコントロー
ル電圧発生手段２と、入力信号Ｖinと、この入力信号Ｖ
inに基づいて発生されたゲインコントロール電圧Ｖcont
との間の時間遅れ分だけ入力信号Ｖinを遅延させ、遅延
入力信号Ｖindly を出力する信号遅延手段３と、この遅
延入力信号Ｖindly を入力信号とし、前記ゲインコント
ロール電圧発生手段２からのゲインコントロール電圧Ｖ
contに応じたゲインで遅延入力信号Ｖindly を増幅し、
ＡＧＣ回路出力信号Ｖout として出力する第２の可変ゲ
イン増幅手段４とを備えることを特徴とするものであ
る。
明のＡＧＣ回路の構成が図１に示される。図１に示すよ
うに、本発明は、入力信号Ｖinの振幅電圧が一定になる
ように制御して出力するＡＧＣ回路であって、他から入
力されるゲインコントロール電圧Ｖcontに応じたゲイン
で入力信号Ｖinを増幅して出力する第１の可変ゲイン増
幅手段１と、この第１の可変ゲイン増幅手段１の出力波
形のエンベロープ電圧を検出してこれを基準電圧Ｖref
と比較し、前記エンベローブ電圧が基準電圧Ｖref に近
づくようなゲインコントロール電圧Ｖcontを発生してこ
れを可変ゲイン増幅手段１に入力するゲインコントロー
ル電圧発生手段２と、入力信号Ｖinと、この入力信号Ｖ
inに基づいて発生されたゲインコントロール電圧Ｖcont
との間の時間遅れ分だけ入力信号Ｖinを遅延させ、遅延
入力信号Ｖindly を出力する信号遅延手段３と、この遅
延入力信号Ｖindly を入力信号とし、前記ゲインコント
ロール電圧発生手段２からのゲインコントロール電圧Ｖ
contに応じたゲインで遅延入力信号Ｖindly を増幅し、
ＡＧＣ回路出力信号Ｖout として出力する第２の可変ゲ
イン増幅手段４とを備えることを特徴とするものであ
る。
【０００８】なお、本発明のＡＧＣ回路が磁気記録再生
装置に使用される場合には、信号遅延手段３として、磁
気記録媒体からの読み出し時間差を有する２つのヘッド
を備えた複合ヘッドを使用し、入力信号Ｖinとこの入力
信号Ｖinに基づいて発生されたゲインコントロール電圧
Ｖcontとの間の時間遅れにこの読み出し時間差を一致さ
せるようにすることができる。そして、そのような複合
ヘッドとしては、インダクティブヘッドとＭＲヘッドの
複合ヘッドがあり、インダクティブヘッドからの出力を
第１の可変ゲイン増幅器１に入力し、ＭＲヘッドからの
出力を第２の可変ゲイン増幅器４に入力すれば、本発明
を実現することができる。
装置に使用される場合には、信号遅延手段３として、磁
気記録媒体からの読み出し時間差を有する２つのヘッド
を備えた複合ヘッドを使用し、入力信号Ｖinとこの入力
信号Ｖinに基づいて発生されたゲインコントロール電圧
Ｖcontとの間の時間遅れにこの読み出し時間差を一致さ
せるようにすることができる。そして、そのような複合
ヘッドとしては、インダクティブヘッドとＭＲヘッドの
複合ヘッドがあり、インダクティブヘッドからの出力を
第１の可変ゲイン増幅器１に入力し、ＭＲヘッドからの
出力を第２の可変ゲイン増幅器４に入力すれば、本発明
を実現することができる。
【０００９】
【作用】本発明のＡＧＣ回路によれば、第１の可変ゲイ
ン増幅手段１が他から入力されるゲインコントロール電
圧Ｖcontに応じたゲインで入力信号Ｖinを増幅して出力
する。また、ゲインコントロール電圧発生手段２がこの
第１の可変ゲイン増幅手段１の出力波形のエンベロープ
電圧を検出してこれを基準電圧Ｖref と比較し、エンベ
ローブ電圧が基準電圧Ｖref に近づくようにゲインコン
トロール電圧Ｖcontを発生してこれを可変ゲイン増幅手
段１にフィードバック入力する。一方、信号遅延手段３
は入力信号Ｖinと、この入力信号Ｖinに基づいて発生さ
れたゲインコントロール電圧Ｖcontとの間の時間遅れ分
だけ入力信号Ｖinを遅延させ、遅延入力信号Ｖindly を
出力する。そして、第２の可変ゲイン増幅手段４はこの
遅延入力信号Ｖindly を入力信号とし、ゲインコントロ
ール電圧発生手段２からのゲインコントロール電圧Ｖco
ntに応じたゲインでこの遅延入力信号Ｖindly を増幅
し、これをＡＧＣ回路出力信号Ｖout として出力する。
この結果、入力信号Ｖinの振幅電圧が遅延なく一定にな
るように制御される。
ン増幅手段１が他から入力されるゲインコントロール電
圧Ｖcontに応じたゲインで入力信号Ｖinを増幅して出力
する。また、ゲインコントロール電圧発生手段２がこの
第１の可変ゲイン増幅手段１の出力波形のエンベロープ
電圧を検出してこれを基準電圧Ｖref と比較し、エンベ
ローブ電圧が基準電圧Ｖref に近づくようにゲインコン
トロール電圧Ｖcontを発生してこれを可変ゲイン増幅手
段１にフィードバック入力する。一方、信号遅延手段３
は入力信号Ｖinと、この入力信号Ｖinに基づいて発生さ
れたゲインコントロール電圧Ｖcontとの間の時間遅れ分
だけ入力信号Ｖinを遅延させ、遅延入力信号Ｖindly を
出力する。そして、第２の可変ゲイン増幅手段４はこの
遅延入力信号Ｖindly を入力信号とし、ゲインコントロ
ール電圧発生手段２からのゲインコントロール電圧Ｖco
ntに応じたゲインでこの遅延入力信号Ｖindly を増幅
し、これをＡＧＣ回路出力信号Ｖout として出力する。
この結果、入力信号Ｖinの振幅電圧が遅延なく一定にな
るように制御される。
【００１０】
【実施例】以下添付図面を用いて本発明の実施例を詳細
に説明する。図２は本発明の一実施例のＡＧＣ回路２０
の構成を示すものであり、図７に示した従来のＡＧＣ回
路１０と同じ構成部材については同じ符号を付してあ
る。従って、１１は可変ゲイン増幅器（ＶＧＡ１）、１
２は等化回路Ｋs1を含むフィルタ、１３はＦ(s)=１／
（１＋ＴＳ）の特性を備えたフィルタ、１４はゲイン調
整器、１５は加算器である。
に説明する。図２は本発明の一実施例のＡＧＣ回路２０
の構成を示すものであり、図７に示した従来のＡＧＣ回
路１０と同じ構成部材については同じ符号を付してあ
る。従って、１１は可変ゲイン増幅器（ＶＧＡ１）、１
２は等化回路Ｋs1を含むフィルタ、１３はＦ(s)=１／
（１＋ＴＳ）の特性を備えたフィルタ、１４はゲイン調
整器、１５は加算器である。
【００１１】以上のような構成に加えて、図２の実施例
では、可変ゲイン増幅器１１とフィルタ１２の直列回路
に並列に、可変ゲイン増幅器（ＶＧＡ２）２１と等化回
路Ｋs2を含むフィルタ２２の直列回路を設ける。そし
て、遅延線２３によって入力信号Ｖinを所定時間遅らせ
た遅延入力信号Ｖindly を作り、この遅延入力信号Ｖin
dly を可変ゲイン増幅器２１に入力する。この遅延線２
３による遅延時間は、入力信号Ｖinに対するエンベロー
プ電圧の時間遅れと同じ時間とする。また、可変ゲイン
増幅器２１には、可変ゲイン増幅器１１と同じゲインコ
ントロール電圧Ｖcontを加算器１５から分岐して入力す
る。この実施例のＡＧＣ回路２０の出力信号Ｖout は、
フィルタ２２の出力である。
では、可変ゲイン増幅器１１とフィルタ１２の直列回路
に並列に、可変ゲイン増幅器（ＶＧＡ２）２１と等化回
路Ｋs2を含むフィルタ２２の直列回路を設ける。そし
て、遅延線２３によって入力信号Ｖinを所定時間遅らせ
た遅延入力信号Ｖindly を作り、この遅延入力信号Ｖin
dly を可変ゲイン増幅器２１に入力する。この遅延線２
３による遅延時間は、入力信号Ｖinに対するエンベロー
プ電圧の時間遅れと同じ時間とする。また、可変ゲイン
増幅器２１には、可変ゲイン増幅器１１と同じゲインコ
ントロール電圧Ｖcontを加算器１５から分岐して入力す
る。この実施例のＡＧＣ回路２０の出力信号Ｖout は、
フィルタ２２の出力である。
【００１２】次に、以上のように構成されたＡＧＣ回路
２０の動作を図３を用いて説明する。図３に示す波形イ
は、図示しない磁気ヘッドから読み出された入力信号Ｖ
inである。この入力信号Ｖinは可変ゲイン増幅器１１に
入力され、フィルタ１２、ローパスフィルタ１３によっ
てそのエンベロープ電圧 (図３の波形ロ) が検出され
る。このエンベロープ電圧は、フィルタ１２、１３によ
り、入力信号Ｖinに対して所定時間Δｔ遅れたものとな
る。このエンベロープ電圧は、ゲイン調整器１４でゲイ
ン調整された後、基準電圧Ｖref との比較を行うために
加算器１５において基準電圧Ｖref との差をとられ、こ
こで、可変ゲイン増幅器１１のゲインを制御するゲイン
コントロール電圧Ｖcontが作られる。従って、このゲイ
ンコントロール電圧Ｖcontも入力信号Ｖinに対して所定
時間Δｔ遅れたものである。
２０の動作を図３を用いて説明する。図３に示す波形イ
は、図示しない磁気ヘッドから読み出された入力信号Ｖ
inである。この入力信号Ｖinは可変ゲイン増幅器１１に
入力され、フィルタ１２、ローパスフィルタ１３によっ
てそのエンベロープ電圧 (図３の波形ロ) が検出され
る。このエンベロープ電圧は、フィルタ１２、１３によ
り、入力信号Ｖinに対して所定時間Δｔ遅れたものとな
る。このエンベロープ電圧は、ゲイン調整器１４でゲイ
ン調整された後、基準電圧Ｖref との比較を行うために
加算器１５において基準電圧Ｖref との差をとられ、こ
こで、可変ゲイン増幅器１１のゲインを制御するゲイン
コントロール電圧Ｖcontが作られる。従って、このゲイ
ンコントロール電圧Ｖcontも入力信号Ｖinに対して所定
時間Δｔ遅れたものである。
【００１３】一方、分岐された入力信号Ｖinは遅延線２
３で所定時間Δｔ遅らされて図３に波形ハで示す遅延入
力信号Ｖindly となる。この遅延入力信号Ｖindly の入
力信号Ｖinに対する遅れ (Δｔ) と、ゲインコントロー
ル電圧Ｖcontの入力信号Ｖinに対する遅れ (Δｔ) は同
じであるので、可変ゲイン増幅器２２では、所定時間Δ
ｔの時間遅れはあるものの、入力信号Ｖinがこれと同期
したエンベロープ電圧によって作られたゲインコントロ
ール電圧Ｖcontによってゲイン調整されることになる。
従って、図３に波形ニで示すように、フィルタ２２から
出力される出力信号Ｖout は振幅一定に正確に制御さ
れ、信号を小さくする方向にゲインを変える時に、逆に
ゲインを大きくされるという恐れがない。
３で所定時間Δｔ遅らされて図３に波形ハで示す遅延入
力信号Ｖindly となる。この遅延入力信号Ｖindly の入
力信号Ｖinに対する遅れ (Δｔ) と、ゲインコントロー
ル電圧Ｖcontの入力信号Ｖinに対する遅れ (Δｔ) は同
じであるので、可変ゲイン増幅器２２では、所定時間Δ
ｔの時間遅れはあるものの、入力信号Ｖinがこれと同期
したエンベロープ電圧によって作られたゲインコントロ
ール電圧Ｖcontによってゲイン調整されることになる。
従って、図３に波形ニで示すように、フィルタ２２から
出力される出力信号Ｖout は振幅一定に正確に制御さ
れ、信号を小さくする方向にゲインを変える時に、逆に
ゲインを大きくされるという恐れがない。
【００１４】このため、本発明のＡＧＣ回路２０は磁気
記録再生装置の復調回路に使用する場合には、検出系が
振幅の値を見ている場合でも、正確にＡＧＣ回路の振幅
制御が実行され、小さな変動でも誤りとなる可能性が少
ない。図４は本発明の他の実施例のＡＧＣ回路３０の構
成を示すものであり、図２に示した本発明のＡＧＣ回路
２０と同じ構成部材については同じ符号を付してその説
明を省略する。この実施例のＡＧＣ回路３０が図２の実
施例のＡＧＣ回路２０と異なるの点は、遅延入力信号Ｖ
indly を、入力信号Ｖinを分岐して、遅延線２３を用い
て作るのではなく、複合ヘッドを用いて作る点である。
この複合ヘッドとしては、図５に示すヘッド５０を使用
することができる。
記録再生装置の復調回路に使用する場合には、検出系が
振幅の値を見ている場合でも、正確にＡＧＣ回路の振幅
制御が実行され、小さな変動でも誤りとなる可能性が少
ない。図４は本発明の他の実施例のＡＧＣ回路３０の構
成を示すものであり、図２に示した本発明のＡＧＣ回路
２０と同じ構成部材については同じ符号を付してその説
明を省略する。この実施例のＡＧＣ回路３０が図２の実
施例のＡＧＣ回路２０と異なるの点は、遅延入力信号Ｖ
indly を、入力信号Ｖinを分岐して、遅延線２３を用い
て作るのではなく、複合ヘッドを用いて作る点である。
この複合ヘッドとしては、図５に示すヘッド５０を使用
することができる。
【００１５】図５に示す複合ヘッド５０は、読み出し／
書き込み用のインダクディブヘッド６１と読み出し専用
のＭＲヘッド５２とを組み合わせたものである。図にお
いて、５１はNi-Zn フェライト等からなる絶縁性基板で
あり、ＭＲヘッド５２は、Tiからなるバイアス導体層５
３とこのバイアス導体層５３に直接接合したNi-Fe 合金
からなるＭＲ素子、ＭＲ素子５４及びバイアス導体層５
３へのセンス電流通電引き出し端子５５、及びＡｌ2 O3
などからなる再生ギャップ層５６から構成される。ま
た、５７はNi-Fe 合金膜からなる上部シールド層であ
り、インダクティブヘッド６１は、上部シールド層５７
を下部磁極層とし、Ａｌ2 O3などからなる記録ギャップ
層６２、熱硬化樹脂からなる層間絶縁層６３、Cuからな
る薄膜コイル６４及びNi-Fe 合金膜からなる上部磁極層
６５が順に積層されて構成される。６６は絶縁保護膜、
６７は磁気ディスクである。
書き込み用のインダクディブヘッド６１と読み出し専用
のＭＲヘッド５２とを組み合わせたものである。図にお
いて、５１はNi-Zn フェライト等からなる絶縁性基板で
あり、ＭＲヘッド５２は、Tiからなるバイアス導体層５
３とこのバイアス導体層５３に直接接合したNi-Fe 合金
からなるＭＲ素子、ＭＲ素子５４及びバイアス導体層５
３へのセンス電流通電引き出し端子５５、及びＡｌ2 O3
などからなる再生ギャップ層５６から構成される。ま
た、５７はNi-Fe 合金膜からなる上部シールド層であ
り、インダクティブヘッド６１は、上部シールド層５７
を下部磁極層とし、Ａｌ2 O3などからなる記録ギャップ
層６２、熱硬化樹脂からなる層間絶縁層６３、Cuからな
る薄膜コイル６４及びNi-Fe 合金膜からなる上部磁極層
６５が順に積層されて構成される。６６は絶縁保護膜、
６７は磁気ディスクである。
【００１６】図５に示すように、インダクディブヘッド
６１とＭＲヘッド５２は、磁気ディスクの記録トラック
の円周方向に対して間隔を隔てて設けられており、再生
時にはまず、インダクディブヘッド５１から再生信号は
入力され、続いてＭＲヘッド５２から再生信号が入力さ
れるようになっている。この実施例ではこの再生信号の
時間差をΔｔとしている。
６１とＭＲヘッド５２は、磁気ディスクの記録トラック
の円周方向に対して間隔を隔てて設けられており、再生
時にはまず、インダクディブヘッド５１から再生信号は
入力され、続いてＭＲヘッド５２から再生信号が入力さ
れるようになっている。この実施例ではこの再生信号の
時間差をΔｔとしている。
【００１７】従って、図４の実施例では、インダクティ
ブ／ＭＲの複合ヘッド５０を用いて書き込み／読み出し
を行うので、遅延させて得られる遅延入力信号Ｖindly
をＭＲヘッド５２からの再生信号とし、遅延させない入
力信号Ｖinをインダクティブヘッド５１からの再生信号
としている。この場合、インダクティブ・ＭＲ両ヘッド
からの出力が異なることに注意しなければならない。図
６中に示した様に、インダクティブヘッド５１からの出
力はヘッド−媒体相対速度に比例して出力が大きくなる
のに対して、ＭＲヘッド５２からの出力は相対速度のよ
らずほぼ一定である。
ブ／ＭＲの複合ヘッド５０を用いて書き込み／読み出し
を行うので、遅延させて得られる遅延入力信号Ｖindly
をＭＲヘッド５２からの再生信号とし、遅延させない入
力信号Ｖinをインダクティブヘッド５１からの再生信号
としている。この場合、インダクティブ・ＭＲ両ヘッド
からの出力が異なることに注意しなければならない。図
６中に示した様に、インダクティブヘッド５１からの出
力はヘッド−媒体相対速度に比例して出力が大きくなる
のに対して、ＭＲヘッド５２からの出力は相対速度のよ
らずほぼ一定である。
【００１８】そこで、図４の実施例のＡＧＣ回路３０で
は、両ヘッド５１、５２からの信号を同一とする別のゲ
イン調整用回路を設ける必要がある。図４中の可変ゲイ
ン増幅器（ＶＧＡ３）３１およびＤ／Ａ変換器３２がこ
れに相当する。これら可変ゲイン増幅器３１とＤ／Ａ変
換器３２を用いて、ヘッド−媒体の相対速度（ヘッド位
置としてもよい）によって、インダクティブヘッド５１
からの信号を、ＭＲヘッド５２からの信号値と同一とし
ている。これは、ヘッド位置（アクセス時のトラック番
号など）の値を何倍かし（位置番号と電圧との関係から
きまる）、Ｄ／Ａ変換器３２を通して可変ゲイン増幅器
３１のコントロール電圧Ｖcont′とすればよい。
は、両ヘッド５１、５２からの信号を同一とする別のゲ
イン調整用回路を設ける必要がある。図４中の可変ゲイ
ン増幅器（ＶＧＡ３）３１およびＤ／Ａ変換器３２がこ
れに相当する。これら可変ゲイン増幅器３１とＤ／Ａ変
換器３２を用いて、ヘッド−媒体の相対速度（ヘッド位
置としてもよい）によって、インダクティブヘッド５１
からの信号を、ＭＲヘッド５２からの信号値と同一とし
ている。これは、ヘッド位置（アクセス時のトラック番
号など）の値を何倍かし（位置番号と電圧との関係から
きまる）、Ｄ／Ａ変換器３２を通して可変ゲイン増幅器
３１のコントロール電圧Ｖcont′とすればよい。
【００１９】あるいは、可変ゲイン増幅器３１とＤ／Ａ
変換器３２を設ける代わりに、加算器１５と可変ゲイン
増幅器２１の間に二点鎖線で示すゲイン調整器３３を置
いて、両ヘッド５１、５２からの信号振幅差をキャンセ
ルする様な調整を施すことも可能である。このように、
複合ヘッド５０を用いても、ＡＧＣ回路ループにおける
時間遅れを取り除くことができるため、入力信号の振幅
を正確に一定に制御することができる。これによって、
特に振幅値を見る検出系に於いて、誤り率の低減を図る
ことができる。
変換器３２を設ける代わりに、加算器１５と可変ゲイン
増幅器２１の間に二点鎖線で示すゲイン調整器３３を置
いて、両ヘッド５１、５２からの信号振幅差をキャンセ
ルする様な調整を施すことも可能である。このように、
複合ヘッド５０を用いても、ＡＧＣ回路ループにおける
時間遅れを取り除くことができるため、入力信号の振幅
を正確に一定に制御することができる。これによって、
特に振幅値を見る検出系に於いて、誤り率の低減を図る
ことができる。
【００２０】
【発明の効果】以上説明したように、本発明によれば、
ＡＧＣ回路内のループによるエンベロープ電圧に時間遅
れがあっても、入力信号に対して正確に振幅調整を施す
ことができるという効果がある。この結果、特に振幅値
を見る磁気記録再生装置の復調回路の検出系に於いて、
誤り率の低減を図ることができる利点がある。
ＡＧＣ回路内のループによるエンベロープ電圧に時間遅
れがあっても、入力信号に対して正確に振幅調整を施す
ことができるという効果がある。この結果、特に振幅値
を見る磁気記録再生装置の復調回路の検出系に於いて、
誤り率の低減を図ることができる利点がある。
【図１】本発明のＡＧＣ回路の構成を示す原理構成図で
ある。
ある。
【図２】本発明のＡＧＣ回路の一実施例の構成を示すブ
ロック回路図である。
ロック回路図である。
【図３】本発明のＡＧＣ回路の各部の動作を示す波形図
である。
である。
【図４】本発明のＡＧＣ回路の他の実施例の構成を示す
ブロック回路図である。
ブロック回路図である。
【図５】図４の実施例に使用する複合ヘッドの構成を示
す断面図である。
す断面図である。
【図６】図５の複合ヘッドの各ヘッドの出力特性を示す
特性図である。
特性図である。
【図７】従来のＡＧＣ回路の構成を示すブロック回路図
である。
である。
【図８】図７の可変ゲイン増幅器のコントロール電圧と
ゲインとの関係を示す特性図である。
ゲインとの関係を示す特性図である。
【図９】従来のＡＧＣ回路の動作を示す波形図である。
【図１０】従来のＡＧＣ回路の問題点を説明する説明図
である。
である。
１…第１の可変ゲイン増幅手段 ２…ゲインコントロール電圧発生手段 ３…信号遅延手段 ４…第２の可変ゲイン増幅手段 １０…従来のＡＧＣ回路 １１, ２１, ３１…可変ゲイン増幅器 １２, ２２…フィルタ １３…ローパスフィルタ １４, ３３…ゲイン調整器 １５…加算器 ２０, ３０…本発明のＡＧＣ回路 ３２…Ｄ／Ａ変換器 ５０…複合ヘッド ５１…インダクティブヘッド ５２…ＭＲヘッド
Claims (3)
- 【請求項１】 入力信号（Ｖin）の振幅電圧が一定にな
るように制御して出力するＡＧＣ回路であって、 他から入力されるゲインコントロール電圧（Ｖcont）に
応じたゲインで入力信号（Ｖin）を増幅して出力する第
１の可変ゲイン増幅手段（１）と、 この第１の可変ゲイン増幅手段（１）の出力波形のエン
ベロープ電圧を検出してこれを基準電圧（Ｖref)と比較
し、前記エンベローブ電圧が基準電圧（Ｖref)に近づく
ようなゲインコントロール電圧（Ｖcont）を発生してこ
れを可変ゲイン増幅手段（１）に入力するゲインコント
ロール電圧発生手段（２）と、 入力信号（Ｖin）と、この入力信号（Ｖin）に基づいて
発生されたゲインコントロール電圧（Ｖcont）との間の
時間遅れ分だけ入力信号（Ｖin）を遅延させ、遅延入力
信号（Ｖindly)を出力する信号遅延手段（３）と、 この遅延入力信号（Ｖindly)を入力信号とし、前記ゲイ
ンコントロール電圧発生手段（２）からのゲインコント
ロール電圧（Ｖcont）に応じたゲインで遅延入力信号
（Ｖindly)を増幅し、ＡＧＣ回路出力信号（Ｖout)とし
て出力する第２の可変ゲイン増幅手段（４）と、 を備えることを特徴とするＡＧＣ回路。 - 【請求項２】 磁気記録再生装置に使用される請求項１
に記載のＡＧＣ回路であって、 前記信号遅延手段（３）が、磁気記録媒体からの読み出
し時間差を有する２つのヘッドを備えた複合ヘッドであ
り、前記入力信号（Ｖin）とこの入力信号（Ｖin）に基
づいて発生されたゲインコントロール電圧（Ｖcont）と
の間の時間遅れに、この読み出し時間差を一致させたこ
とを特徴とするＡＧＣ回路。 - 【請求項３】 前記複合ヘッドが、インダクティブヘッ
ドとＭＲヘッドの複合ヘッドであり、前記インダクティ
ブヘッドからの出力を前記第１の可変ゲイン増幅器
（１）に入力し、前記ＭＲヘッドからの出力を第２の可
変ゲイン増幅器（４）に入力したことを特徴とする請求
項２に記載のＡＧＣ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6233692A JPH05267962A (ja) | 1992-03-18 | 1992-03-18 | Ａｇｃ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6233692A JPH05267962A (ja) | 1992-03-18 | 1992-03-18 | Ａｇｃ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05267962A true JPH05267962A (ja) | 1993-10-15 |
Family
ID=13197188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6233692A Withdrawn JPH05267962A (ja) | 1992-03-18 | 1992-03-18 | Ａｇｃ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05267962A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003060458A (ja) * | 2001-08-10 | 2003-02-28 | Fujitsu Ltd | アナログ制御方法、アナログ制御装置、及びａｇｃ |
| JP2007274163A (ja) * | 2006-03-30 | 2007-10-18 | Oki Electric Ind Co Ltd | 自動利得制御装置 |
-
1992
- 1992-03-18 JP JP6233692A patent/JPH05267962A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003060458A (ja) * | 2001-08-10 | 2003-02-28 | Fujitsu Ltd | アナログ制御方法、アナログ制御装置、及びａｇｃ |
| JP2007274163A (ja) * | 2006-03-30 | 2007-10-18 | Oki Electric Ind Co Ltd | 自動利得制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0830669B1 (en) | Mr head read signal preconditioning circuitry | |
| US8027119B2 (en) | Vibration detection and compensation filter | |
| JPH1097702A (ja) | 磁気ディスク装置及び同装置に適用するデータ再生回路 | |
| US6172832B1 (en) | Data storage system with improved biasing techniques for magneto-resistive element | |
| US6198583B1 (en) | Magnetic recording control system for disk storage drive | |
| JP2799071B2 (ja) | 磁気記録再生装置 | |
| US7126774B2 (en) | Magnetic recording and reproducing apparatus | |
| JPH10340419A (ja) | 磁気ディスク装置 | |
| JPH05267962A (ja) | Ａｇｃ回路 | |
| US4972276A (en) | Regeneration system for digital magnetic recording information | |
| US8218258B1 (en) | DC-control for post processor | |
| JP2003109317A (ja) | 垂直磁気記録方式の磁気ディスク装置 | |
| JPH11110713A (ja) | 磁気抵抗ヘッドの孤立再生波形規定方法、及びこれを用いた磁気ディスク装置 | |
| US5307213A (en) | Data reproducing apparatus for eliminating undershoots in the vicinity of the outer edges of a magnetic pole | |
| JPH05325110A (ja) | 磁気抵抗効果型ヘッド用リードアンプ回路 | |
| US5467232A (en) | Magnetic recording and reproducing method using phase discrimination and apparatus therefor | |
| JP2002525775A (ja) | 二重周波数動作用の薄膜テープ書込み用ヘッド | |
| JPH06231410A (ja) | 磁気ディスク装置 | |
| JPS5828961B2 (ja) | Ａｇｃ方式 | |
| JPH03201204A (ja) | 磁気ディスク装置の復調回路 | |
| JPH08335301A (ja) | 磁気記録再生装置およびその制御方法 | |
| JPH03232103A (ja) | 磁気記録装置のクロストーク除去方法 | |
| JP2000311302A (ja) | ディスク記憶装置及び同装置に適用するデータ再生装置 | |
| JPH03201203A (ja) | 磁気ディスク装置の復調回路 | |
| JPH0373927B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |