JPH05264648A - Icテスタの容量負荷制御回路 - Google Patents
Icテスタの容量負荷制御回路Info
- Publication number
- JPH05264648A JPH05264648A JP4093618A JP9361892A JPH05264648A JP H05264648 A JPH05264648 A JP H05264648A JP 4093618 A JP4093618 A JP 4093618A JP 9361892 A JP9361892 A JP 9361892A JP H05264648 A JPH05264648 A JP H05264648A
- Authority
- JP
- Japan
- Prior art keywords
- capacitive load
- switch
- mode
- control circuit
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【目的】 容量負荷5をスイッチ2のオン・オフのタイ
ミングに同期させて接続状態と非接続状態にし、Oモー
ドからIモードにリアルタイムに切り換えてもIモード
のときに容量負荷5を非接続状態にする。 【構成】 制御信号12をスイッチ2のオンオフと同期
させ、TR6Aは制御信号12でオンになる。TR6B
は容量負荷5に接続され、TR6Aのオンオフでオンオ
フする。OモードのときはTR6Bをオンにして容量負
荷5を接続状態にし、IモードのときはTR6Bをオフ
にして容量負荷5を非接続状態にする。
ミングに同期させて接続状態と非接続状態にし、Oモー
ドからIモードにリアルタイムに切り換えてもIモード
のときに容量負荷5を非接続状態にする。 【構成】 制御信号12をスイッチ2のオンオフと同期
させ、TR6Aは制御信号12でオンになる。TR6B
は容量負荷5に接続され、TR6Aのオンオフでオンオ
フする。OモードのときはTR6Bをオンにして容量負
荷5を接続状態にし、IモードのときはTR6Bをオフ
にして容量負荷5を非接続状態にする。
Description
【0001】
【産業上の利用分野】この発明は、測定されるIC(以
下、DUTという。)の出力端子に容量負荷を接続して
DUTの測定する場合に、Iモードのときは容量負荷を
非接続状態にする容量負荷制御回路についてのものであ
る。
下、DUTという。)の出力端子に容量負荷を接続して
DUTの測定する場合に、Iモードのときは容量負荷を
非接続状態にする容量負荷制御回路についてのものであ
る。
【0002】
【従来の技術】次に、従来技術によるICテスタの構成
を図2により説明する。図2の1はドライバ、2はスイ
ッチ、3は比較器、4はDUT、5は容量負荷である。
ドライバ1には信号11が入力され、スイッチ2にはド
ライバ1の出力が入力される。スイッチ2の出力には比
較器3、DUT4、容量負荷5が接続される。ドライバ
1からDUT4へ信号を加える状態をIモードといい、
DUT4の出力信号を比較器3で判定する状態をOモー
ドという。Iモードではスイッチ2をオン、Oモードで
はスイッチ2をオフにする。
を図2により説明する。図2の1はドライバ、2はスイ
ッチ、3は比較器、4はDUT、5は容量負荷である。
ドライバ1には信号11が入力され、スイッチ2にはド
ライバ1の出力が入力される。スイッチ2の出力には比
較器3、DUT4、容量負荷5が接続される。ドライバ
1からDUT4へ信号を加える状態をIモードといい、
DUT4の出力信号を比較器3で判定する状態をOモー
ドという。Iモードではスイッチ2をオン、Oモードで
はスイッチ2をオフにする。
【0003】
【発明が解決しようとする課題】図2では、Iモードで
もDUT4に容量負荷5が接続されている。このため、
ドライバ1からDUT4に加える信号が容量負荷5によ
る周波数特性の劣化とインピーダンス不整合によるリン
ギングをうけ、高速レイトでのテストができない。
もDUT4に容量負荷5が接続されている。このため、
ドライバ1からDUT4に加える信号が容量負荷5によ
る周波数特性の劣化とインピーダンス不整合によるリン
ギングをうけ、高速レイトでのテストができない。
【0004】この発明は、容量負荷5をスイッチ2のオ
ン・オフのタイミングに同期させて接続状態と非接続状
態にし、OモードからIモードにリアルタイムに切り換
えてもIモードのときに容量負荷5を非接続状態にする
容量負荷制御回路の提供を目的とする。
ン・オフのタイミングに同期させて接続状態と非接続状
態にし、OモードからIモードにリアルタイムに切り換
えてもIモードのときに容量負荷5を非接続状態にする
容量負荷制御回路の提供を目的とする。
【0005】
【課題を解決するための手段】この目的を達成するた
め、この発明では、制御信号12をスイッチ2のオンオ
フに同期させ、制御信号12でオンになるトランジスタ
(以下、TRという。)6Aと、容量負荷5に接続さ
れ、TR6AのオンオフでオンオフするTR6Bとを備
え、OモードのときはTR6Aをオンにして容量負荷5
を接続状態にし、IモードのときはTR6Aをオフにし
て容量負荷5を非接続状態にする。
め、この発明では、制御信号12をスイッチ2のオンオ
フに同期させ、制御信号12でオンになるトランジスタ
(以下、TRという。)6Aと、容量負荷5に接続さ
れ、TR6AのオンオフでオンオフするTR6Bとを備
え、OモードのときはTR6Aをオンにして容量負荷5
を接続状態にし、IモードのときはTR6Aをオフにし
て容量負荷5を非接続状態にする。
【0006】
【作用】次に、この発明によるICテスタの容量負荷制
御回路の構成を図1により説明する。図1の6は容量負
荷制御回路であり、その他は図2と同じものである。容
量負荷制御回路6は容量負荷5に接続され、TR6A・
6B、ダイオード6C・6D・6Eで構成される。
御回路の構成を図1により説明する。図1の6は容量負
荷制御回路であり、その他は図2と同じものである。容
量負荷制御回路6は容量負荷5に接続され、TR6A・
6B、ダイオード6C・6D・6Eで構成される。
【0007】スイッチ2のオンオフに同期した制御信号
12をTR6Aに供給する。TR6Aがオンになると、
ダイオード6C・6Dがオンになる。ダイオード6C・
6Dがオンになると、TR6Bがオンになり、ダイオー
ド6Eがオンになる。これにより、容量負荷5が接続状
態になる。TR6Aがオフのときは、ダイオード6C・
6D・6EとTR6Bがオフになり、容量負荷5は非接
続状態になる。
12をTR6Aに供給する。TR6Aがオンになると、
ダイオード6C・6Dがオンになる。ダイオード6C・
6Dがオンになると、TR6Bがオンになり、ダイオー
ド6Eがオンになる。これにより、容量負荷5が接続状
態になる。TR6Aがオフのときは、ダイオード6C・
6D・6EとTR6Bがオフになり、容量負荷5は非接
続状態になる。
【0008】
【発明の効果】この発明によれば、容量負荷をスイッチ
のオン・オフのタイミングに同期させて接続状態と非接
続状態にするので、OモードからIモードにリアルタイ
ムに切り換えてもIモードのときに容量負荷5を非接続
状態にすることができる。また、低出力インピーダンス
のため、容量負荷を制御する制御回路の抵抗分の影響が
ほとんどないという効果がある。
のオン・オフのタイミングに同期させて接続状態と非接
続状態にするので、OモードからIモードにリアルタイ
ムに切り換えてもIモードのときに容量負荷5を非接続
状態にすることができる。また、低出力インピーダンス
のため、容量負荷を制御する制御回路の抵抗分の影響が
ほとんどないという効果がある。
【図1】この発明によるICテスタの容量負荷制御回路
の構成図である。
の構成図である。
【図2】従来技術によるICテスタの構成図である。
1 ドライバ 2 スイッチ 3 比較器 4 DUT 5 容量負荷 6 容量負荷制御回路 6A・6B TR(トランジスタ) 6C・6D・6E ダイオード
Claims (1)
- 【請求項1】 信号(11)が入力されるドライバ(1) と、
ドライバ(1) の出力が入力されるスイッチ(2) と、スイ
ッチ(2) の出力に接続される比較器(3) と、スイッチ
(2) の出力に接続されるDUT(4) と、スイッチ(2) の
出力に接続される容量負荷(5) とで構成され、Iモード
のときはスイッチ(2) をオンにしてドライバ(1) から信
号(11)をDUT4に加え、Oモードのときはスイッチ
(2) をオフにしてDUT4の出力を比較器(3) で比較す
るICテスタにおいて、 制御信号(12)をスイッチ(2) のオンオフに同期させ、制
御信号(12)でオンになる第1のトランジスタ(6A)と、 容量負荷(5) に接続され、第1のトランジスタ(6A)のオ
ンオフでオンオフする第2のトランジスタ(6B)とを備
え、 Oモードのときは第1のトランジスタ(6A)をオンにして
容量負荷(5) を接続状態にし、Iモードのときは第1の
トランジスタ(6A)をオフにして容量負荷(5) を非接続状
態にすることを特徴とするICテスタの容量負荷制御回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4093618A JPH05264648A (ja) | 1992-03-19 | 1992-03-19 | Icテスタの容量負荷制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4093618A JPH05264648A (ja) | 1992-03-19 | 1992-03-19 | Icテスタの容量負荷制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05264648A true JPH05264648A (ja) | 1993-10-12 |
Family
ID=14087313
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4093618A Pending JPH05264648A (ja) | 1992-03-19 | 1992-03-19 | Icテスタの容量負荷制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05264648A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6332588U (ja) * | 1986-08-21 | 1988-03-02 | ||
JPH0363058A (ja) * | 1989-08-01 | 1991-03-19 | Matsushita Seiko Co Ltd | 香り発生装置 |
JPH0388541U (ja) * | 1989-12-27 | 1991-09-10 | ||
JPH0435439U (ja) * | 1990-07-24 | 1992-03-25 | ||
JPH05237257A (ja) * | 1992-02-28 | 1993-09-17 | Ace Denken:Kk | 体感式遊技機 |
-
1992
- 1992-03-19 JP JP4093618A patent/JPH05264648A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6332588U (ja) * | 1986-08-21 | 1988-03-02 | ||
JPH0363058A (ja) * | 1989-08-01 | 1991-03-19 | Matsushita Seiko Co Ltd | 香り発生装置 |
JPH0388541U (ja) * | 1989-12-27 | 1991-09-10 | ||
JPH0435439U (ja) * | 1990-07-24 | 1992-03-25 | ||
JPH05237257A (ja) * | 1992-02-28 | 1993-09-17 | Ace Denken:Kk | 体感式遊技機 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6275023B1 (en) | Semiconductor device tester and method for testing semiconductor device | |
US20040145375A1 (en) | Input-output circuit and a testing apparatus | |
JP2006343146A (ja) | 試験装置 | |
JPH05264648A (ja) | Icテスタの容量負荷制御回路 | |
KR940006230A (ko) | 반도체 집적회로장치 및 그 기능시험방법 | |
US5276355A (en) | Change-over circuit for tester implemented by using diode-bridge type analog switches | |
US6064242A (en) | I/O pin electronics circuit having a pair of drivers | |
JP2002107406A (ja) | 半導体試験装置 | |
JP2000292491A (ja) | 2分岐伝送線路及び2分岐ドライバ回路及びこれを用いる半導体試験装置 | |
JP2977592B2 (ja) | デバイス測定回路 | |
JPH0712940Y2 (ja) | Ic試験装置 | |
JP3851871B2 (ja) | ドライバ回路 | |
JPH10104308A (ja) | Ic試験装置 | |
JP2532081Y2 (ja) | Ic試験装置 | |
JPH10239408A (ja) | Lsi試験装置 | |
JPS6217727Y2 (ja) | ||
JP2633692B2 (ja) | 半導体試験方法 | |
JPH05157793A (ja) | ショートチェック付き電源回路 | |
JPH03189575A (ja) | 半導体装置の試験方法および試験装置 | |
JP2579883Y2 (ja) | Ic搬送装置用試験装置 | |
JP2880585B2 (ja) | 半導体集積回路の試験装置 | |
JPH03226683A (ja) | Lsi試験方法 | |
JP4448609B2 (ja) | 半導体試験装置 | |
JPH09257871A (ja) | Ic試験装置のi/o切換スイッチ回路 | |
JPH0643222A (ja) | 半導体装置 |