JPH03226683A - Ｌｓｉ試験方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 ＬＳＩ等の被試験デバイスを試験する試験方法に係す、
特にパフォーマンスボード上の被試験デバイスからテス
トヘッドに信号を出力する際にその伝送路に生じる反射
波の影響を無くして高精度の試験を可能したＬＳＩ試験
方法に関し、バイパス接点を内蔵した可変抵抗をパフォ
ーマンスボード上に搭載し、被試験デバイスの出力イン
ビニダンスと検出回路までの伝送路とのインピーダンス
ミスマツチを補正するマツチング用の抵抗として用いる
ことによって、高速度のＬＳＩに対して直流試験と交流
・機能試験を高精度・高速度で行うことが可能ならしめ
ることを目的とし、試験装置のテストヘッドをパフォー
マンスポードを介して被試験ＬＳＩに接続して試験を行
うＬＳＩ試験方法において、 並列に接続された可変抵抗とリレー接点とが該リレー接
点を開閉する駆動部とともに一体のパッケージ内に収容
されてなるリレー付可変抵抗を、被試験ＬＳＩの出力ビ
ンの近傍で出力伝送路に直列に接続されるようにパフォ
ーマンスポード上に搭載し、テストヘッドで受信する被
試験ＬＳＩからの出力波形のリンギングが最小となるよ
うに該可変抵抗を調整したのち、交流試験もしくは機能
試験を行う際は、前記リレー接点を開いて該可変抵抗を
出力伝送路に挿入して試験を行い、直流試験を行う際は
該可変抵抗を前記リレー接点で短絡して出力伝送路から
取り除いて試験を行う構成である。

〔産業上の利用分野］ 本発明は、ＬＳＩ等の被測定デバイスを試験する試験方
法に係り、特にパフォーマンスポード上の被測定デバイ
スからテストヘッドに信号を出力する際にその伝送路に
生じる反射波の影響を無くして高精度の試験を可能した
ＬＳＩ試験方法に関する。

〔従来の技術〕

第４図は従来のＬＳＩの試験方法を示すブロック図であ
る。

通常、被試験ＬＳＩにはパッケージ形状、入出力ピン数
やその配列等から種々のものがあるが、これを共通でか
つ固定したテストへラドピン配列を有するＬＳＩ試験装
置に接続するために、インターフェイス用のプリント板
であるパフォーマンスポードが用いられる。

図において被試験ＬＳＩＩはパフォーマンスボード２に
搭載され、このパフォーマンスポード２上に設けられた
コンタクトバッド２１に試験装置のテストへラドピン３
１を接触させて、被試験ＬＳ１１とＬＳＩ試験装置のテ
ストヘッド３とで入出力信号の授受を行うようになって
いる。

試験装置のテストヘッド３には、被測定デバイス１に対
してテスト用の信号や電源の供給あるいは出力を取り出
すための多数のテストへラドピン３１が立設しており、
それぞれのテストヘッドビンには直流試験のためのＤＣ
測定ユニット３２や、交流試験・機能試験のためにパル
スパターンを印加・検出するドライバ３３やコンパレー
タ３４等が接続されている。パフォーマンスボード２に
は被試験デバイスｌを搭載するＬＳＩソケットの周囲に
放射状に上記テストヘッドビンと接続するコンタクトバ
ッド２Ｉが多数形成されており、このコンタクトバッド
２１とＬＳＳレノケラト端子とは同軸ケーブル２２で接
続されており、また必要に応じて負荷抵抗２３等を接続
するための負荷接続リレー２４が搭載されている。

被試験ＬＳＩからの出力信号はテストへラドビン３１を
介してテストヘッド３内に導かれ、テストヘッド内で有
限長の伝送路を伝播して高入力インピーダンスのコンパ
レータ３４で受信されて所定の測定が行われる。

〔発明が解決しようとする課題〕

コンパレータの入力インピーダンスは容量性で非常に高
いためテストヘッド内を伝播してきた出力波形はこの部
分で反射して反射波がデバイス側に逆伝播する。そして
デバイスの出力インビーダスが同軸ケーブル等の伝送線
路の特性インピーダスより小さいとデバイス側で再反射
が起こりこれらの反射波が伝送路を往復しつつ減衰する
ためリンギングを生じる。このリンギングは出力波形が
所定に立ち下がらない現象として観測されるので測定結
果に悪影響を及ぼす。

従来のＣＭＯＳタイプのＬＳＩは出力インピーダンスが
大きかったことや、試験速度が遅かったことなどから、
ＬＳＩの出力インピーダンスと試験装置のテストヘッド
とのインビーダスとのミスマツチに起因してコンパレー
タでの受信波形に生じるリンギングは試験結果に殆ど悪
影響を与えなかった。

しかし最近のＣＭＯＳデバイスでは、高速化、電流駆動
能力の増大化のためにオン抵抗が低くなっており、テス
タの伝送路のインピーダンスとの間で不釣り合いが生じ
て、出力信号波形にリンギングが起こる場合が多く、さ
らに試験速度の高速化を図ろうとうするとこのリンギン
グにより正しい出力波形を検出することかできなくなっ
て測定精度の劣化が生じる。

同軸ケーブルの受端に負荷抵抗２３を接続して終端すれ
ばよいが、しかしこの負荷抵抗はＣＭＯＳデバイスの場
合は、過負荷となり出力ピンの負荷電流が増加しデバイ
スが正規な動作をしなくなる。

また送信端に固定抵抗を直列に挿入する方法も考えられ
るが、テストヘッドがデバイスの端子に直結しなくなる
ため、デバイス端子の電圧・電流の絶対値をアナログで
精密に測定する直流試験を行う場合には試験精度が劣化
する。これを避けるには、直流試験の都度、この抵抗を
短絡すればよいが被試験ＬＳＩを同一のパフォーマンス
ポードに搭載したまま、直流試験と交流・機能試験を試
験装置のプログラムにより切換えて連続して自動試験を
行うＬＳＩ試験においては不可能である。

本発明は上記問題点に鑑み創出されたもので、バイパス
接点を内蔵した可変抵抗をパフォーマンスポード上に搭
載し、被測定デバイスの出力インピーダンスと検出回路
までの伝送路とのインピーダンスミスマツチを補正する
マツチング用の抵抗として用いることによって、高速度
のＬＳＩに対して直流試験と交流・機能試験を高精度・
高速度で行うことが可能なＬＳＩの試験方法を提供する
ことを目的とする。

〔課題を解決するための手段〕

第１図は本発明のＬＳＩ試験方法を示す原理図である。

上記問題点は第１図に示すように、 並列に接続された可変抵抗４１とリレー接点４３とが該
リレー接点４３を開閉する駆動部４４とともに一体のパ
ッケージ内に収容されてなるリレー付可変抵抗４を、 被測定ＬＳＩＩの出力ピン１１の近傍で出力伝送路に直
列に接続されるようにパフォーマンスポード２上に搭載
し、 試験装置のテストへラド３に内蔵されたコンパレータ３
４等の検出回路で受信する被試験ＬＳＩからの出力波形
のリンギングが最小となるように該可変抵抗４１を調整
したのち、 交流試験もしくは機能試験を行う際は、前記リレー接点
４３を開いて該可変抵抗４１を出力伝送路に挿入して試
験を行い、 直流試験を行う際は該可変抵抗４１を前記リレー接点４
３で短絡して出力伝送路から取り除いて試験を行うこと
を特徴とする本発明のＬＳＩ試験方法により解決される
。

〔作用］ テストヘッドのコンパレータ３４までの伝送路とインピ
ーダンスがマツチングしない低出力インピーダンスのＣ
ＭＯＳタイプの高速ＬＳＩの交流・機能試験において、
出力波形のリンギングが最小とする適宜な抵抗が伝送路
に接続されるのでζ被測定デバイスの出力波形は正しく
試験装置のコンパレータまで伝送され、高速度で時間精
度の高い試験を行うことができる。そしてこの抵抗に可
変抵抗を用いているため、デバイスの品種によって異な
る出力インピーダンスに対応して、出力伝送路での伝送
波形のリンギングが最小となる抵抗値に調整することか
簡単である。

また抵抗の挿入お゛よびバイパスを試験装置からの制御
信号で自動的に行うことができるため、直流試験時には
リレーを制御して抵抗を短絡しテストヘッドと被測定デ
バイスとを自動的に直結することができ、従来通りの高
精度の直流試験が行える。

さらに同一パッケージにリレーと可変抵抗とを収納して
いるので、パフォーマンスポード上で多端子数の被測定
デバイスの周辺に高密度で搭載することができる。

この抵抗値の調整はパフォーマンスポード毎に一度調整
すればよく、以後同種のＬＳＩに対してはリレーの制御
でこの抵抗の挿入・短絡が簡単に行えるので、試験の能
事が向上する。

［実施例］ 以下添付図により本発明の詳細な説明する。

第２図は本発明の試験方法に用いるリレー付可変抵抗を
示す図で、（ａ）は内部接続回、（ｂ）は外観図であり
、第３図は本発明の実施例を示すブロック図である。

第２図において、リレー付可変抵抗４は５０Ωの半固定
可変抵抗４１とマーキュリ−リレー等の小型の１接点リ
レー４２とが同一バノケージ内に収容されたものであり
、半固定可変抵抗４１の抵抗値はバフ・ケージの外部か
らドライバで調整可能となっている。パッケージ内部で
は、可変抵抗４１とリレー接点４３とが並列に接続され
てその両端は一対の信号端子４１ａ、４１ｂとして、リ
レー駆動部４４０制御端子４４ａ、４４ｂとともにバ・
ッケージの外部に導出しており、パフォーマンスポード
上に高密度で実装できるようコンパクトに構成されてい
る。

第３図において、パフォーマンスポード２上にＬＳＩソ
ケットが搭載されその端子には特性インピーダンス５０
Ωの同軸線が接続されて、ソケットの周囲に放射状に引
き出され、同軸線の中心導体は前記リレー付可変抵抗４
の一方の信号端子４１ａに接続される。そしてリレー付
可変抵抗４の他方の信号端子４１ｂはＬＳＩ試験装置の
テストヘッドビンが圧接されるコンタクトパッド２１に
接続されている。試験装置・のテストヘッド３には、テ
ストへラドビン３１が設けられ、このテストヘッドビン
は所定長の５０Ωの伝送線を介して出力波形検出用のコ
ンパレータ３４や、デバイスに大力を印加する場合に用
いるドライバ３３等が接続されており、また制御リレー
３２ａを介して直流試験のためのＤＣユニット３２に接
続されている。

上記パフォーマンスポードを用いた高速ＬＳＩの試験は
以下の如く行われる。

先ず、被測定ＬＳＩＩをソケットに搭載接続し、試験装
置を交流・機能試験モードとすると、リレー付可変抵抗
内のリレー４２がＯＦＦとなるように制御され、リレー
接点４３は開となる。この状態では被試験ＬＳＩの出力
ビン１１とＬＳＩ試験装置のテストへラドビンとの間に
可変抵抗４１が直列に接続されるので、被試験ＬＳＩの
人力ビンに所定の入力信号を供給しその出力ビン１１か
ら所定の出力信号を出力させ、テストヘッド３のコンパ
レータ３４に伝送される出力波形のリンギングが最小と
なるように可変抵抗４１の抵抗値を調整する。この調整
は一度行えば以後測定の度に調整する必要はなく、試験
装置からの制御信号のみでそのデバイス品種の出力イン
ピーダンスに最適なマツチング用抗が測定チャネルに挿
入されるので、以後の交流・機能試験は出力波形のリン
ギングが最小となる条件で行うことができる。

直流試験時には、リレー４２がＯＮとなるように制御す
ることにより、リレー接点４３が閉成するでこの可変抵
抗４１はバイパスされて被試験ＬＳＩの出力ビン１１と
テストビン２１とが直結されるので、制御リレー３２を
ＯＮにしてテストヘッド３内のＤＣ測定ユニットによる
直流試験を精度良〈実施することができる。

Ｃ発明の効果〕 以上説明した如く、本発明によれば、バイパス接点を内
蔵した可変抵抗をパフォマンスポード上に搭載し、被試
験ＬＳＩの出力インピーダンスと検出回路までの伝送路
とのインピーダンスミスマツチを補正するマツチング用
の抵抗として用いることによって、高速度のＬＳＩに対
して直流試験と交流・機能試験を高精度・高速度で行う
ことが可能となる。

【図面の簡単な説明】

第１図は、本発明のＬＳＩ試験方法の原理図、第２図は
、本発明の試験方法に用いるリレー付可変抵抗を示す図
、 第３−図は、本発明の実施例を示すブロック図、第４図
は、従来のＬＳＩ試験方法を示すブロック図、 である。 図において、 ■・・・被試験ＬＳＩ、　　１１・・・出力ビン、２・
・−パフォーマンスポード、 ２１・・・コンタクトパッド、２２・−同軸線、３−・
・試験装置のテストヘッド、 ３１・・・テストへラドビン、 ３２−Ｄ　Ｃ測定ユニット、３４・・・コンパレータ、
４・・・リレー付可変抵抗、４１−・可変抵抗、４２−
・・リレー　　　　　　　４３−・・リレー接点、４４
・−・リレー駆、動部、 である。 ４ 不完１月のＬＳＩ払験方ジ六の沈工￥図η　１［２］ ’Ｉｆ完明の訊騒方ｊ云に用いろりし一イ寸可叉迅抗ε
爪Ｔ図第　２　図

Claims (1)

1. 【特許請求の範囲】 　試験装置のテストヘッドをパフォーマンスボードを介
   して被試験ＬＳＩに接続して試験を行うＬＳＩ試験方法
   において、 並列に接続された可変抵抗（４１）とリレー接点（４３
   ）とが該リレー接点（４３）を開閉する駆動部（４４）
   とともに一体のパッケージ内に収容されてなるリレー付
   可変抵抗（４）を、 被試験ＬＳＩ（１）の出力ピン（１１）の近傍で出力伝
   送路に直列に接続されるようにパフォーマンスボード（
   ２）上に搭載し、 テストヘッド（３）で受信する前記被試験ＬＳＩ（１）
   からの出力波形のリンギングが最小となるように該可変
   抵抗（４１）を調整したのち、 交流試験もしくは機能試験を行う際は、前記リレー接点
   （４３）を開いて該可変抵抗（４１）を出力伝送路に挿
   入して試験を行い、 直流試験を行う際は該可変抵抗（４１）を前記リレー接
   点（４３）で短絡して出力伝送路から取り除いて試験を
   行うことを特徴とするＬＳＩ試験方法。