JPH01129175A - インターフエース回路 - Google Patents

インターフエース回路

Info

Publication number
JPH01129175A
JPH01129175A JP63203982A JP20398288A JPH01129175A JP H01129175 A JPH01129175 A JP H01129175A JP 63203982 A JP63203982 A JP 63203982A JP 20398288 A JP20398288 A JP 20398288A JP H01129175 A JPH01129175 A JP H01129175A
Authority
JP
Japan
Prior art keywords
operational amplifier
buffer
amplifier
voltage
under test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63203982A
Other languages
English (en)
Other versions
JPH0827332B2 (ja
Inventor
Floyd W Olsen
フロイド・ウイリアム・オルセン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH01129175A publication Critical patent/JPH01129175A/ja
Publication of JPH0827332B2 publication Critical patent/JPH0827332B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889Interfaces, e.g. between probe and tester
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A、産業上の利用分野 本発明は、一般に連絡を取る必要のある2つの回路間の
緩衝器として作用するインターフェース回路に関し、よ
り具体的には、低電流の検査対象装置と、動作に比較的
大きな電流入力を必要とする大型の検査用機器との間の
接続を行なうためのインターフェース回路に関する。
B、従来技術 このようなインターフェース緩衝器は、たとえば、複数
の回路を含むマイクロチップの製造で必要になり、さら
に、こうした超小型チップを利用する機器の保守を行な
う業界でも必要になってきた。近年、電子産業は、その
使用する技術の進歩と共に改善され、成長し、発展して
きた。極小型部品の分野もそれに応じた速度で現在進歩
している。
たとえば、現在1.5インチ平方未満のモノリシック・
チップで100万ビツトの情報を記憶することができ、
さらに、こうしたチップに多くの電子回路を設けること
ができる。実装する電子回路が多くなりチップが小さく
なるにつれて、こうした回路の検査は不可能に近づいて
いく。
通常のデータ・プロセッサ・チップはその端子コネクタ
に64本のピンをもつ。こうしたチップに同時に60台
の検査用機器を接続することが必要になることは珍しい
ことではない。はんの数例を挙げるだけでも、たとえば
、マイナスとプラス電流、電圧、パルスの立上りと立下
り時間、及び所定値のプラス及びマイナス電圧レベルな
どを加速的にかつ正確に測定する電子式検査用機器があ
る。
代表的な検査対象装置であるモノリシック・チップは、
1インチの数分の1の大きさしかないが、検査用機器の
大半は、検査回路自体が超小型化されている場合でさえ
、たとえば表示のためのメータや操作のためのスイッチ
などがなければならないため、フィート単位の大きさの
ハウジングに収容されている。したがって、このように
検査用機器のサイズが大きいため、必要な検査を実行す
るために検査対象装置を検査用機器に接続するのに長い
ワイヤを設けることが必要になる。
検査用機器は、適当な回路に組み込んでその入力端子に
現われるキャパシタンスを容易に補償することができる
としても、検査用機器を検査中対象装置に接続するワイ
ヤのキャパシタンスを補Mするものを検査用機器回路に
組み込むことはできない。問題を起こすのは特性インピ
ーダンスをもつ「長いワイヤ」である。
特に同軸ケーブルでは、これらの「長いワイヤ」によっ
て電気的に作成された伝送線は、通常1フィート当りの
キャパシタンスが「n」ピコファラッドであり、それが
迅速に累積されて、゛通常合計100ないし、150ピ
コフアラツドに達する。
こうした「長いワイヤ」の長さは3ないし4フイーク・
チップの動作電流は数マイクロアンペアの大きさなので
、検査用機器を接続するのに同軸ケーブルを使用するこ
とが絶対に必要である。というのは、遮蔽されていない
ワイヤでは信号速度が大きいときインダクタンス効果に
よって信号伝送中に誤差が生じるからである。上記で指
摘したように、同軸ケーブルは、他の形の接続用ワイヤ
よりもキャパシタンスが大きく、かつその使用が動作状
況によって規定されるので、問題が大きくなる。
従来技術で試みられた1つの解決法は、「有損失線」を
使用して、検査対象装置を各種の検査用機器に接続する
ことである。しかし、1フィート当りの高周波実効キャ
パシタンスが小さい「有損失線」を使用すると、得られ
る信号の品質が低下し、線のキャパシタンスが小さいた
めに解決される問題よりも多くの問題が生じることが判
明した。
「有損失線」によって信号の品質が低下するため、信号
の精度が落ち、したがってその遅延と速度損失が生じ、
低速度で検査しなければならなくなるため、検査対象装
置のような小さな回路の検査精度が落ちる。検査中装置
のような回路は小さ過ぎるため、高キヤパシタンス負荷
を駆動させるのに十分な電力を欠き、また、反射信号を
受は取ることもできない。
したがって、無抵抗な「有損失線」とは異なり、同時に
任意の反射信号に対する緩衝器を提供しながら、高キヤ
パシタンス負荷を駆動させるのに必要な電流を供給する
ことにより、検査装置と検査対象装置の間に能動的なイ
ンターフェースをもたらす本発明が登場するまで問題は
未解決であった。
C0発明の目的 本発明の重要な一目的は、低電流の検査対象装置と検査
用機器の間にインターフェースを提供することにある。
本発明の同様に重要な一目的は、検査対象装置と検査用
機器の間に、検査中に検査対象装置を分離して被害から
守る緩衝器としても機能するインターフェースを提供す
ることにある。
本発明の他の目的は、検査対象装置と検査用機器の間に
、双方向に効果的に機能するインターフェースを提供す
ることにある。
して効果的に機能する双方向緩衝器を提供することにあ
る。
D1発明の構成 要約すると、本発明に基づいて作成されるインターフェ
ース回路は、モノリシック回路デバイス(検査対象装置
)からの電圧出力信号に応答して検査用機器に駆動電圧
を供給するように接続された入力緩衝増幅器、及びその
抵抗の値を前記入力緩衝増幅器の内部インピーダンスの
抵抗成分の値と合計すると、検査用の端子に現われる抵
抗に一致するような値をもつ感知抵抗器、及び検査用機
器によって前記感知抵抗器の両端間で発生する電圧に応
答して前記モノリシック回路デバイスを駆動する演算増
幅器を有する。
E、実施例 第1図を参照すると、インターフェース回路が参照番号
10で示しである。インターフェース回路10は双方向
性であり、すなわち、その2つの端子11及び12が、
動作サイクルのある瞬間の信号の流れの方向に応じて、
入力端子または出力端子のどちらかになる。このことに
ついては、後でさらに詳しく説明する。2つの端子11
と12の唯一の重要な態様は、検査対象装置が常に端子
11に接続され、すべての検査用機器が端子12に接続
されなければならないことである。
インターフェース回路10の他の特徴は、それが、第一
に、高キヤパシタンス負荷を駆動するのに十分な電流を
供給する能力のない検査対象装置と、こうした特徴をも
つ検査対象装置に有害なピーク電流、またはピーク電圧
を回避することはできない、より大型の検査用機器との
間のインターフェースとして意図されていることである
。インターフェース回路10のような回路は、有効に機
能する。すなわち小型で低電流の検査対象装置と各種の
検査用機器を互いに分離するための緩衝器として機能す
る。
2つの端子11と12との間の線に感知抵抗器13と入
力電流増幅器14が直接に接続されている。入力増幅器
14も、2つの端子11と12とを直接接続から分離す
るための緩衝器として有効に機能する。
当然、入力増幅器14は固有の内部インピーダンスをも
ち、このインピーダンスの抵抗成分の値は、感知抵抗器
13の値と合計すると、検査用機器によって端子12に
現出される抵抗と一致する所定の値に調整されている。
感知抵抗器13の正確な値をどのように実現するかにつ
いては、後でさらに詳しく説明する。
演算増幅器15が、その入力端子が感知抵抗器13の両
端間に発生する電圧に応答するように接続されている。
負入力端子16と正入力端子17が、それぞれ線18と
18を介して感知抵抗器13の両端間に接続されている
。したがって、この構成では、演算増幅器16の入力は
、端子12にある検査用機器に応答するように接続され
ている。
演算増幅器15からの出力は、線20121及び22を
介して端子11にある検査対象装置に接続されている。
演算増幅器15用の適切な供給電圧が、端子23及び2
4で接続され、負電圧は端子23に、正電圧は端子24
に接続されている。
1対のダイオード25と26が、入力増幅器14及び感
知抵抗器13の両端間に並列で逆向きに接続され、「バ
イパス・ダイオード」として機能する。この並列逆向き
の構成では、ダイオードは極性のない回路となる。同様
な1対のダイオード27と28が、演算増幅器15の出
力回路の線21と22の間に、やはり並列で逆向きに接
続されている。
これらのダイオードは、増幅器14の検査用機器優位モ
ードの電圧レベルの回転遷移中に増分電流の限定切換え
を行なうことにより、基本的かつ重要な機能を果たす。
さらに、これらのダイオードは、・また増幅器15の検
査用機器優位モードの電圧レベルのトリミング遷移中に
検査対象装置への電流を制御する方法を提供し、そうす
ることによって、端子11と12で間の緩衝器をもたら
すというインターフェース回路10の主要機能の1つに
寄与する。
第1図のインター・フェース回路10の各構成要素の最
後のものとして、4つの抵抗器29.30.31及び3
2があり、2つの抵抗器網を形成する。
2つの抵抗器29と30は、演算増幅器15の負入力端
子16と出力端子の間に1つの網を形成し、2つの抵抗
器31と32は、その出力と正入力端子17の間に1つ
の網を形成する。その2つの網のこれらの抵抗器が必要
なのは、線形双方向性インピーダンスに関するテブナン
の定理による。
インターフェース回路10は、有効な高速アナログ双方
向緩衝器であり、各構成部品が後で具体的に示す特定の
値をとるとき、20MHz以上で動作する。以下に示す
インターフェース回路10の他の実施例の詳細な説明か
られかるように、各構成部品に異なる値を指定すること
も容易にできるが、こうした1組の値は次の通りである
感知抵抗器R13は36.3オーム、抵抗器R31とR
32はおのおの200オームである。抵抗器R29は3
30オーム、抵抗器R30は1000オームである。入
力電流増幅器14は、米国カリフォルニア州、サンタ・
クララのナシ冒ナルセミコンダクター・コーポレーシe
ンから市販すれているLHOOO2緩衝増幅器である。
演算増幅器15は、米国フロリダ州メルボ゛ルンのハリ
ス・セミコンダクター・コーポレーシゴンかう市J[さ
れているHA−2050である。
ダイオード25と26及び27と28は、適切なシリコ
ン・ダイオードまたは他の材料製のダイオードでよ(、
またこの回路は必ずしもダイオードである必要はない。
したがって、インターフェース回路10の「ダイオード
」の機能の定義として、本実施例で選択されるダイオー
ドは、以下の式に基づいて動作しなければならない。
Vf  =  A+BIf+CQnIf    (1)
ただし、 Vfは順方向電圧 Aは定数(導通前の電圧) Bは順方向電気抵抗 Cは製造者指定の定数 ■は矢印方向の電流 inは自然対数関数 以下に示す処理手順が、感知抵抗器R13の値を予め決
定するのに有効なことが判明した。
端子12に接続された検査用機器によって現出(反射)
されるインピーダンスを決定する。(このインターフェ
ース回路10が上記の値をとる場合、50オームであっ
た。) 次に、入力電流増幅器14の高周波出力インピーダンス
を決定する。(この場合、14.43オームであり、R
29の値が330オームとしてもテブナンの定理を適用
すると、13.7オームの等価抵抗が得られることが判
明した。) 次に、以下の減算を行なう。
50−13.7:3B、3オーム  (2)これが感知
抵抗器R13の値である。
上記(2)式は、反射のないシステムを得るために必要
である。また、この式を使うと、インターフェース回路
10で、端子12と接続する数フィートの同軸ケーブル
をもつ検査用機器を有効に「調整」することができ、普
通なら検査対象装置の端子で生じるはずの反射歪みが回
避される。
次式を使って、演算増幅器の最適利得を求める。
ただし、 A=検査対象装置の最大電流 B=感知R13の百分率(演算増幅器出力)C=演算増
幅器の出力分割器のrRJ等価D=り記の電流人でのバ
イパス・ダイオード電圧降下 例(1) 1ミリアンペアのとき200オームの出力;ダイオード
電圧降下=0.82 この例では3.00の利得を選択した。
例(2) 10ミリアンペアのとき51オームの出力;ダイオード
電圧降下=0.75 3.83の利得が得られ、この例でそれを選択した。
上記の(3)式を使って、演算増幅器15の利得の決定
と選択を行なう。この利得は、本実施例にヨルと、バイ
パス・ダイオード25と26の両端間での電圧降下を克
服するのに十分である。最初の例では、利得は3.0な
ので、演算増幅器15は、端子12で接続された検査用
機器からの信号のダイオードの両端間での電圧降下によ
って失われるはずのiミリアンペアを供給する。
本インターフェース回路10によれば、この1ミリアン
ペアは、検査対象装置に直接接続された演算増幅器15
によって供給される。すなわち、実際には、検査用機器
はどちらの方向にも検査対象装置に直接は接続されない
。たとえば、検査対象装置が優位にあり、検査用機器を
駆動しているとき、検査用機器を実際に駆動しているの
は入力電力増幅器14であり、検査用機器が優位にあり
静止状態で検査対象装置を駆動しているとき、検査対象
装置を実際に駆動しているのは演算増幅器15である。
第2図は、参照番号33で全体を示したインターフェー
ス回路であるが、演算増幅器15に対する改良型電圧制
御網を備えている意思外は第1図のインターフェース回
路10と同じである。この図では、他の図と同様に、同
じまたは相当する構成部品を識別するのに同じ参照番号
を使用する。
上記の回路10と33との同一性には2つの例外がある
。それは、第1図の回路10に関連して説明した2つの
抵抗器網の抵抗器28と30及び抵抗器31と32に関
するものである。第2図の回路22では、抵抗器29の
値は470オームに変わり、抵抗器30の値は1800
オームに変わり、第1図で200オームに指定されてい
た抵抗器31と32は、第2図では51オームに変わっ
ている。
回路33で追加される他の構成部品は抵抗器34と35
である。これらはそれぞれ470オームである。コンデ
ンサ36と37は1マイクロフアラツド、コンデンサ3
8と39は20マイクロフアラツド、コンデンサ40と
41は0.2マイクロフアラツドである。演算増幅器1
5の入力端子17は、1.1ナノフアラツドのコンデン
サ42を介して回路33の端子12に接続され、この端
子17は1キロオームの抵抗器43を介して緩衝増幅器
44の出力に接続されている。
緩衝増幅器44の入力は、線45を介して回路33の端
子12に接続され、またバイパス・ダイオード25と2
6に接続されている。演算増幅器15の供給電圧は予め
決定され、本実施例では、約13ボルトである。この電
圧源は、第2図に示した抵抗器34とコンデンサ36、
及び抵抗器35とコンデンサ37の接合部の2個の端子
に接続されている。
第2図の回路33が、第1図の回路に比べて異なる環境
で機能し、異なる改良点をもつように修正されているの
と同様に、第3図に示すインターフェース回路46は、
さらに別の修正を加えたものである。第3図を参照する
と、インターフェース回路46の第1図及び第2図のイ
ンターフェース回路10及び33に対する違いは、主と
して、演算増幅器15への供給電圧の共通モード電圧追
跡をさらに改良するための電圧制御回路にある。
インターフェース回路46には、2つの緩衝増幅器47
と48がある。緩衝増幅器47と48はどちらも端子1
2に接続された検査用機器からその入力を受は取る。こ
れらの入力はバイパス・ダイオード25と26にも供給
される。緩衝増幅器47からの出力は、1対のダイオー
ド49と50に接続されている。これらのダイオードは
、検査対象装置の入力端子11に並列で逆向きに接続さ
れている。
緩衝増幅器47は、基準感知電圧として機能し、演算増
幅器15によるオーバーシェードを制御する。この増幅
器47は、ダイオード49と50をこの回路46のオー
バーシュート・クランプ・ダイオードとして機能させる
。後出の説明図では、緩衝増幅器47を「緩衝器A」と
呼ぶ。
緩衝増幅器48は、演算増幅器15への入力から共通モ
ード部分を取り除くための電流経路指定手段として機能
するように接続されている。したがって、緩衝増幅器4
8の出力は20マイクロフアラツドのコンデンサ39と
470オームの抵抗器35を介して演算増幅器15に対
する供給電圧の負端子に接続されている。オーバーシュ
ート・クランプ・ダイオード49と50の一方の側に2
つの51オームの抵抗器51と52が接続されているこ
とに注意されたい。
470オームの抵抗器53が、演算増幅器15と電力緩
衝増幅器54の間で演算増幅器15の出力線20に接続
されている。電力緩衝増幅器54の出力は、線55によ
り51オームの抵抗器52を介して線21に接続されて
いる。線21は、ダイオード27及び28と線22を介
して端子11に接続された検査対象装置に至る。
変圧器56が470オームの抵抗器53の両端間に接続
され、2次巻線が他の470オームの抵抗器57の両端
間に接続されている。抵抗器57の一方の側は、抵抗器
28を介して演算増幅器15の入力端子16に接続され
ている。470オーム抵抗器57の他方の側は、100
ピコフアラツドのコンデン、す68を介して接地されて
おり、したがってコンデンサ58は入力緩衝器結合コン
デンサとして機能する。緩衝増幅器54の出力も、その
出力線55により、100オームの無効負荷分離抵抗器
5θと10’Oピコフアラツドの電力緩衝器出力結合コ
ンデンサ80を介して接地されている。
演算増幅器15はディジタル・デバイスはど速くない。
演算増幅器15の動作速度を増加させるには、共通モー
ド遷移では行なえない。したがって、より大きな20マ
イクロフアラツドのコンデンサ38と39ならびに47
0オームの抵抗器34と35を含む回路網は、その動作
速度を上げるのに必要となるはずの電圧の急速な弾圧を
演算増幅器15にもたらすために、こうした遷移中にエ
ネルギを蓄積する。緩衝増幅器48はこうした電圧変化
を検出して、調整が行なえるようにするためにこの条件
に必要な結合に供給電圧を与える。
演算増幅器15は、感知抵抗器13の両端間の電圧にの
み反応して、それを増幅する。したがって、演算増幅器
15は、不完全な高速増幅器の特性に通常付随するアナ
ログの不規則性なしに機能するように接続されている。
抵抗器34と35及びコンデンサ38と39を含む2つ
の網は、その1つが負供給電圧端子に接続され、それと
同一の網が正の供給電圧端子に接続されるという点で対
称である。2つの網間の中心点は、緩衝増幅器44の出
力を介して結合され、したがって両方の網によって駆動
される。
抵抗器34と35及びコンデンサ38と38を含むこれ
ら2つの網は、供給電圧を演算増幅器15に接続する働
きをし、共通モード電圧追跡装置として機能する。すな
わち、供給電圧は、演算増幅器15が増幅中の信号を「
共通モード」で追従できる。したがうて、このため、演
算増幅器15が、高周波で共通モード動作の能力をもつ
ことは必要ではない。
上記の特徴は重要であり、第2図及び第3rI!Jのイ
ンターフェース回路33と46によって実現される改良
された機能の範囲内に含まれるが、本発明の回路によっ
て実現されるさらに重要な特徴は、検査対象装置と検査
用機器の間に形成されるキャパシタンスが低いことであ
る。これは、検査対象装置が、大きなキャパシタンスを
駆動する機能のない非常に小さなモノリシック・チップ
であるためである。
異なる構成要素の値を選択すると、異なる電流レベルが
得られ、異なるオフセットのトレードオフがもたらされ
る。本発明のインターフェース回路の3つの実施例は、
3つの動作モードで機能する。そのモードの詳細は以下
の通りである。゛本発明による回路は3つの主要動作モ
ードをもつ。次表に、各モードでの各構成要素の機能を
記載する。
回路4θの構成要素: 「機能」 □動作モード□ 検査対象装置から検査用機器へ 一電流はプログラミングされない− 緩衝器47 「なし」 緩衝器48 高速共通モード動作及び精度のために演算増幅器に対す
る直流電流経路指定を行なう。
緩衝器14 検査中装置の出力を取り出し、検査用機器及び変圧器5
6を駆動する。
緩衝器54 「なし」 演算増幅器15 「なし」 変圧器56 バイパス・ダイオードを非導通状態に保つために、緩衝
器54に検査中装置の同相電圧を供給する。
ダイオード25と28 「なし」 ダイオード27と28 「なし」 ダイオード49と50  rなし」 コンデンサ58 変圧器58に共通帰電流を供給する。
コンデンサ60 緩衝器54を正確な電圧レベルに制限するために、負帰
還電流を供給する。
R13「なし」 R34「再初期設定」 無効負荷から緩衝器54を分離する。
R29と30 ダイオードを非導通状態に保つために、案内緩衝器54
に正確な利得を供給する。
ダイオード27と28を非導通状態に保つための緩衝器
54の利得減衰器 「機能」 □動作モード□ 検査用機器から検査対象装置 一電流はプログラミングされない一 緩衝器47 演算増幅器15と分割器の機能によるオーバーシュート
に対して基準終了を行なう。
緩衝器48 高速共通モード動作及び精度のために演算増幅器15に
対する直流電流経路指定を行なう。
緩衝器14 感知抵抗器R13を介して演算増幅器15を動作させる
ために、緩衝された検査対象装置を提供する。
緩衝器54 バイパス・ダイオードの電圧降下の大半が除去されるよ
うに、トリミングを行なう。
演算増幅器15 感知抵抗器R13の両端間の電圧を増幅し、ビ検査対象
装置へのダイオード電圧降下を補償するために)緩衝器
54に給電する。
変圧器56 より高速な動作を行なうために、演算増幅器15より前
に緩衝器54に高速トリム電圧を供給する。
ダイオード25と28 検査対象装置への検査用機器駆動電圧遷移の「バイパス
」を設ける。
ダイオード27と28 トリミングのために、検査用機器から検査対象装置への
電流経路を設ける。
ダイオード49と50 増幅器の出力から増幅器オーバーシュートを取り除く。
コンデンサ58 変圧器58に共通帰電流を供給する。
コンデンサ60 緩衝器54を正確な電圧レベルに制限するために、負帰
還電流を供給する。
トリミング演算増幅器15に対する検査用機器駆動の正
確な電流を感知する。(感知電流=検査対象装置と検査
用機器の電圧差側る36オーム) 1)回転時間駆動測定 2)トリム訂正のためのバイパス・ダイオード電圧降下
感知 演算増幅器15のために交流絶縁された直流電流を供給
する。
無効負荷から緩衝器54を絶縁する。
R29と30 ダイオード27と28(回転及びトリム駆動)を介して
駆動するために、室内緩衝器54に正確な利得を供給す
る。
緩衝器54によるオーバーシュート及びトリム駆動の減
衰を制御する利得減衰器 「機能」 □動作モード□ 検査対象装置から検査用機器へ 一電流がプログラミングされる− 緩衝器47 演算増幅器15と分割器機能によるオーバーシュートの
基準終了を行なう。
緩衝器48 高速共通モード動作及び精度のために演算増幅器15の
直流電流経路指定を制御する。
緩衝器14 36オーム感知抵抗器R13を介してトリム増幅器15
を動作させる、緩衝された検査用機器を提供する。
緩衝器54 電流を強制的に装置検査用装置に流すために、バイパス
・ダイオードをトリム駆動する。
演算増幅器15 抵抗器R13の両端間の電圧を増幅し、(適切な電圧を
バイパス・ダイオード25と28に供給して、検査対象
装置に正確な電流を流すため)緩衝器54に給電する。
変圧器56 バイパス・ダイオードを同じ導通レベルに保つために、
緩衝器54に検査対象装置の同相電圧を供給する。
ダイオード25と26 rなし」 ダイオード27と28 緩衝器の電圧から検査対象装置に電流を供給する(電流
変換を参照のこと) ダイオード49と50 「なし」 コンデンサ58 変圧器56に共通帰電流を供給する。
コンデンサ80 緩衝器54を正確な電圧レベル制限するために、負帰還
信号を供給する。
トリム演算増幅器15に対する検査用機器駆動の正確な
電流を感知する(感知電流=検査中装置と検査用機器の
電圧の差割る36オーム)工)ダイオードを介して検査
対象装置への仕上げ駆動への検査用機器の変換電流 演算増幅器15に交流絶縁された直流電力を供給する。
無効負荷から緩衝器54を分離する。
R29と30 検査対象装置への偽電流を駆動するために案内緩衝器5
4に正確な利得を供給する(ダイオード27と28は部
分導通状態に保つ)。
検査対象装置に印加される電流を望ましい値に保つため
に、演算増幅器15と緩衝器54によるオーバーシュー
トと減衰を制御するための利得減衰器。
本発明にしたがって構成され配置された、第2図のイン
ターフェース回路33の構成要素の機能を説明すると、
演算増幅器15の電力は大地から絶縁されて、緩衝増幅
器48(電圧フォロワ)によって駆動され、したがって
演算増幅器15が検査対象装置の論理状態変化の大きな
「共通モード」電圧変化に追従する必要はない。このた
め、演算増幅器15は「バック・フィル」活動のトリミ
ングに専念することができる。すなわち、ダイオードに
よって降下した電圧を充満させる。演算増幅器15の電
力回路のコンデンサは、演算増幅器に対して「蓄積」電
力を供給する。というのは、演算増幅器は供給電圧のゆ
っくりした変化は感知しないからである・ 前述の例では、演算増幅器15は、3.0の利得で使用
されるが、その入力はトリム信号である。
これは、高速な、補償作用が働かなくなった増幅器が高
速で動作し、トリム演算増幅器の出力で絶縁抵抗器が可
能になるように行なわれる。検査対象装置の論理回路は
、通常論理「1」とrOJの間の臨界電圧レベルをもつ
。しかし、本発明による回路は、この例の検査用機器の
ドライバの速度には影響を及ぼさない。
第4図を参照すると、本発明のインターフェース回路の
性能を示す曲線が示されている。第4図の曲線は正であ
るが、当然、容易に負の方向になり得る。
第4図で、線A−Bは、検査対象装置が「優位」にある
、すなわち、制御を行なっている期間を示す。3状態ド
ライブは高である。線C−Dは検査用機器が「優位」に
ある期間を示す。期間D−E中、検査用機器が「優位」
にあるが、演算増幅器は、活動状態にあって、その「バ
ック・フィル」機能を実行している。期間E−Fは、「
バック・フィル」回路の「保持」期間を示す。線F−G
は検査対象装置が「優位状態」にある、受動「プル・ア
ップ」期間を示し、H−Iは線A−Bと同様な極性が逆
の期間を示す。
本発明による回路は主にアナログ回路であるが、当業者
なら容易に理解できるように、ディジタル状況に適用す
ることも可能である。さらに、本発明のインターフェー
ス回路は、高速アナログ・デバイスでありかつ双方向性
でもあり、緩衝器として機能して小型の検査対象装置を
分離して被害から守りながら、こうした検査対象装置が
検査できることに留意されたい。
上記に説明したように、本発明のインターフェース回路
は制御線をもたず、高価なソフトウェアや他のプログラ
ミング及び追加ハードウェアなしで機能的論理検査用機
器によって制御される。この特徴は、通常の売込み用「
宣伝」のように聞こえるかもしれないが、この場合、重
要な利点が実現される。たとえば、内部「制御機構」を
もつ本発明によって提供されるような回路i1実行に時
間が必要で、そのためそれ自体の実行時間が遅くなる。
電気的切換えによってもキャパシタンスが増加するが、
これは本発明によって非常に容易に克服される。
本発明の装置はそれ自体が小さいので、物理的に検査対
象装置の非常に近くに配置できる。このため、モノリシ
ック・チップの検査を実行するために克服しなければな
らないキャパシタンスの量がさらに減少する。
【図面の簡単な説明】
第1図、第2図、及び第3図は夫々本発明によるインタ
ーフェース回路の第1、第2、及び第3実施例の構成を
示す回路図、 第4図は本発明によるインターフェース回路の性能を示
すための波形図である。 10.38.46・・・・インターフェース回路、11
.12・・・・端子、13・・・・感知抵抗器、14・
・・・入力緩衝増幅器、15・・・・演算増幅器、25
.26.27.28・・・・ダイオード、29.30゜
31.32・・・・抵抗器。 出願人  インターナシ目ナル・ビジネス・マシーンズ
eコーポレーシロン 代理人  弁理士  山  本  仁  朗(外1名) F/G、、3

Claims (1)

  1. 【特許請求の範囲】 検査用機器と低電流の検査対象装置とを接続するための
    インターフェース回路であって、 前記検査対象装置からの出力電圧に応答して前記検査用
    機器を駆動するための駆動電圧を供給する入力緩衝増幅
    器と、 前記入力緩衝増幅器と合計すると、前記検査用機器の抵
    抗と整合する感知抵抗器と、 前記感知抵抗器の両端の電圧に応答して前記検査対象装
    置を駆動する演算増幅器と、 を有するインターフェース回路。
JP63203982A 1987-10-02 1988-08-18 インターフエース回路 Expired - Lifetime JPH0827332B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/104,326 US4879661A (en) 1987-10-02 1987-10-02 Bi-directional circuit to interface between a low current device and high current tester
US104326 1987-10-02

Publications (2)

Publication Number Publication Date
JPH01129175A true JPH01129175A (ja) 1989-05-22
JPH0827332B2 JPH0827332B2 (ja) 1996-03-21

Family

ID=22299897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63203982A Expired - Lifetime JPH0827332B2 (ja) 1987-10-02 1988-08-18 インターフエース回路

Country Status (4)

Country Link
US (1) US4879661A (ja)
EP (1) EP0309802B1 (ja)
JP (1) JPH0827332B2 (ja)
DE (1) DE3889186T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0552780U (ja) * 1991-12-20 1993-07-13 横河電機株式会社 Icテスタ
JP2013505689A (ja) * 2010-01-13 2013-02-14 シーアン ホイール オプティック‐エレクトリック テク カンパニー リミテッド 全自励式電源の電子式変流器

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5056033A (en) * 1990-07-24 1991-10-08 Hewlett-Packard Company Microprocessor emulator active probe power supply
US6194925B1 (en) * 1997-03-13 2001-02-27 Wavecrest Corporation Time interval measurement system incorporating a linear ramp generation circuit
US6963188B2 (en) * 2004-04-06 2005-11-08 Atmel Corporation On-chip power supply interface with load-independent current demand

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4023097A (en) * 1975-11-21 1977-05-10 Datatron, Inc. Noise and dielectric absorption compensation circuit
US4255792A (en) * 1978-10-13 1981-03-10 Das Pawan K Automated analog circuit test system
JPS5873881A (ja) * 1981-10-29 1983-05-04 Advantest Corp Icテスタ
US4502127A (en) * 1982-05-17 1985-02-26 Fairchild Camera And Instrument Corporation Test system memory architecture for passing parameters and testing dynamic components
US4608647A (en) * 1983-10-24 1986-08-26 E-Systems, Inc. Method and apparatus for determining the noise power ratio (NPR) of a unit under test
US4630224A (en) * 1984-04-19 1986-12-16 The United States Of America As Represented By The Secretary Of The Navy Automation initialization of reconfigurable on-line automatic test system
JPH0743413B2 (ja) * 1984-05-09 1995-05-15 三菱電機株式会社 半導体試験装置
US4574234A (en) * 1984-09-26 1986-03-04 Applied Magnetics Corporation System for measuring selected parameters of electrical signals and method
US4694242A (en) * 1984-10-01 1987-09-15 Motorola Inc. Integrated circuit tester and remote pin electronics therefor
US4686627A (en) * 1984-12-24 1987-08-11 Honeywell Inc. Electrical test apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0552780U (ja) * 1991-12-20 1993-07-13 横河電機株式会社 Icテスタ
JP2013505689A (ja) * 2010-01-13 2013-02-14 シーアン ホイール オプティック‐エレクトリック テク カンパニー リミテッド 全自励式電源の電子式変流器

Also Published As

Publication number Publication date
US4879661A (en) 1989-11-07
DE3889186D1 (de) 1994-05-26
EP0309802A3 (en) 1990-07-11
EP0309802A2 (en) 1989-04-05
EP0309802B1 (en) 1994-04-20
DE3889186T2 (de) 1994-11-17
JPH0827332B2 (ja) 1996-03-21

Similar Documents

Publication Publication Date Title
US7138868B2 (en) Method and circuit for trimming a current source in a package
US5117331A (en) Bus control signal routing and termination
US5521493A (en) Semiconductor test system including a novel driver/load circuit
US5774291A (en) Voltage measurement circuit for a magnetoresistive head installed in a disk enclosure
JP2001177580A (ja) インピーダンス適合システム
JPH07264042A (ja) 高速インタフェース回路
US6741095B2 (en) Data transmission system, circuit and method
US4403183A (en) Active voltage probe
US4694242A (en) Integrated circuit tester and remote pin electronics therefor
US7573353B2 (en) Circuit topology for multiple loads
JPH01129175A (ja) インターフエース回路
US7746195B2 (en) Circuit topology for multiple loads
KR970003720B1 (ko) 전기신호 증폭기 장치
US6756858B2 (en) Conductive path compensation for matching output driver impedance
JPS633268A (ja) 論理アナライザのプロ−ブの入力回路とプロ−ブおよび論理アナライザ
JP7525088B2 (ja) 試験測定装置用スイッチ・マトリクス及びその動作方法
US7119547B2 (en) Testing apparatus
US6459277B1 (en) Line impedance calibration using actual impedance determination
US20050231302A1 (en) Coupler detector
EP2762906A2 (en) SMU RF transistor stability arrangement
US5023545A (en) Circuit probing system
US5789943A (en) V.35 network terminator
KR102563797B1 (ko) 품질 측정 장치, 이의 측정 방법 및 이의 기록매체
JPH07302143A (ja) 終端制御回路
JPH0438303Y2 (ja)