JPH05260497A - 信号処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 簡単な構成にて複数種のテレビジョン方式に
夫々対応した映像信号を形成することができる信号処理
装置を提供することを目的とする。 【構成】 輝度信号と２種類の色差信号を夫々ディジタ
ル化するためのクロックを発生する第１の発振器と、前
記２種類の色差信号をクロマ信号にエンコードする際の
サブキャリアに同期したクロックを発生する第２の発振
器と、前記第１の発振器から発生されるクロックに従っ
て前記２種類の色差信号をサンプリングし、サンプルデ
ータを発生する第１サンプリング回路と、前記第１の発
振器から発生されるクロックに従って前記第１サンプリ
ング回路より発生されるサンプルデータを遅延し、出力
する遅延回路と、前記第２の発振器から発生されるクロ
ックに従って前記遅延回路より出力されるサンプルデー
タをサンプリングし、サンプルデータを発生する第２サ
ンプリング回路とを有する様に構成した。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、信号を処理する信号処
理装置に関するものである。

【０００２】

【従来の技術】現在用いられているテレビジョン信号方
式は、日本や北米等において用いられているＮＴＳＣ方
式と、中国や西欧等において用いられているＰＡＬ方式
と、東欧等において用いられているＳＥＣＡＭ方式とに
大別される。

【０００３】ところで、ＮＴＳＣ方式とＰＡＬ方式で
は、２種類の色差信号により色副搬送波信号を直角２相
変調することにより形成されるクロマ信号が輝度信号
（Ｙ信号）に重畳されており、該色副搬送波周波数ｆｓ
ｃはＮＴＳＣ方式の場合に３．５７９５４５ＭＨｚであ
り、ＰＡＬ方式の場合に４．４３３６１８７５ＭＨｚで
ある。

【０００４】図９は、輝度信号と２種類の色差信号によ
りコンポジットビデオ信号を形成する従来の信号処理装
置の概略構成を示した図である。

【０００５】図９において、Ｙ信号は、所定のサンプリ
ング周波数ｆｓでＡ／Ｄ変換器１Ｙにおいてディジタル
化され、フレームメモリ（Ｍｅｍ）２Ｙに記憶され、他
方、色差信号Ｒ−Ｙ、Ｂ−Ｙは、色副搬送波周波数ｆｓ
ｃに同期した任意の周波数にてそれぞれＡ／Ｄ変換器１
Ｒ、１Ｂによりディジタル化され、フレームメモリ２
Ｒ、２Ｂに記憶される。

【０００６】ここで、上記信号処理装置では、色差信号
Ｒ−Ｙ、Ｂ−ＹはＡ／Ｄ変換器１Ｒ、１Ｂにおいて色副
搬送波周波数ｆｓｃに同期した周波数例えば２ｆｓｃ、
４ｆｓｃ、ｆｓｃ、ｆｓｃ／２等の周波数にてディジタ
ル化され、また、Ｙ信号は、任意の周波数にてディジタ
ル化することができるが、フレームメモリ２Ｙ、２Ｒ、
２Ｂの書き込み、読み出しを制御するための不図示のコ
ントローラを構成し易くするためにＹ信号も同様に、色
副搬送波周波数ｆｓｃに同期した周波数例えば４ｆｓ
ｃ、３ｆｓｃ等の周波数にてＡ／Ｄ変換器１Ｙにてディ
ジタル化されるようになっている。

【０００７】そして、フレームメモリ２Ｙにて記憶され
ているディジタルＹ信号は読み出され、サンプリング周
波数ｆｓにて動作するＤ／Ａ変換器４Ｙによりアナログ
信号に変換され、ローパスフィルタ（ＬＰＦ）５Ｙを介
した後、加算器６に供給されると共にバッファ（Ｂｕｆ
ｆ）７Ｙを介して出力され、また、フレームメモリ２
Ｒ、２Ｂに記憶されているディジタル色差信号Ｒ−Ｙ、
Ｂ−Ｙは読み出され、サンプリング周波数４ｆｓｃにて
動作するディジタル平衡変調器３により平衡変調される
ことによりディジタルクロマ信号が形成されてＤ／Ａ変
換器４ａによりアナログ信号に変換され、バンドパスフ
ィルタ（ＢＰＦ）５ａを介した後、加算器６に供給され
ると共にバッファ７ｂを介して出力される。そして、加
算器６からは輝度信号とクロマ信号を加算した信号が、
バッファ７ａを介してコンポジットビデオ信号として出
力される。

【０００８】

【発明が解決しようとする課題】しかしながら、上記従
来の信号処理装置をＮＴＳＣ方式とＰＡＬ方式の両方に
対応可能に構成しようとしても、両方式の色副搬送波周
波数ｆｓｃが大きく異なるので、両方式において同一の
周波数のサンプリングクロックにて動作するように構成
することは非常に困難であるという問題点がある。

【０００９】すなわち、上述のような装置をＮＴＳＣ方
式に対応させた場合には、Ｙ信号のサンプリング周波数
ｆｓを４ｆｓｃ（＝１４．３ＭＨｚ）とすると、水平解
像度が５００本程度となり、フレームメモリ２Ｙの容量
は１サンプル当り８ビットとして２．８Ｍビット必要と
なる。他方、この装置をＰＡＬ方式に対応させた場合に
は、Ｙ信号のサンプリング周波数ｆｓは４ｆｓｃ（＝１
７．７ＭＨｚ）となり、水平解像度が６２０本程度とな
り、フレームメモリ２Ｙの容量は１サンプル当り８ビッ
トとして３．５Ｍビット必要となるので、ＮＴＳＣ方式
に対応させた場合に比べ、より大きな容量のフレームメ
モリ２Ｙが必要になる。

【００１０】そこで、上述のような問題点を解決するた
めに、Ｙ信号を例えばＮＴＳＣ方式に対応させる場合に
はＹ信号をサンプリング周波数４ｆｓｃ（＝１４．３Ｍ
Ｈｚ）にてディジタル化し、ＰＡＬ方式に対応させる場
合にはＹ信号をサンプリング周波数３ｆｓｃにてディジ
タル化することにより、ＰＡＬ方式に対応させる場合の
フレームメモリ２Ｙの容量を減少させる方法が考えられ
るが、この場合、ディジタル平衡変調器３をサンプリン
グ周波数３ｆｓｃ（＝１３．３ＭＨｚ）にて動作させ、
色差信号Ｒ−Ｙ、Ｂ−Ｙを平衡変調処理しようとする
と、該ディジタル平衡変調器３内において√３／２を演
算する回路が必要になり、回路が複雑になってしまい、
また、ＮＴＳＣ方式とＰＡＬ方式の両方に対応可能とな
るように構成するためには、サンプリング周波数を４ｆ
ｓｃと３ｆｓｃとで切換える回路も必要になってしま
う。

【００１１】本発明は、上記従来の問題点に鑑み、簡単
な構成にて複数種のテレビジョン方式に夫々対応した映
像信号を形成することができる信号処理装置を提供する
ことを目的とする。

【００１２】

【課題を解決するための手段】本発明は上記目的を達成
するために、輝度信号と２種類の色差信号を夫々ディジ
タル化するためのクロックを発生する第１の発振器と、
前記２種類の色差信号をクロマ信号にエンコードする際
のサブキャリアに同期したクロックを発生する第２の発
振器と、前記第１の発振器から発生されるクロックに従
って前記２種類の色差信号をサンプリングし、サンプル
データを発生する第１サンプリング回路と、前記第１の
発振器から発生されるクロックに従って前記第１サンプ
リング回路より発生されるサンプルデータを遅延し、出
力する遅延回路と、前記第２の発振器から発生されるク
ロックに従って前記遅延回路より出力されるサンプルデ
ータをサンプリングし、サンプルデータを発生する第２
サンプリング回路とを有する事を特徴とする。

【００１３】

【作用】本発明は上記構成により、２種類の色差信号を
サブキャリアの周波数の整数倍以外の周波数でディジタ
ル化することができるので、任意のテレビジョン方式に
対応した映像信号を形成することができる。

【００１４】

【実施例】以下、図面を参照して本発明の実施例を説明
する。

【００１５】図１は、本発明に係る信号処理装置の一実
施例を示すブロック図、図２は、図１に示した信号処理
装置におけるタイミング発生器の詳細な構成を示すブロ
ック図、図３は、図１に示した信号処理装置におけるシ
フトレジスタの詳細な構成を示すブロック図、図４は、
図１に示した信号処理装置における平衡変調器の詳細な
構成を示すブロック図、図５は、図１に示した信号処理
装置における各部の動作タイミングを示すためのタイミ
ングチャート、図６は、図１に示した信号処理装置をＮ
ＴＳＣ方式に対応した映像信号を形成する場合の動作を
説明するためのタイミングチャート、図７は、図１に示
した信号処理装置をＰＡＬ方式に対応した映像信号を形
成する場合の動作を説明するためのタイミングチャー
ト、図８は、図１に示した信号処理装置を適用した電子
スチルビデオ再生装置の一構成例を示すブロック図であ
る。

【００１６】ところで、色副搬送波周波数ｆｓｃは、Ｎ
ＴＳＣ方式の場合には３．５７９５４５ＭＨｚであり、
ＰＡＬ方式の場合には４．４３３６１８７５ＭＨｚであ
るため、本実施例の信号処理装置では、Ｙ信号及び色差
信号Ｒ−Ｙ、Ｂ−Ｙのサンプリング周波数信号ｆｓを、
ＮＴＳＣ方式の場合には４ｆｓｃ（＝１４．３１８１８
ＭＨｚ≒１４．３ＭＨｚ）とし、ＰＡＬ方式の場合には
１６ｆｓｃ／５（＝１４．１８７５８ＭＨｚ≒１４．２
ＭＨｚ）とし、平衡変調用の周波数信号４ｆｓｃを、Ｎ
ＴＳＣ方式の場合には４ｆｓｃ（＝１４．３１８１８Ｍ
Ｈｚ≒１４．３ＭＨｚ）とし、ＰＡＬ方式の場合には４
ｆｓｃ（＝１７．７３４４７ＭＨｚ≒１７．７ＭＨｚ）
として用いるものとする。

【００１７】図１において、タイミング発生器１０はＹ
信号のサンプリング周波数信号ｆｓと色差信号Ｒ−Ｙ、
Ｂ−Ｙのサンプリング周波数信号ｆｓとサンプルホール
ドパルスＰｓと平衡変調用の周波数信号４ｆｓｃとを発
生する。

【００１８】ここで、サンプルホールドパルスＰｓは、
図５（ｂ）に示すようにＮＴＳＣ方式、ＰＡＬ方式共に
図５（ａ）に示すサンプリング周波数ｆｓの４周期に１
個の割合で発生するパルスである。

【００１９】図１において、Ｙ信号は、サンプリング周
波数信号ｆｓにて動作するＡ／Ｄ変換器１１によりディ
ジタル信号に変換され、フレームメモリ２１に記憶され
る。

【００２０】すなわち、Ｙ信号は、図１の信号処理装置
をＮＴＳＣ方式に対応するように動作させる場合には、
サンプリング周波数信号ｆｓ（＝１４．３ＭＨｚ）でデ
ィジタル化され、ＰＡＬ方式に対応するように動作させ
る場合には、サンプリング周波数信号ｆｓ（＝１４．２
ＭＨｚ）でディジタル化され、フレームメモリ２１に記
憶される。

【００２１】そして、該フレームメモリ２１に記憶され
たディジタルＹ信号は読み出され、サンプリング周波数
信号ｆｓにて動作するＤ／Ａ変換器４１によりアナログ
信号に変換され、ローパスフィルタ４２を介した後、加
算器４３に供給されると共にバッファ５１を介して出力
される。

【００２２】他方、色差信号Ｒ−Ｙ、Ｂ−Ｙは、サンプ
リング周波数信号ｆｓにてそれぞれ動作するＡ／Ｄ変換
器１２、１３によりディジタル信号に変換され、サンプ
ルホールドパルスＰｓがハイレベルの期間中のデータが
フレームメモリ２２、２３に記憶される。

【００２３】すなわち、信号処理装置をＮＴＳＣ方式に
対応するように動作させる場合には、色差信号Ｒ−Ｙ、
Ｂ−Ｙは、サンプリング周波数ｆｓ／４（＝３．５８Ｍ
Ｈｚ）でサンプリングされたデータがフレームメモリ２
２、２３に記憶され、ＰＡＬ方式に対応するように動作
させる場合には色差信号Ｒ−Ｙ、Ｂ−Ｙは、サンプリン
グ周波数ｆｓ／４（＝３．５５ＭＨｚ）でサンプリング
されたデータがフレームメモリ２２、２３に記憶され
る。

【００２４】そして、フレームメモリ２２、２３に記憶
されたディジタル色差信号Ｒ−Ｙ、Ｂ−Ｙは読み出さ
れ、図５（ｃ）に示す様にサンプリング周波数信号ｆｓ
に同期して動作するレジスタ３１、３２においてサンプ
ルホールドパルスＰｓに従ってラッチされた後、タイミ
ング発生器１０より発生される周波数信号４ｆｓｃに同
期して動作するレジスタ３３、３４に供給される。

【００２５】尚、レジスタ３３、３４には、フリップ・
フロップ（ＦＦ）３５においてサンプルホールドパルス
Ｐｓをサンプリング周波数ｆｓに同期してサンプリング
することにより形成される信号（図５（ｄ）参照）をＦ
Ｆ３６においてタイミング発生器１０より発生される周
波数信号４ｆｓｃに同期してサンプリングする事により
形成されるサンプルホールドパルスＰｓｃ（図５（ｅ）
参照）が供給されており、該レジスタ３３、３４では前
述の様に前記レジスタ３１、３２より供給されるディジ
タル色差信号Ｒ−Ｙ、Ｂ−Ｙを該サンプルホールドパル
スＰｓｃに従ってラッチする。

【００２６】そして、レジスタ３３、３４により出力さ
れるディジタル色差信号Ｒ−Ｙ、Ｂ−Ｙはタイミング発
生器１０より発生される周波数信号４ｆｓｃに同期して
動作するディジタル平衡変調器４０により平衡変調され
ることによりディジタルクロマ信号が形成されてＤ／Ａ
変換器４４によりアナログ信号に変換され、バンドパス
フィルタ４５を介した後、加算器４３に供給されると共
にバッファ５３を介して出力され、該加算器４３からは
Ｙ信号とクロマ信号を加算した信号が、バッファ５２を
介してコンポジットビデオ信号として出力される。

【００２７】次に、図２を参照して図１に示した信号処
理装置におけるタイミング発生器１０の詳細な構成につ
いて説明する。

【００２８】図２において、発振器（ＯＳＣ）１００
は、サンプリング周波数信号ｆｓとして、ＮＴＳＣ方式
に対応したサンプリング周波数信号ｆｓ（＝４ｆｓｃ＝
１４．３１８１８ＭＨｚ）と、ＰＡＬ方式に対応したサ
ンプリング周波数信号ｆｓ（＝１６ｆｓｃ／５＝１４．
１８７５８ＭＨｚ）とを図１に示した信号処理装置をＮ
ＴＳＣ方式に対応させる様に動作させる場合とＰＡＬ方
式に対応させる様に動作させる場合とで選択的に出力で
きるように構成されている。

【００２９】一方、平衡変調用の周波数信号４ｆｓｃに
ついては、ＮＴＳＣ方式の場合には４ｆｓｃ＝ｆｓであ
るので、前記ＯＳＣ１００から発生されるサンプリング
周波数信号ｆｓを周波数信号４ｆｓｃ（＝１４．３１８
１８ＭＨｚ≒１４．３ＭＨｚ）としてスイッチ１０１の
入力端子Ｎに供給し、ＰＡＬ方式の場合にはＯＳＣ１０
８から発生される周波数信号４ｆｓｃ（＝１７．７３４
４７ＭＨｚ≒１７．７ＭＨｚ）をスイッチ１０１の入力
端子Ｐに供給し、該スイッチ１０１を図１に示した信号
処理装置をＮＴＳＣ方式に対応させる様に動作させる場
合には入力端子Ｎ側に、ＰＡＬ方式に対応させる様に動
作させる場合には入力端子Ｐ側に接続することにより、
選択的に出力できる様に構成されている。

【００３０】そして、図１に示した信号処理装置をＮＴ
ＳＣ方式に対応するように動作させる場合には、ＯＳＣ
１００よりＮＴＳＣ方式に対応したサンプリング周波数
信号ｆｓ（＝４ｆｓｃ＝１４．３１８１８ＭＨｚ）を発
生させ、図１のＡ／Ｄ変換器１１、１２、１３、フレー
ムメモリ２１、２２、２３、レジスタ３１、３２、ＦＦ
３５、Ｄ／Ａ変換器４１に出力すると共に、スイッチ１
０１を入力端子Ｎ側に接続することにより、ＯＳＣ１０
０より発生されるサンプリング周波数信号ｆｓを図１の
レジスタ３３、３４、ＦＦ３６、ディジタル平衡変調器
４０、Ｄ／Ａ変換器４４を動作させる周波数信号４ｆｓ
ｃとして出力し、また、ＰＡＬ方式に対応するように動
作させる場合には、ＯＳＣ１００よりＰＡＬ方式に対応
したサンプリング周波数信号ｆｓ（＝１６ｆｓｃ／５＝
１４．１８７５８ＭＨｚ）を発生させ、図１のＡ／Ｄ変
換器１１、１２、１３、フレームメモリ２１、２２、２
３、レジスタ３１、３２、ＦＦ３５、Ｄ／Ａ変換器４１
に出力すると共に、スイッチ１０１を入力端子Ｐ側に接
続することにより、ＯＳＣ１０８より発生される周波数
信号４ｆｓｃを図１のレジスタ３３、３４、ＦＦ３６、
ディジタル平衡変調器４０、Ｄ／Ａ変換器４４に出力す
る。

【００３１】また、ＯＳＣ１００より出力されるサンプ
リング周波数信号ｆｓは、４分周器１０７により１／４
に分周され、サンプルホールドパルスＰｓとして図１の
フレームメモリ２２、２３とレジスタ３１、３２、ＦＦ
３５に出力される。

【００３２】更に、ＯＳＣ１００より出力されるサンプ
リング周波数信号ｆｓは、分周器１０２により１／７又
は１／６に分周された後、６５分周器１０３により１／
６５に分周され、Ｈ（水平）デコーダ１０４、２逓倍器
１０５に供給される。

【００３３】そして、６５分周器１０３により分周され
た信号は２逓倍器１０５において２倍に逓倍され、Ｈデ
コーダ１０４とＶ（垂直）カウンタ１０６に供給され
る。

【００３４】Ｈデコーダ１０４は、前記６５分周器１０
３により分周された信号と前記２逓倍器１０５により逓
倍された信号に基づき、Ｖカウンタ１０６をリセットす
ると共に水平同期信号（Ｈｓｙｎｃ）を出力し、Ｖカウ
ンタ１０６は垂直同期信号（Ｖｓｙｎｃ）を出力する。

【００３５】ところで、前記分周器１０２により１／７
又は１／６に分周された信号（図示１３０ｆＨ）は、不
図示のＩＤ変復調回路に供給されるようになっており、
該ＩＤ変復調回路において１／５に分周した後、更に１
／２に分周することによりＩＤキャリア（１３ｆＨ）と
なる。

【００３６】尚、上述の図２に示した４分周器１０７
は、図３に示すように構成されており、それぞれＯＳＣ
１００から出力されるサンプリング周波数信号ｆｓを１
／４に分周し、サンプルホールドパルスＰｓとしてレジ
スタ３１（及び３２）に出力している。

【００３７】また、４分周器１０７より出力されるサン
プルホールドパルスＰｓはＦＦ３５においてサンプリン
グ周波数ｆｓに従ってサンプリングされ、更にＦＦ３６
において周波数信号４ｆｓｃに従ってサンプリングされ
る事によりサンプルホールドパルスＰｓｃとしてレジス
タ３３（及び３４）に出力している。

【００３８】更に、レジスタ３１、３３は、図３に示す
ように構成されており、図１のフレームメモリ２２に記
憶されている１サンプル当り６ビットのディジタルＲ−
Ｙ信号を６ビットパラレルに入力し、それぞれサンプル
ホールドパルスＰｓ、Ｐｓｃに従ってラッチし、図１の
ディジタル平衡変調器４０に出力しており、図示省略さ
れているが、レジスタ３２、３４も同様に、図１のフレ
ームメモリ２３に記憶されている１サンプル当り６ビッ
トのディジタルＢ−Ｙ信号を６ビットパラレルに入力
し、それぞれサンプルホールドパルスＰｓ、Ｐｓｃに従
ってラッチし、図１のディジタル平衡変調器４０に出力
している。

【００３９】図１のディジタル平衡変調器４０は、図４
に示すように構成されており、図１のレジスタ３３、３
４から供給されるディジタルＲ−Ｙ信号とディジタルＢ
−Ｙ信号を選択する選択回路４０１と、該選択回路４０
１により選択された信号にバーストを付加するバースト
付加回路４０２と、バースト付加回路４０２から出力さ
れる信号の符号を反転する符号反転回路４０３等を有
し、各回路４０１〜４０３は、６ビットパラレルに接続
されるように構成されている。

【００４０】尚、図４において、Ｈｃｋは１Ｈ毎に位相
が反転するパルス信号Ｈｃｋ、ＢＦはバースト期間を規
定するバーストフラグ、Ｎ／ＰはＮＴＳＣ対応かＰＡＬ
対応かを指示するＮＴＳＣ／ＰＡＬ指示信号、ＰＦはペ
デスタル期間で規定するペデスタルフラグ、ＢＤはバー
ストデータである。

【００４１】次に、図６を参照してＮＴＳＣ方式に対応
したクロマ信号を形成する場合の動作を説明する。

【００４２】まず、図１において説明したように、ＮＴ
ＳＣ方式に対応した色差信号Ｒ−Ｙ、Ｂ−Ｙは、それぞ
れＡ／Ｄ変換器１２、１３においてサンプリング周波数
ｆｓ（＝１４．３ＭＨｚ）でディジタル化され、フレー
ムメモリ２２、２３に一旦記憶された後、読み出される
ことにより、図６（ａ）に示す様に２７９．４ｎｓｅｃ
の周期にてレジスタ３１、３２に供給される。

【００４３】次に、該フレームメモリ２２、２３より供
給されるディジタル色差信号Ｒ−Ｙ、Ｂ−Ｙをレジスタ
３１、３２によりサンプルホールドパルスＰｓに従って
ラッチし、更に、レジスタ３３、３４によりサンプルホ
ールドパルスＰｓｃに従ってラッチすることにより、図
６（ｂ）に示す様に遅延され、ディジタル平衡変調器４
０に供給される。

【００４４】尚、上記レジスタ３３、３４のラッチ動作
を制御しているサンプルホールドパルスＰｓｃはＦＦ３
６から最も早い場合で図５（ｆ）に示すタイミングで発
生され、また最も遅い場合で図５（ｇ）に示すタイミン
グで発生される。

【００４５】すなわち、該サンプルホールドパルスＰｓ
ｃは図５（ｈ）に示す様な期間内にＦＦ３６より発生さ
れるが、この時、該ＦＦ３６はＮＴＳＣ方式に対応した
周波数信号４ｆｓｃ（＝ｆｓ＝１４．３１８１８ＭＨ
ｚ）に同期してサンプルホールドパルスＰｓｃを発生し
ているため、レジスタ３３、３４は後段のディジタル平
衡変調器４０の動作クロックである周波数信号４ｆｓｃ
（この場合１４．３１８１８ＭＨｚ）に同期したタイミ
ングにて、レジスタ３１、３２より供給されるディジタ
ル色差信号Ｒ−Ｙ、Ｂ−Ｙをラッチすることになる。

【００４６】そして、ディジタル平衡変調器４０では、
レジスタ３３、３４により供給されるディジタル色差信
号Ｒ−Ｙ、Ｂ−Ｙを平衡変調することにより、図６
（ｃ）に示すように（Ｂ−Ｙ）、（Ｒ−Ｙ）、−（Ｂ−
Ｙ）、−（Ｒ−Ｙ）・・・というように符号が交互に反
転された信号が形成され、出力される。

【００４７】次に、図７を参照してＰＡＬ方式に対応し
たクロマ信号を形成する場合の動作を説明する。

【００４８】まず、図１において説明したように、ＰＡ
Ｌ方式に対応した色差信号Ｒ−Ｙ、Ｂ−Ｙは、それぞれ
Ａ／Ｄ変換器１２、１３においてサンプリング周波数ｆ
ｓ（＝１４．２ＭＨｚ）でディジタル化され、フレーム
メモリ２２、２３に一旦記憶された後、読み出されるこ
とにより、図７（ａ）に示す様に２２５．５ｎｓｅｃの
周期にてレジスタ３１、３２に供給される。

【００４９】次に、該フレームメモリ２２、２３より供
給されるディジタル色差信号Ｒ−Ｙ、Ｂ−Ｙをレジスタ
３１、３２によりサンプルホールドパルスＰｓに従って
ラッチし、更に、レジスタ３３、３４によりサンプルホ
ールドパルスＰｓｃに従ってラッチすることにより、図
７（ｂ）に示す様に遅延され、ディジタル平衡変調器４
０に供給される。

【００５０】尚、上記レジスタ３３、３４のラッチ動作
を制御しているサンプルホールドパルスＰｓｃはＦＦ３
６から最も早い場合で図５（ｆ）に示すタイミングで発
生され、また最も遅い場合で図５（ｇ）に示すタイミン
グで発生される。

【００５１】すなわち、該サンプルホールドパルスＰｓ
ｃは図５（ｈ）に示す様な期間内にＦＦ３６より発生さ
れるが、この時、該ＦＦ３６はＰＡＬ方式に対応した周
波数信号４ｆｓｃ（＝１７．７３４４７ＭＨｚ）に同期
してサンプルホールドパルスＰｓｃを発生しているた
め、レジスタ３３、３４は後段のディジタル平衡変調器
４０の動作クロックである周波数信号４ｆｓｃ（この場
合１７．７３４４７ＭＨｚ）に同期したタイミングに
て、レジスタ３１、３２より供給されるディジタル色差
信号Ｒ−Ｙ、Ｂ−Ｙをラッチすることになる。

【００５２】そして、ディジタル平衡変調器４０では、
レジスタ３３、３４により供給されるディジタル色差信
号Ｒ−Ｙ、Ｂ−Ｙを平衡変調することにより、図７
（ｃ）に示すように−（Ｂ−Ｙ）、−（Ｒ−Ｙ）、（Ｂ
−Ｙ）、（Ｒ−Ｙ）・・・というように符号が交互に反
転された信号が形成され、出力される。

【００５３】尚、上述の様にレジスタ３３、３４におけ
るラッチタイミングは後段のディジタル平衡変調器４０
の動作クロック周波数（すなわち、ＮＴＳＣ方式の場合
は１４．３１８１８ＭＨｚ、ＰＡＬ方式の場合は１７．
７３４４７ＭＨｚ）に応じて異なるが、該レジスタ３
３、３４は、前段のレジスタ３１、３２におけるラッチ
動作が完了しデータが確定した後に、ラッチ動作を開始
するように構成されている。

【００５４】以上の様に、上記実施例では、ＯＳＣ１０
０より発生されるサンプリング周波数信号ｆｓに従って
サンプリングされることにより形成されたディジタル色
差信号をＦＦ３６より発生されるサンプルホールドパル
スＰｓｃに従ってレジスタ３３、３４によりラッチし、
該ディジタル色差信号の再サンプリングを行うことによ
り、ディジタル色差信号を互いに異なる周波数のクロッ
クにて動作するＮＴＳＣ方式あるいはＰＡＬ方式に対応
したディジタル平衡変調器に対して適切なタイミングに
て入力することができ、このようにディジタル処理する
事により、このディジタル色差信号をアナログ信号に変
換することなくディジタル信号のままクロマ信号にエン
コードすることができる。

【００５５】また、これらの回路は他のディジタル回路
とともに同一のＩＣチップに集積することができるの
で、温度変動等に強い信頼性の高い回路として実現する
ことができる。

【００５６】図８は、図１に示した信号処理装置を適用
した電子スチルビデオ再生装置の一構成例を示すブロッ
ク図である。

【００５７】尚、図８において図１に示したフレームメ
モリ２１、２２、２３は省略されており、図１と同様の
構成には同一の符番を付している。

【００５８】図８において装置に装填されたビデオフロ
ッピーディスク６０は、スピンドルモータ６１により所
定の回転数にて回転され、該ビデオフロッピーディスク
６０上に記録されているビデオ信号はヘッド６２により
再生され、再生されたビデオ信号は、増幅器６３により
増幅された後、輝度信号成分ＹＦＭと色信号成分ＣＦＭ
がそれぞれＨＰＦ６４とＢＰＦ６５により抽出される。

【００５９】そして、抽出された輝度信号成分ＹＦＭと
色信号成分ＣＦＭはそれぞれ、復調器６６、６７により
ＦＭ復調され、更にディエンファシス回路６８、６９に
よりディエンファシス処理されて輝度信号Ｙと色差線順
次信号Ｒ−Ｙ／Ｂ−Ｙが復元される。

【００６０】輝度信号Ｙは、図１において説明したよう
に、サンプリング周波数信号ｆｓでＡ／Ｄ変換器７０に
よりディジタル化され、次いで、１／２遅延線７１を介
し、１／２Ｈ遅延された信号と遅延されない信号とが供
給されているスキューゲートスイッチ７２をスキューゲ
ート信号に従って１フィールド期間毎に切り換えること
によりスキュー補償され、Ｄ／Ａ変換器４１においてア
ナログ化され出力される。

【００６１】他方、色差線順次信号Ｒ−Ｙ／Ｂ−Ｙは、
Ａ／Ｄ変換器７３においてディジタル化され、ディジタ
ル化された色差線順次信号Ｒ−Ｙ／Ｂ−Ｙは、１／２Ｈ
遅延線７５を介し、１／２Ｈ遅延された信号と１／２Ｈ
遅延されない信号とが供給されているスキューゲートス
イッチ７６をスキューゲート信号に従って１フィールド
期間毎に切り換えることによりスキュー補償され、次い
で、１Ｈ遅延線７７を介し、１Ｈ遅延された信号と１Ｈ
遅延されない信号とをカラーＩＤ判別回路７４より出力
される判別信号に従ってゲートスイッチ７８を切り換え
ることにより同時化され、ディジタルＲ−Ｙ、Ｂ−Ｙ信
号として出力され、該ディジタルＲ−Ｙ、Ｂ−Ｙ信号は
レジスタ３１、３２に供給される。

【００６２】以下、図１において説明したようにＹ信
号、クロマ信号、コンポジットビデオ信号が形成され、
出力される。

【００６３】尚、図８に示した実施例において１／２Ｈ
遅延線７１は、図１に示すタイミング発生回路１０から
出力されるサンプリング周波数信号ｆｓにて動作し、１
／２Ｈ遅延線７５と１Ｈ遅延線７７は、該タイミング発
生回路１０から出力されるサンプルホールドパルスＰｓ
にて動作するように構成されている。

【００６４】

【発明の効果】以上説明した様に、本発明によれば、簡
単な構成にて複数種のテレビジョン方式に夫々対応した
映像信号を形成することができる信号処理装置を提供す
ることができる。

【図面の簡単な説明】

【図１】本発明に係る信号処理装置の一実施例を示すブ
ロック図である。

【図２】図１に示した信号処理装置におけるタイミング
発生器の詳細な構成を示すブロック図である。

【図３】図１に示した信号処理装置におけるシフトレジ
スタの詳細な構成を示すブロック図である。

【図４】図１に示した信号処理装置における平衡変調器
の詳細な構成を示すブロック図である。

【図５】図１に示した信号処理装置における各部の動作
タイミングを示すためのタイミングチャートである。

【図６】図１に示した信号処理装置によりＮＴＳＣ方式
に対応した映像信号を形成する場合の動作を説明するた
めのタイミングチャートである。

【図７】図１に示した信号処理装置によりＰＡＬ方式に
対応した映像信号を形成する場合の動作を説明するため
のタイミングチャートである。

【図８】図１に示した信号処理装置を適用した電子スチ
ルビデオ再生装置の一構成例を示すブロック図である。

【図９】輝度信号と２種類の色差信号よりコンポジット
ビデオ信号を形成する従来の信号処理装置の概略構成を
示すブロック図である。

【符号の説明】

１０ タイミング発生器 １１ Ａ／Ｄ変換器 １２ Ａ／Ｄ変換器 １３ Ａ／Ｄ変換器 ２１ フレームメモリ ２２ フレームメモリ ２３ フレームメモリ ３１ レジスタ ３２ レジスタ ３３ レジスタ ３４ レジスタ ３５ フリップ・フロップ ３６ フリップ・フロップ ４０ ディジタル平衡変調器 １００ 発振器 １０８ 発振器

Claims (1)

【特許請求の範囲】
1. 【請求項１】 輝度信号と２種類の色差信号を夫々ディ
   ジタル化するためのクロックを発生する第１の発振器
   と、 前記２種類の色差信号をクロマ信号にエンコードする際
   のサブキャリアに同期したクロックを発生する第２の発
   振器と、 前記第１の発振器から発生されるクロックに従って前記
   ２種類の色差信号をサンプリングし、サンプルデータを
   発生する第１サンプリング回路と、 前記第１の発振器から発生されるクロックに従って前記
   第１サンプリング回路より発生されるサンプルデータを
   遅延し、出力する遅延回路と、 前記第２の発振器から発生されるクロックに従って前記
   遅延回路より出力されるサンプルデータをサンプリング
   し、サンプルデータを発生する第２サンプリング回路と
   を有する事を特徴とする信号処理装置。