JPH02101889A - Ｐａｌ方式テレビジョン受像機におけるフリッカーフリー回路 - Google Patents
Ｐａｌ方式テレビジョン受像機におけるフリッカーフリー回路Info
- Publication number
- JPH02101889A JPH02101889A JP25391888A JP25391888A JPH02101889A JP H02101889 A JPH02101889 A JP H02101889A JP 25391888 A JP25391888 A JP 25391888A JP 25391888 A JP25391888 A JP 25391888A JP H02101889 A JPH02101889 A JP H02101889A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- field
- conversion circuit
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 35
- 238000006243 chemical reaction Methods 0.000 claims abstract description 33
- 239000002131 composite material Substances 0.000 claims abstract description 21
- 238000000926 separation method Methods 0.000 claims abstract description 16
- 238000005070 sampling Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 101000860173 Myxococcus xanthus C-factor Proteins 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007937 lozenge Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＰＡＬ方式テレビジョン受像機におけるフリッ
カ−フリー回路に関するものであり、より詳細には、フ
ィールドフリッカ−を低減させるためにフィールド倍速
化処理を行なうに際し、フィールドメモリ量を大幅に削
減させると共に、倍速化処理されたクロマ信号をコンバ
ートダウンさせて使用することで、従来のＰＡＬ方式色
復調回路をそのまま利用できるようにしたフリッカ−フ
リー回路に関するものである。
カ−フリー回路に関するものであり、より詳細には、フ
ィールドフリッカ−を低減させるためにフィールド倍速
化処理を行なうに際し、フィールドメモリ量を大幅に削
減させると共に、倍速化処理されたクロマ信号をコンバ
ートダウンさせて使用することで、従来のＰＡＬ方式色
復調回路をそのまま利用できるようにしたフリッカ−フ
リー回路に関するものである。
ＰＡＬ方式テレビジョンの伝送方式は周知のとおり、走
査線が６２５本（２：１インターレース）であり、又フ
ィールド周波数は５０Ｈｚである。
査線が６２５本（２：１インターレース）であり、又フ
ィールド周波数は５０Ｈｚである。
従ってＮＴＳＣ方式テレビジョン伝送方式のフィールド
周波数６０Ｈｚに比較してそのフィールド周波数が低い
。
周波数６０Ｈｚに比較してそのフィールド周波数が低い
。
ＮＴＳＣに対してＰＡＬのフィールド周波数がわずかに
１０Ｈｚ低いにもかかわらず、この差は再生画面にフリ
ッカ−を生じさせ易いということは良く知られており、
これがＰＡＬ方式の一つの弱点であると言われている。
１０Ｈｚ低いにもかかわらず、この差は再生画面にフリ
ッカ−を生じさせ易いということは良く知られており、
これがＰＡＬ方式の一つの弱点であると言われている。
このようなフリッカ−を低減させるための具体的な対策
として、フィールド倍速化処理を行なうことが提案され
ている。
として、フィールド倍速化処理を行なうことが提案され
ている。
第２図はフィールド倍速化処理を行なう従来のＩ Ｄ
Ｔ Ｖ （Ｉｍｐｒｏｖｅｄ Ｄｅｆｉｎｉｔｉｏｎ
ＴＶ）の−例を示したブロック図である。
Ｔ Ｖ （Ｉｍｐｒｏｖｅｄ Ｄｅｆｉｎｉｔｉｏｎ
ＴＶ）の−例を示したブロック図である。
すなわちコンポジットビデオ信号はＡ／Ｄ変換回路１に
印加され、ここでデジタル化される。Ａ／Ｄ変換された
デジタル信号は輝度信号Ｙおよびクロマ信号Ｃに分離す
るＹ／Ｃ分離回路２にもたらされ、ここでＹ信号並びに
Ｃ信号に分離する。
印加され、ここでデジタル化される。Ａ／Ｄ変換された
デジタル信号は輝度信号Ｙおよびクロマ信号Ｃに分離す
るＹ／Ｃ分離回路２にもたらされ、ここでＹ信号並びに
Ｃ信号に分離する。
前記Ｃ信号はデモジューレータ３によってさらにＵおよ
び、■のコンポーネント信号に復調され、前記Ｙ、Ｕ、
Ｖの各信号はフィールド倍速変換回路４に印加される。
び、■のコンポーネント信号に復調され、前記Ｙ、Ｕ、
Ｖの各信号はフィールド倍速変換回路４に印加される。
このフィールド倍速変換回路４はコンポジットビデオ信
号に含まれる例えば垂直同期信号に同期するクロックに
よって前記Ｙ。
号に含まれる例えば垂直同期信号に同期するクロックに
よって前記Ｙ。
Ｕ、Ｖの各コンポーネント信号をフィールドメモリ５に
書き込むと共に、書き込み時の倍の速度で前記メモリ５
より各Ｙ、Ｕ、Ｖのコンポーネント信号を読み出すもの
であり、従ってフィールド倍速変換回路４より出力され
るＹ’ 、Ｕ’ 、Ｖ’の各デジタル信号は実質上
フィールド周波数が倍に変換された状態に成される。
書き込むと共に、書き込み時の倍の速度で前記メモリ５
より各Ｙ、Ｕ、Ｖのコンポーネント信号を読み出すもの
であり、従ってフィールド倍速変換回路４より出力され
るＹ’ 、Ｕ’ 、Ｖ’の各デジタル信号は実質上
フィールド周波数が倍に変換された状態に成される。
これら各ｙ’ 、ｕ’ 、ｖ’の各デジタル信号は
それぞれＤ／Ａ変換回路６，７．８によってアナログ変
換され、倍速にされたＹ’ 、Ｕ’ 、Ｖ’倍信号
して出力される。
それぞれＤ／Ａ変換回路６，７．８によってアナログ変
換され、倍速にされたＹ’ 、Ｕ’ 、Ｖ’倍信号
して出力される。
上述したフリッカ−フリー回路には相当の容量のメモリ
を必要とするという欠点がある。
を必要とするという欠点がある。
すなわち、ＰＡＬ信号の水平、垂直周波数をそれぞれｆ
Ｈ、ｆｖとすると、ｆ、、ｆｖはｆＨ＝１５．６２５Ｋ
Ｈｚ ｆｖ＝５０Ｈｚ であり、走査線数は６２５本（２：１インターレース）
である。
Ｈ、ｆｖとすると、ｆ、、ｆｖはｆＨ＝１５．６２５Ｋ
Ｈｚ ｆｖ＝５０Ｈｚ であり、走査線数は６２５本（２：１インターレース）
である。
又、カラーサブキャリア周波数ｒｓｅはｆｓｃ＃２８３
．５ｆｎ である。
．５ｆｎ である。
ここで、サンプリング周波数ｆ、を、カラーサブキャリ
ア周波数ｒｓｃの４倍、すなわちｆ ５ｃ＝２８３．５
ｘ ４ ｘ ｆ Ｈ＝１１３４ｆ Ｈ＃１７．７１９
（ＭＨｚ ）にとると、１走査線当りのサンプル点は
、上式より１１３４点となる。
ア周波数ｒｓｃの４倍、すなわちｆ ５ｃ＝２８３．５
ｘ ４ ｘ ｆ Ｈ＝１１３４ｆ Ｈ＃１７．７１９
（ＭＨｚ ）にとると、１走査線当りのサンプル点は
、上式より１１３４点となる。
すると、１フィールド当りのサンプル点は１１３４ｘ６
２５／２＝３５４３７５ となり、１サンプル点の分解能を８ｂｉｔとすると、１
フィールド当りのメモリ数は ３５４３７５Ｘ８＝２．８３５Ｍｂｉｔとなる。この結
果がＹ信号として必要な１フイールドメモリ数であるが
、前記した従来の例によると、Ｕ、Ｖ信号用にさらにメ
モリが必要となる。
２５／２＝３５４３７５ となり、１サンプル点の分解能を８ｂｉｔとすると、１
フィールド当りのメモリ数は ３５４３７５Ｘ８＝２．８３５Ｍｂｉｔとなる。この結
果がＹ信号として必要な１フイールドメモリ数であるが
、前記した従来の例によると、Ｕ、Ｖ信号用にさらにメ
モリが必要となる。
Ｕ、Ｖの各信号はＹ４′＃号に比べて帯域は狭いため、
Ｕ、■信号のサンプリング周波数を、仮にＹ信号のサン
プリング周波数の１／２にとるとすると、Ｕ、Ｖ信号に
必要なメモリ数は、Ｙ信号の場合の半分になり、Ｕ、■
それぞれ ２、８３５ ／ ２Ｍｂｉｔ 必要となる。
Ｕ、■信号のサンプリング周波数を、仮にＹ信号のサン
プリング周波数の１／２にとるとすると、Ｕ、Ｖ信号に
必要なメモリ数は、Ｙ信号の場合の半分になり、Ｕ、■
それぞれ ２、８３５ ／ ２Ｍｂｉｔ 必要となる。
以上のとおり、従来の例によると１フイールドメモリ量
は、サンプリング周波数が１７．７１９（ＭＨｚ ）の
場合、 Ｙ信号用メモリ・・・２．８３５ ＭｂｉｔＵ信号用メ
モリ・・・２．８３５ ／ ２Ｍｂｉｔ■信号用メモ！
Ｊ−２，８３５／ ２Ｍｂｉｔで合計５．６７０ Ｍｂ
ｉｔ必要である。
は、サンプリング周波数が１７．７１９（ＭＨｚ ）の
場合、 Ｙ信号用メモリ・・・２．８３５ ＭｂｉｔＵ信号用メ
モリ・・・２．８３５ ／ ２Ｍｂｉｔ■信号用メモ！
Ｊ−２，８３５／ ２Ｍｂｉｔで合計５．６７０ Ｍｂ
ｉｔ必要である。
このメモリは現状のところ高価であり、ＩＤＴＶの全体
のコストに占めるメモリの割合は相当大きなものである
。
のコストに占めるメモリの割合は相当大きなものである
。
そこで画質の劣化を生じさせることな（、メモリの削減
技術の開発が必要となっており、本発明はこれを実現さ
せるための具体的な構成を提供することを課題としてい
る。
技術の開発が必要となっており、本発明はこれを実現さ
せるための具体的な構成を提供することを課題としてい
る。
又上述のようにフィールドメモリを用いてコンボシソ目
言号を倍速化させた場合、当然クロマ信号も倍速化され
るため、従来のＰＡＬ色復調回路は共用できないことに
なる。本発明は従来の色復調回路を共用し得るよう構成
することで、この種のＩ ＤＴＶにおけるコストの上昇
を抑えることを他の課題とするものである。
言号を倍速化させた場合、当然クロマ信号も倍速化され
るため、従来のＰＡＬ色復調回路は共用できないことに
なる。本発明は従来の色復調回路を共用し得るよう構成
することで、この種のＩ ＤＴＶにおけるコストの上昇
を抑えることを他の課題とするものである。
前記課題を解決するため本発明により成されたフリッカ
−フリー回路は、ＰＡＬ方式テレビジョン信号のコンポ
ジット信号を入力とし、該コンポジット信号をデジタル
変換するＡ／Ｄ変換回路と、このＡ／Ｄ変換回路によっ
てデジタル変換されたコンポジット信号をメモリに書き
込むと共に、書き込まれたメモリより書き込み時の倍速
のクロックで信号を読み出すフィールド倍速変換回路と
、このフィールド倍速変換回路よりもたらされるデジタ
ル信号をアナログ変換するＤ／Ａ変換回路と、このＤ／
Ａ変換回路からのアナログ信号を入力とし、輝度信号並
びにクロマ信号を分離して出力するＹ／Ｃ分離回路と、
このＹ／Ｃ分離回路によって得られたクロマ信号を一方
の入力とし、ローカル信号を他方の入力として前記クロ
マ信号を該ローカル信号によってコンバートダウンさせ
た出力を得るミキサとを具備した点に特徴を有する。
−フリー回路は、ＰＡＬ方式テレビジョン信号のコンポ
ジット信号を入力とし、該コンポジット信号をデジタル
変換するＡ／Ｄ変換回路と、このＡ／Ｄ変換回路によっ
てデジタル変換されたコンポジット信号をメモリに書き
込むと共に、書き込まれたメモリより書き込み時の倍速
のクロックで信号を読み出すフィールド倍速変換回路と
、このフィールド倍速変換回路よりもたらされるデジタ
ル信号をアナログ変換するＤ／Ａ変換回路と、このＤ／
Ａ変換回路からのアナログ信号を入力とし、輝度信号並
びにクロマ信号を分離して出力するＹ／Ｃ分離回路と、
このＹ／Ｃ分離回路によって得られたクロマ信号を一方
の入力とし、ローカル信号を他方の入力として前記クロ
マ信号を該ローカル信号によってコンバートダウンさせ
た出力を得るミキサとを具備した点に特徴を有する。
上記構成によると、ＰＡＬ方式テレビジョン信号のコン
ポジット信号をそのままＡ／Ｄ変換し、このコンポジッ
ト信号の状態でフィールド倍速変換を行ない、フィール
ド倍速変換後にＤ／Ａ変換してＹ／Ｃ分離するようにし
ているため、各コンポーネント信号に別けてフィールド
倍速変換するようにした従来のものに比較して大幅にフ
ィールドメモリの量を低減させることが可能になる。
ポジット信号をそのままＡ／Ｄ変換し、このコンポジッ
ト信号の状態でフィールド倍速変換を行ない、フィール
ド倍速変換後にＤ／Ａ変換してＹ／Ｃ分離するようにし
ているため、各コンポーネント信号に別けてフィールド
倍速変換するようにした従来のものに比較して大幅にフ
ィールドメモリの量を低減させることが可能になる。
又、倍速化処理されたクロマ信号はローカル信号との合
成でコンバートダウンするよう成されているため、従来
のＰＡＬ方式色復調回路をそのまま利用することができ
る。
成でコンバートダウンするよう成されているため、従来
のＰＡＬ方式色復調回路をそのまま利用することができ
る。
以下本発明の実施例を第１図に基づいて説明する。
同図において、１１はＰＡＬ方式テレビジョン信号のコ
ンポジット信号を受ける入力端子であり、この入力端子
に印加されたコンポジット信号はＡ／Ｄ変換回路１２に
入力される。このＡ／Ｄ変換回路１２は例えばカラーサ
ブキャリアｒｓｃの４倍のサンプリングクロックで変換
するものであり、その出力はフィールド倍速変換回路１
３に印加される。
ンポジット信号を受ける入力端子であり、この入力端子
に印加されたコンポジット信号はＡ／Ｄ変換回路１２に
入力される。このＡ／Ｄ変換回路１２は例えばカラーサ
ブキャリアｒｓｃの４倍のサンプリングクロックで変換
するものであり、その出力はフィールド倍速変換回路１
３に印加される。
一方入力端子１１に印加されたコンポジット信号の一部
は同期信号分離回路１４にもたらされ、この同期信号分
離回路１４によって垂直同期信号Ｈ１並びに水平同期信
号Ｖが抽出される。前記垂直同期信号Ｈの一部はクロッ
クジェネレータ１５に印加され、このクロックジェネレ
ータ１５によって垂直同期信号Ｈに同期したクロック信
号ＣＬを発生させる。このクロック信号ＣＬ、並びに前
記垂直同期信号Ｈ１水平同期信号■はいずれもメモリコ
ントローラ１６に入力される。
は同期信号分離回路１４にもたらされ、この同期信号分
離回路１４によって垂直同期信号Ｈ１並びに水平同期信
号Ｖが抽出される。前記垂直同期信号Ｈの一部はクロッ
クジェネレータ１５に印加され、このクロックジェネレ
ータ１５によって垂直同期信号Ｈに同期したクロック信
号ＣＬを発生させる。このクロック信号ＣＬ、並びに前
記垂直同期信号Ｈ１水平同期信号■はいずれもメモリコ
ントローラ１６に入力される。
メモリコントローラ１６は前記フィールド倍速変換回路
１３に印加されるデジタル映像信号を記憶するフィール
ドメモリ１７への書き込み及び読み出しを制御するもの
である。すなわちクロック信号によりデジタル変換され
たコンポジット信号を前記メモリ１７へ書き込むと共に
、書き込まれたメモリ１７より書き込み時の２倍の周波
数のクロックで読み出すよう制御される。従ってメモリ
１７に書き込まれたデジタル信号はダブルスキャン用の
２倍速のデジタル信号として変換される。
１３に印加されるデジタル映像信号を記憶するフィール
ドメモリ１７への書き込み及び読み出しを制御するもの
である。すなわちクロック信号によりデジタル変換され
たコンポジット信号を前記メモリ１７へ書き込むと共に
、書き込まれたメモリ１７より書き込み時の２倍の周波
数のクロックで読み出すよう制御される。従ってメモリ
１７に書き込まれたデジタル信号はダブルスキャン用の
２倍速のデジタル信号として変換される。
この倍速のデジタル信号はＤ／Ａ変換回路１８によって
アナログ変換されＹ／Ｃ分離回路１９に印加される。こ
のＹ／Ｃ分離回路１９は周知のとおり、輝度信号Ｙ′と
クロマ信号Ｃ′に分離するものであり、分離されたクロ
マ信号Ｃ′はミキサ２０の一方の入力端に印加される。
アナログ変換されＹ／Ｃ分離回路１９に印加される。こ
のＹ／Ｃ分離回路１９は周知のとおり、輝度信号Ｙ′と
クロマ信号Ｃ′に分離するものであり、分離されたクロ
マ信号Ｃ′はミキサ２０の一方の入力端に印加される。
又このミキサ２０の他方の入力端にはローカル信号発振
器２１が接続されており、クロマ信号Ｃ′は発振器２１
からの信号によってコンバートダウンされる。
器２１が接続されており、クロマ信号Ｃ′は発振器２１
からの信号によってコンバートダウンされる。
すなわち、倍速化された８、 ８６ ＭＨｚの色副搬送
波を有する２０７１８号Ｃ′はミキサ２０によって４．
４３ＭＨｚの標準色副搬送波を存するクロマ信号Ｃに変
換される。
波を有する２０７１８号Ｃ′はミキサ２０によって４．
４３ＭＨｚの標準色副搬送波を存するクロマ信号Ｃに変
換される。
このミキサ２０によってコンバートダウンされたクロマ
信号はＵ／Ｖ分離回路２２に印加され、ここでＵおよび
Ｖの各コンポーネント信号に分離され、さらにデモシュ
レータ２３によってＲ−ＹおよびＢ−Ｙの色差信号に復
調される。
信号はＵ／Ｖ分離回路２２に印加され、ここでＵおよび
Ｖの各コンポーネント信号に分離され、さらにデモシュ
レータ２３によってＲ−ＹおよびＢ−Ｙの色差信号に復
調される。
そして、前記Ｙ’ 、Ｒ−Ｙ、Ｂ−Ｙの各信号は、そ
れぞれ出力端子２４，２５，２６にもたらされる。
れぞれ出力端子２４，２５，２６にもたらされる。
以上の構成におけるフィールドメモリ１７の１フイール
ドメモリ数について考察すると、この発明においてはＰ
ＡＬコンポジットビデオ信号をそのままＡ／Ｄ変換し、
フィールド倍速処理を成すよう構成されているため、従
来のようにサンプリング周波数ｆ、をカラーサブキャリ
アｆ３ｃの４倍すなわち ｆｓ ＝２８３．５ Ｘ ４ Ｘ ｆｏ ＝１１３４ｆ
）Ｉ＃１７．７１９ （ＭＨｚ ） にとると、１走査線当りのサンプル点は１１３４点とな
る。
ドメモリ数について考察すると、この発明においてはＰ
ＡＬコンポジットビデオ信号をそのままＡ／Ｄ変換し、
フィールド倍速処理を成すよう構成されているため、従
来のようにサンプリング周波数ｆ、をカラーサブキャリ
アｆ３ｃの４倍すなわち ｆｓ ＝２８３．５ Ｘ ４ Ｘ ｆｏ ＝１１３４ｆ
）Ｉ＃１７．７１９ （ＭＨｚ ） にとると、１走査線当りのサンプル点は１１３４点とな
る。
従って１フィールド当りのサンプル点は１１３４ｘ６２
５／２＝３５４３７５ となり、従来と同様に１サンプル点の分解能を８ｂｉｔ
とすると１フイールドに必要なメモリ数は３５４３７５
ｘ８＝２．８３５Ｍｂｉｔとなる。
５／２＝３５４３７５ となり、従来と同様に１サンプル点の分解能を８ｂｉｔ
とすると１フイールドに必要なメモリ数は３５４３７５
ｘ８＝２．８３５Ｍｂｉｔとなる。
従って本発明によると、１フイールドに必要なフィール
ドメモリ量は従来のものに比較して半分で済むことにな
る。
ドメモリ量は従来のものに比較して半分で済むことにな
る。
又、Ｙ／Ｃ分離回路１９によって分離されたクロマ信号
Ｃ′はミキサ２０によって発振器２１の出力と混合され
、４．４３ＭＨｚの標準色副搬送波にコンバートダウン
されるため、従来のＰＡＬ色復調回路を構成する集積回
路等をそのまま利用することができる。
Ｃ′はミキサ２０によって発振器２１の出力と混合され
、４．４３ＭＨｚの標準色副搬送波にコンバートダウン
されるため、従来のＰＡＬ色復調回路を構成する集積回
路等をそのまま利用することができる。
以上のとおり、本発明はＰＡＬ方式テレビジョン信号の
コンポジット信号をＡ／Ｄ変換し、このＡ／Ｄ変換され
たデジタル信号を倍速変換処理し、倍速変換されたコン
ポジットデジタル信号をＤ／Ａ変換回路でアナログ信号
に戻した後に矧度信号並びにクロマ信号を分離するよう
にしているので、倍速変換回路において必要なフィール
ドメモリの量を大幅に低減させることが可能である。
コンポジット信号をＡ／Ｄ変換し、このＡ／Ｄ変換され
たデジタル信号を倍速変換処理し、倍速変換されたコン
ポジットデジタル信号をＤ／Ａ変換回路でアナログ信号
に戻した後に矧度信号並びにクロマ信号を分離するよう
にしているので、倍速変換回路において必要なフィール
ドメモリの量を大幅に低減させることが可能である。
加えてＹ／Ｃ分離回路より得られたクロマ信号はミキサ
によってローカル信号と混合され、コンバートダウンさ
せるよう成されているので、従来のＰＡＬ色復調回路等
の集積回路がそのまま利用でき、従ってごの種のＩＤＴ
Ｖにおけるコストを大幅に低減させることができる。
によってローカル信号と混合され、コンバートダウンさ
せるよう成されているので、従来のＰＡＬ色復調回路等
の集積回路がそのまま利用でき、従ってごの種のＩＤＴ
Ｖにおけるコストを大幅に低減させることができる。
第１図は本発明の実施例を示したブロック図、第２図は
従来の実施例を示したブロック図である。 １２・・・Ａ／Ｄ変換回路、１３・・・フィールド倍速
処理回路、１４・・・同期信号分離回路、１５・・・ク
ロックジェネレータ、１６・・・メモリコントローラ、
１７・・・フィールドメモリ、１８・・・Ｄ／Ａ変換回
路、１９・・・Ｙ／Ｃ分離回路、２ｏ・・・ミキサ、２
１・・・ローカル信号発振器、２２・・・Ｕ／Ｖ分離回
路、２３・・・デモシュレータ。
従来の実施例を示したブロック図である。 １２・・・Ａ／Ｄ変換回路、１３・・・フィールド倍速
処理回路、１４・・・同期信号分離回路、１５・・・ク
ロックジェネレータ、１６・・・メモリコントローラ、
１７・・・フィールドメモリ、１８・・・Ｄ／Ａ変換回
路、１９・・・Ｙ／Ｃ分離回路、２ｏ・・・ミキサ、２
１・・・ローカル信号発振器、２２・・・Ｕ／Ｖ分離回
路、２３・・・デモシュレータ。
Claims (1)
- 【特許請求の範囲】 ＰＡＬ方式テレビジョンのコンポジット信号を入力とし
、該コンポジット信号をデジタル変換するＡ／Ｄ変換回
路と、 前記Ａ／Ｄ変換回路によってデジタル変換されたコンポ
ジット信号をメモリに書き込むと共に、書き込まれたメ
モリより書き込み時の倍速のクロックで信号を読み出す
フィールド倍速変換回路と、前記フィールド倍速変換回
路よりもたらされるデジタル信号をアナログ変換するＤ
／Ａ変換回路と、 前記Ｄ／Ａ変換回路からのアナログ信号を入力とし、輝
度信号並びにクロマ信号を分離して出力するＹ／Ｃ分離
回路と、 前記Ｙ／Ｃ分離回路によって得られたクロマ信号を一方
の入力とし、ローカル信号を他方の入力として前記クロ
マ信号を該ローカル信号によってコンバートダウンさせ
た出力を得るミキサ とを具備して成るＰＡＬ方式テレビジョン受像機におけ
るフリッカーフリー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25391888A JPH0720271B2 (ja) | 1988-10-11 | 1988-10-11 | Ｐａｌ方式テレビジョン受像機におけるフリッカーフリー回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25391888A JPH0720271B2 (ja) | 1988-10-11 | 1988-10-11 | Ｐａｌ方式テレビジョン受像機におけるフリッカーフリー回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02101889A true JPH02101889A (ja) | 1990-04-13 |
| JPH0720271B2 JPH0720271B2 (ja) | 1995-03-06 |
Family
ID=17257840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25391888A Expired - Lifetime JPH0720271B2 (ja) | 1988-10-11 | 1988-10-11 | Ｐａｌ方式テレビジョン受像機におけるフリッカーフリー回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0720271B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5351093A (en) * | 1992-05-08 | 1994-09-27 | International Business Machines Corporation | Phase alternating line video signal processing apparatus |
| WO1996031054A1 (fr) * | 1995-03-28 | 1996-10-03 | Sony Corporation | Processeur de signaux d'image |
-
1988
- 1988-10-11 JP JP25391888A patent/JPH0720271B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5351093A (en) * | 1992-05-08 | 1994-09-27 | International Business Machines Corporation | Phase alternating line video signal processing apparatus |
| WO1996031054A1 (fr) * | 1995-03-28 | 1996-10-03 | Sony Corporation | Processeur de signaux d'image |
| KR100377815B1 (ko) * | 1995-03-28 | 2003-09-22 | 소니 가부시끼 가이샤 | 화상신호 처리장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0720271B2 (ja) | 1995-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61214873A (ja) | カラ−テレビジヨン受像機 | |
| US5128750A (en) | Television signal converter for converting a high definition television signal into a television signal for display by a standard television receiver | |
| JPH02101889A (ja) | Ｐａｌ方式テレビジョン受像機におけるフリッカーフリー回路 | |
| JPH02108389A (ja) | Ｐａｌ方式テレビジョン受像機におけるフリッカーフリー回路 | |
| JPS58164392A (ja) | 色復調回路 | |
| JPH05199543A (ja) | デジタルビデオ信号処理回路 | |
| JPH02101891A (ja) | Ｓｅｃａｍ方式テレビジョン受像機におけるフリッカーフリー回路 | |
| Desor | Single-chip video processing system | |
| JP2607537B2 (ja) | テレビジョン信号処理回路 | |
| JPH02101890A (ja) | Ｐａｌ方式テレビジョン受像機におけるフリッカーフリー回路 | |
| JP2823308B2 (ja) | Ｍｕｓｅ／ｎｔｓｃダウンコンバータ | |
| JP2830954B2 (ja) | テレビジョン信号処理装置 | |
| JP2554080Y2 (ja) | テレビジョン方式変換装置 | |
| JP2822366B2 (ja) | Ｍｕｓｅ信号処理回路 | |
| KR960007155Y1 (ko) | 텔레비젼 수상기의 영상신호 처리시스템 | |
| JP2671850B2 (ja) | 第２世代クリアビジョン復号回路 | |
| JPH02152374A (ja) | 走査周波数変換器 | |
| JPH0496595A (ja) | 映像信号処理回路 | |
| JPH07162892A (ja) | ピクチャーインピクチャー合成回路 | |
| Makino et al. | A high quality digital TV utilizing 2 CMOS chips | |
| JPH0324881A (ja) | 映像信号処理装置 | |
| JPH0394595A (ja) | 映像信号変換装置 | |
| JPH06327035A (ja) | Ｍｕｓｅ／ｎｔｓｃコンバータ | |
| JPH036183A (ja) | テレビジョン方式変換器 | |
| JPS63193787A (ja) | 複合映像信号合成装置 |