JPH02108389A - Pal方式テレビジョン受像機におけるフリッカーフリー回路 - Google Patents
Pal方式テレビジョン受像機におけるフリッカーフリー回路Info
- Publication number
- JPH02108389A JPH02108389A JP26059588A JP26059588A JPH02108389A JP H02108389 A JPH02108389 A JP H02108389A JP 26059588 A JP26059588 A JP 26059588A JP 26059588 A JP26059588 A JP 26059588A JP H02108389 A JPH02108389 A JP H02108389A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- field
- conversion circuit
- memory
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 36
- 238000006243 chemical reaction Methods 0.000 claims abstract description 35
- 239000002131 composite material Substances 0.000 claims abstract description 20
- 238000000926 separation method Methods 0.000 claims abstract description 10
- 238000005070 sampling Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 101000860173 Myxococcus xanthus C-factor Proteins 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はPAL方式テレビジョン受像機におけるフリッ
カ−フリー回路に関するものであり、より詳細には、フ
ィールドフリッカ−を低減させるためにフィールド倍速
化処理を行なうに際し、フィールドメモリ量を大幅に削
減し得るフリッカ−フリー回路に関するものである。
カ−フリー回路に関するものであり、より詳細には、フ
ィールドフリッカ−を低減させるためにフィールド倍速
化処理を行なうに際し、フィールドメモリ量を大幅に削
減し得るフリッカ−フリー回路に関するものである。
PAL方式テレビジョンの伝送方式は周知のとおり、走
査線が625本(2:1インターレース)であり、又フ
ィールド周波数は5011zである。
査線が625本(2:1インターレース)であり、又フ
ィールド周波数は5011zである。
従ってNTSC方式テレビジョン伝送方式のフィールド
周波数60Hzに比較してそのフィールド周波数が低い
。
周波数60Hzに比較してそのフィールド周波数が低い
。
NTSCに対してPALのフィールド周波数がわずかに
1GHz低いにもかかわらず、この差は再往画面にフリ
ンカーを生じさせ易いということは良く知られており、
これがPAL方式の一つの弱点であると言われている。
1GHz低いにもかかわらず、この差は再往画面にフリ
ンカーを生じさせ易いということは良く知られており、
これがPAL方式の一つの弱点であると言われている。
このようなフリッカ−を低減させるための具体的な対策
として、フィールド倍速化処理を行なうことが提案され
ている。
として、フィールド倍速化処理を行なうことが提案され
ている。
第2図はフィールド倍速化処理を行なう従来のI D
T V (Improved Definition
TV)の−例を示したブロック図である。
T V (Improved Definition
TV)の−例を示したブロック図である。
すなわちコンポジットビデオ信号はA/D変換回路lに
印加され、ここでデジタル化される。A/D変換された
デジタル信号は輝度信号Yおよびクロマ信号Cに分離す
るY/C分離回路2にもたらされ、ここでY信号並びに
C信号に分離する。
印加され、ここでデジタル化される。A/D変換された
デジタル信号は輝度信号Yおよびクロマ信号Cに分離す
るY/C分離回路2にもたらされ、ここでY信号並びに
C信号に分離する。
前記C信号はデモジューレータ3によってさらにUおよ
びVのコンポーネント信号に復調され、前記y、u、v
の各信号はフィールド倍速変換回路4に印加される。こ
のフィールド倍速変換回路4はコンポジットビデオ信号
に含まれる例えば垂直同期信号に同期するクロックによ
って前記Y。
びVのコンポーネント信号に復調され、前記y、u、v
の各信号はフィールド倍速変換回路4に印加される。こ
のフィールド倍速変換回路4はコンポジットビデオ信号
に含まれる例えば垂直同期信号に同期するクロックによ
って前記Y。
U、Vの各コンポーネント信号をフィールドメモリ5に
書き込むと共に、書き込み時の倍の速度で前記メモリ5
より各Y、U、Vのコンポーネント信号を読み出すもの
であり、従ってフィールド倍速変換回路4より出力され
るY’、U’、V’の各デジタル信号は実質上フィール
ド周波数が倍に変換された状態に成される。
書き込むと共に、書き込み時の倍の速度で前記メモリ5
より各Y、U、Vのコンポーネント信号を読み出すもの
であり、従ってフィールド倍速変換回路4より出力され
るY’、U’、V’の各デジタル信号は実質上フィール
ド周波数が倍に変換された状態に成される。
これらy’ 、u’ 、v’の各デジタル信号はそ
れぞれD/A変換回路6,7.8によってアナログ変換
され、倍速にされたY’ 、U’ 、V’倍信号し
て出力される。
れぞれD/A変換回路6,7.8によってアナログ変換
され、倍速にされたY’ 、U’ 、V’倍信号し
て出力される。
上述したフリッカ−フリー回路には相当の容量のフィー
ルドメモリを必要とするという欠点がある。
ルドメモリを必要とするという欠点がある。
すなわち、PAL信号の水平、垂直周波数をそれぞれr
H、rvとすると、fo、fvはt、l= 15.62
5KHz fv=50Hz であり、走査線数は625本(2:lインターレース)
である。
H、rvとすると、fo、fvはt、l= 15.62
5KHz fv=50Hz であり、走査線数は625本(2:lインターレース)
である。
又、カラーサブキャリア周波数rscはfsc’283
.5fn である。
.5fn である。
ここで、サンプリング周波数f、を、カラーサブキャリ
ア周波数rscの4倍、すなわちf s ”283.5
X 4 X fn =1134f 14 #17.7
19 (Mllz )にとると、1走査線当りのサンプ
ル点は、上式より1134点となる。
ア周波数rscの4倍、すなわちf s ”283.5
X 4 X fn =1134f 14 #17.7
19 (Mllz )にとると、1走査線当りのサンプ
ル点は、上式より1134点となる。
すると、lフィールド当りのサンプル点は1134x6
25/2=354375 となり、1サンプル点の分解能を8 bitとすると、
lフィールド当りのメモリ数は 354375X8=2.835Mbitとなる。この結
果がY信号として必要な1フイールドメモリ数であるが
、前記した従来の例によると、U、■信号用にさらにメ
モリが必要となる。
25/2=354375 となり、1サンプル点の分解能を8 bitとすると、
lフィールド当りのメモリ数は 354375X8=2.835Mbitとなる。この結
果がY信号として必要な1フイールドメモリ数であるが
、前記した従来の例によると、U、■信号用にさらにメ
モリが必要となる。
U、Vの各信号はY信号に比べて帯域は狭いため、U、
■信号のサンプリング周波数を、仮にY信号のサンプリ
ング周波数の1/2にとるとすると、U、V信号に必要
なメモリ数は、Y信号の場合の半分になり、U、■それ
ぞれ 2、835 / 2Mbit 必要となる。
■信号のサンプリング周波数を、仮にY信号のサンプリ
ング周波数の1/2にとるとすると、U、V信号に必要
なメモリ数は、Y信号の場合の半分になり、U、■それ
ぞれ 2、835 / 2Mbit 必要となる。
以上のとおり、従来の例によると1フイールドメモリ量
は、サンプリング周波数が17.719(Mllz )
の場合、 Y信号用メモリ・・・2.835 MbitU信号用メ
モリ・・・2.835 / 2Mbit■信号用/モ’
J・・・2.835/2Mbitで合計5.670 M
bit必要である。
は、サンプリング周波数が17.719(Mllz )
の場合、 Y信号用メモリ・・・2.835 MbitU信号用メ
モリ・・・2.835 / 2Mbit■信号用/モ’
J・・・2.835/2Mbitで合計5.670 M
bit必要である。
このメモリは現状のところ高価であり、IDTVの全体
のコストに占めるメモリの割合は相当大きなものである
。
のコストに占めるメモリの割合は相当大きなものである
。
そこでWi質の劣化を生じさせることなく、メモリの削
減技術の開発が必要となっており、本発明はこれを実現
させるための具体的な構成を提供することを課題として
いる。
減技術の開発が必要となっており、本発明はこれを実現
させるための具体的な構成を提供することを課題として
いる。
前記課題を解決するため本発明により成されたフリッカ
−フリー回路は、PAL方式テレビジョン信号のコンポ
ジット信号を入力とし、該コンポジット信号をデジタル
変換するA/D変換回路と、このA/D変換回路によっ
てデジタル変換されたコンポジット信号をメモリに書き
込むと共に、書き込まれたメモリより書き込み時の倍速
のクロックで信号を読み出すフィールド倍速変換回路と
、このフィールド倍速変換回路よりもたらされるデジタ
ル信号をアナログ変換するD/A変換回路と、このD/
A変換回路からのアナログ信号を入力とし、輝度信号並
びにクロマ信号を分離して出力するY/C分離回路とを
具備した点に特徴を有する。
−フリー回路は、PAL方式テレビジョン信号のコンポ
ジット信号を入力とし、該コンポジット信号をデジタル
変換するA/D変換回路と、このA/D変換回路によっ
てデジタル変換されたコンポジット信号をメモリに書き
込むと共に、書き込まれたメモリより書き込み時の倍速
のクロックで信号を読み出すフィールド倍速変換回路と
、このフィールド倍速変換回路よりもたらされるデジタ
ル信号をアナログ変換するD/A変換回路と、このD/
A変換回路からのアナログ信号を入力とし、輝度信号並
びにクロマ信号を分離して出力するY/C分離回路とを
具備した点に特徴を有する。
上記構成によると、PAL方式テレビジョン信号のコン
ポジット信号をそのままA/D変換し、このコンポジッ
ト信号の状態でフィールド倍速変換を行ない、フィール
ド倍速変換後にD/A変換してY/C分離するようにし
ているため、各コンポーネント信号に別けてフィールド
倍速変換するようにした従来のものに比較して大幅にフ
ィールドメモリの量を低減させることが可能になる。
ポジット信号をそのままA/D変換し、このコンポジッ
ト信号の状態でフィールド倍速変換を行ない、フィール
ド倍速変換後にD/A変換してY/C分離するようにし
ているため、各コンポーネント信号に別けてフィールド
倍速変換するようにした従来のものに比較して大幅にフ
ィールドメモリの量を低減させることが可能になる。
以下本発明の実施例を第1図に基づいて説明する。
同図において、11はPAL方式テレビジョン信号のコ
ンポジット信号を受ける入力端子であり、この入力端子
に印加されたコンポジット信号はA/D変換回路12に
入力される。このA/D変換回路12は例えばカラーサ
ブキャリアrscの4倍のサンプリングクロックで変換
するものであり、その出力はフィールド倍速変換回路1
3に印加される。
ンポジット信号を受ける入力端子であり、この入力端子
に印加されたコンポジット信号はA/D変換回路12に
入力される。このA/D変換回路12は例えばカラーサ
ブキャリアrscの4倍のサンプリングクロックで変換
するものであり、その出力はフィールド倍速変換回路1
3に印加される。
一方入力端子11に印加されたコンポジット信号の一部
は同期信号分離回路14にもたらされ、この同期信号分
離回路14によって垂直同期信号H1並びに水平同期信
号Vが抽出される。前記垂直同期信号Hの一部はクロッ
クジェネレータ15に印加され、このクロックジェネレ
ータ15によって垂直同期信号Hに同期したクロック信
号CLを発生させる。このクロック信号CL、並びに前
記垂直同期信号H1水平同期信号■はいずれもメモリコ
ントローラ16に入力される。
は同期信号分離回路14にもたらされ、この同期信号分
離回路14によって垂直同期信号H1並びに水平同期信
号Vが抽出される。前記垂直同期信号Hの一部はクロッ
クジェネレータ15に印加され、このクロックジェネレ
ータ15によって垂直同期信号Hに同期したクロック信
号CLを発生させる。このクロック信号CL、並びに前
記垂直同期信号H1水平同期信号■はいずれもメモリコ
ントローラ16に入力される。
メモリコントローラ16は前記フィールド倍速変換回路
13に印加されるデジタル映像信号を記憶するフィール
ドメモリ17への書き込み及び読み出しを制御するもの
である。すなわちクロック信号によりデジタル変換され
たコンポジット信号を前記メモリ17へ書き込むと共に
、書き込まれたメモリ17より書き込み時の2倍の周波
数のクロックで読み出すよう制御される。従ってメモリ
17に書き込まれたデジタル信号はダブルスキャン用の
2倍速のデジタル信号として変換される。
13に印加されるデジタル映像信号を記憶するフィール
ドメモリ17への書き込み及び読み出しを制御するもの
である。すなわちクロック信号によりデジタル変換され
たコンポジット信号を前記メモリ17へ書き込むと共に
、書き込まれたメモリ17より書き込み時の2倍の周波
数のクロックで読み出すよう制御される。従ってメモリ
17に書き込まれたデジタル信号はダブルスキャン用の
2倍速のデジタル信号として変換される。
この倍速のデジタル信号はD/A変換回路18によって
アナログ変換されY/C分離回路19に印加される。こ
のY/C分離回路19は周知のとおり、輝度信号Y′と
クロマ信号C′に分離するものであり、分離されたクロ
マ信号C′はさらにデモシュレータ20によってU′お
よびV′のコンポーネント信号に復調される。
アナログ変換されY/C分離回路19に印加される。こ
のY/C分離回路19は周知のとおり、輝度信号Y′と
クロマ信号C′に分離するものであり、分離されたクロ
マ信号C′はさらにデモシュレータ20によってU′お
よびV′のコンポーネント信号に復調される。
そして前記Y’ 、U’ 、V’の各出力は出力端子2
1,22.23より出力されるよう構成されている。
1,22.23より出力されるよう構成されている。
以上の構成におけるフィールドメモリ17の1フイール
ドメモリ数について考察すると、この発明においてはP
ALコンポジットビデオ信号をそのままA/D変換し、
フィールド倍速処理を成すよう構成されているため、従
来のようにサンプリング周波数f、をカラーサブキャリ
アfscの4倍すなわち fs =283,5 x 4 x f、+ =1134
f、I=17.719 (MHz ) にとると、l走査線当りのサンプル点は1134点とな
る。
ドメモリ数について考察すると、この発明においてはP
ALコンポジットビデオ信号をそのままA/D変換し、
フィールド倍速処理を成すよう構成されているため、従
来のようにサンプリング周波数f、をカラーサブキャリ
アfscの4倍すなわち fs =283,5 x 4 x f、+ =1134
f、I=17.719 (MHz ) にとると、l走査線当りのサンプル点は1134点とな
る。
従って1フィールド当りのサンプル点は1134x62
5/2=354375 となり、従来と同様に1サンプル点の分解能を8bit
とすると1フイールドに必要なメモリ数は354375
x8=2.835Mbitとなる。
5/2=354375 となり、従来と同様に1サンプル点の分解能を8bit
とすると1フイールドに必要なメモリ数は354375
x8=2.835Mbitとなる。
従って本発明によると、1フイールドに必要なフィール
ドメモリ量は従来のものに比較して半分で済むことにな
る。
ドメモリ量は従来のものに比較して半分で済むことにな
る。
以上のとおり、本発明はPAL方式テレビジョン信号の
コンポジット信号をA/D変換し、このA/D変換され
たデジタル信号を倍速変換処理し、倍速変換されたコン
ポジットデジタル信号をD/A変換回路でアナログ信号
に戻した後に輝度信号並びにクロマ信号を分離するよう
にしているので、倍速変換回路において必要なフィール
ドメモリの量を大幅に低減させることが可能である。
コンポジット信号をA/D変換し、このA/D変換され
たデジタル信号を倍速変換処理し、倍速変換されたコン
ポジットデジタル信号をD/A変換回路でアナログ信号
に戻した後に輝度信号並びにクロマ信号を分離するよう
にしているので、倍速変換回路において必要なフィール
ドメモリの量を大幅に低減させることが可能である。
従ってこの種のIDTVにおけるコストを大幅に低減さ
せることが可能である。
せることが可能である。
第1図は本発明の実施例を示したブロック図、第2図は
従来の実施例を示したブロック図である。 12・・・A/D変換回路、13・・・フィールド倍速
処理回路、14・・・同期信号分離回路、15・・・ク
ロックジェネレータ、16・・・メモリコントローラ、
17・・・フィールドメモリ、18・・・D/A変換回
路、19・・・Y/C分離回路、20・・・デモシュレ
ータ。
従来の実施例を示したブロック図である。 12・・・A/D変換回路、13・・・フィールド倍速
処理回路、14・・・同期信号分離回路、15・・・ク
ロックジェネレータ、16・・・メモリコントローラ、
17・・・フィールドメモリ、18・・・D/A変換回
路、19・・・Y/C分離回路、20・・・デモシュレ
ータ。
Claims (1)
- 【特許請求の範囲】 PAL方式テレビジョンのコンポジット信号を入力とし
、該コンポジット信号をデジタル変換するA/D変換回
路と、 前記A/D変換回路によってデジタル変換されたコンポ
ジット信号をメモリに書き込むと共に、書き込まれたメ
モリより書き込み時の倍速のクロックで信号を読み出す
フィールド倍速変換回路と、前記フィールド倍速変換回
路よりもたらされるデジタル信号をアナログ変換するD
/A変換回路と、 前記D/A変換回路からのアナログ信号を入力とし、輝
度信号並びにクロマ信号を分離して出力するY/C分離
回路 とを具備して成るPAL方式テレビジョン受像機におけ
るフリッカーフリー回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26059588A JPH02108389A (ja) | 1988-10-18 | 1988-10-18 | Pal方式テレビジョン受像機におけるフリッカーフリー回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26059588A JPH02108389A (ja) | 1988-10-18 | 1988-10-18 | Pal方式テレビジョン受像機におけるフリッカーフリー回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02108389A true JPH02108389A (ja) | 1990-04-20 |
Family
ID=17350134
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26059588A Pending JPH02108389A (ja) | 1988-10-18 | 1988-10-18 | Pal方式テレビジョン受像機におけるフリッカーフリー回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02108389A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009065063A (ja) * | 2007-09-07 | 2009-03-26 | Fujitsu Ltd | プリント板の実装構造 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5887989A (ja) * | 1981-11-19 | 1983-05-25 | Sony Corp | テレビジヨン受像機 |
JPS58164392A (ja) * | 1982-03-24 | 1983-09-29 | Sony Corp | 色復調回路 |
JPS6013637U (ja) * | 1983-07-08 | 1985-01-30 | 株式会社日立製作所 | 直流しや断器 |
JPS6019385A (ja) * | 1983-07-13 | 1985-01-31 | Toshiba Corp | 色復調回路 |
JPS6382077A (ja) * | 1986-09-25 | 1988-04-12 | Toshiba Corp | 順次走査変換装置 |
-
1988
- 1988-10-18 JP JP26059588A patent/JPH02108389A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5887989A (ja) * | 1981-11-19 | 1983-05-25 | Sony Corp | テレビジヨン受像機 |
JPS58164392A (ja) * | 1982-03-24 | 1983-09-29 | Sony Corp | 色復調回路 |
JPS6013637U (ja) * | 1983-07-08 | 1985-01-30 | 株式会社日立製作所 | 直流しや断器 |
JPS6019385A (ja) * | 1983-07-13 | 1985-01-31 | Toshiba Corp | 色復調回路 |
JPS6382077A (ja) * | 1986-09-25 | 1988-04-12 | Toshiba Corp | 順次走査変換装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009065063A (ja) * | 2007-09-07 | 2009-03-26 | Fujitsu Ltd | プリント板の実装構造 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4400719A (en) | Television display system with reduced line-scan artifacts | |
JP2607020B2 (ja) | テレビモードの自動変換装置 | |
KR100332329B1 (ko) | 영상신호변환장치 | |
US5029326A (en) | Picture display system | |
JPH04255196A (ja) | ビデオ信号処理方法 | |
JPH02108389A (ja) | Pal方式テレビジョン受像機におけるフリッカーフリー回路 | |
JPH02101889A (ja) | Pal方式テレビジョン受像機におけるフリッカーフリー回路 | |
JP2696988B2 (ja) | 映像信号処理装置 | |
JP2830954B2 (ja) | テレビジョン信号処理装置 | |
JP3449063B2 (ja) | 映像信号処理回路及びそれが適用された画像表示装置 | |
JPH029757B2 (ja) | ||
JPH07101948B2 (ja) | Secam方式テレビジョン受像機におけるフリッカーフリー回路 | |
JP2545631B2 (ja) | テレビジョン受信機 | |
JPH07162892A (ja) | ピクチャーインピクチャー合成回路 | |
JPH0364193A (ja) | 静止画表示方式 | |
JPH0744699B2 (ja) | Pal方式テレビジョン受像機におけるフリッカーフリー回路 | |
JPH0394595A (ja) | 映像信号変換装置 | |
JPS6313595A (ja) | テレビジヨン方式 | |
JPH0670255A (ja) | ハイビジョン受信機の親子画面信号合成回路 | |
JPH048083A (ja) | 帯域圧縮テレビ信号変換装置 | |
JPH0324881A (ja) | 映像信号処理装置 | |
JPH03151775A (ja) | デジタル映像信号処理回路 | |
JPH03243083A (ja) | Muse/edtv方式変換装置 | |
JPH07193835A (ja) | デジタル子画面映像処理回路 | |
JPH06327035A (ja) | Muse/ntscコンバータ |